像素結構及其製作方法

2023-05-28 16:29:16 1

專利名稱：像素結構及其製作方法
技術領域：
本發明提供一種像素結構及其製作方法，特別提供一種利用單一光掩模 進行兩次光刻工藝以定義不同圖案的像素結構及其製作方法。
背景技術：
隨著科技發展，平面顯示器己普遍應用於各種信息產品中，其中尤以薄膜電晶體液晶顯示器(TFT-LCD)的發展最為成熟，因其具有外型輕薄、耗 電量少以及無輻射汙染等特性，所以被廣泛地應用在筆記本型電腦、個人數 字助理(personal digital assistant, PDA)等可攜式信息產品上，甚至己逐漸 取代傳統陰極射線管顯示器。排列成陣列狀的像素結構為TFT-LCD的主要 元件，其包括薄膜電晶體、電容、接墊(pad)等電子元件，以驅動液晶像素 從而產生豐富亮麗的影像。傳統TFT-LCD的像素結構的工藝共需進行五次光刻工藝，亦即使用五 張光掩模以定義出薄膜電晶體等元件的圖案。然而，由於光掩模成本對於顯 示面板工藝成本的影響極大，因此為了降低工藝成本，目前在顯示面板工藝 中，已研究使用包含有半色調式光掩模(half-tone mask)或灰色調式光掩模 的四張光掩模來完成像素結構的製作。請參考圖1至圖6，圖1至圖6為傳統使用四張光掩模製作像素陣列的 工藝示意圖。如圖1所示，首先在透明基板IO表面上依序形成第一導電層與 光致抗蝕劑層，然後進行第一光刻蝕刻工藝(photolithography-etching process, PEP)，以形成柵極電極12以及導線圖案14。接著如圖2所示，在透明基板10表面依序形成絕緣層16、半導體層18、 N+摻雜層20、第二導電層22以及光致抗蝕劑層24。然後如圖3所示，使用 半色調式光掩模26，進行第二光刻工藝。半色調式光掩模26的半透射區26a 對應於柵極電極12上的預定溝道圖案處，以圖案化光致抗蝕劑層24。請參考圖4，接著利用圖案化的光致抗蝕劑層24當作蝕刻掩模，對透明 基板10依序進行溼式蝕刻與乾式蝕刻，除去部分半導體層18、 N+摻雜層20以及第二導電層22，以形成半導體島32、源極28與漏極30。如圖5所示， 然後在透明基板10上沉積保護層34，進行第三光刻蝕刻工藝，而在漏極30 上形成設於保護層34內的接觸洞36。最後，如圖6所示，在透明基板10上 形成透明導電層(transparent conductive layer)，並進行第四光刻蝕刻工藝， 除去部分位於半導體島32上方的透明導電層，從而形成像素電極38，其中 像素電極38經由接觸洞36而電連接於漏極30。由上述可知，傳統薄膜電晶體工藝在第二光刻蝕刻工藝中使用半色調式 光掩模，並利用半色調式光掩模的半透射區定義出薄膜電晶體的溝道圖案。 由於溝道圖案的尺寸極為精密，因此以半透射區定義出溝道圖案的半色調式 光掩模也必須非常精細，所以其製造成本非常te，為一般光掩模成本的兩倍 左右。此外，在利用半色調式光掩模進行第二光刻蝕刻工藝時， 一旦發生溝 道圖案的圖案轉移瑕疵，則會嚴重影響薄膜電晶體的電性並且難以修補，進 而影響到薄膜電晶體的電性表現。因此，如何以成本較低且可具體實施的工藝來製作薄膜電晶體，仍為業 界持續研究的議題。發明內容本發明的目的在於提供一種像素結構的製作方法，其通過重複使用光掩 模的方法，可減少工藝中的光掩模數目，降低工藝成本，從而解決傳統方法 中的高工藝成本等問題。本發明公開一種像素結構的製作方法，首先提供基板，在該基板上形成 柵極與像素電極，接著依序在基板上形成覆蓋於該基板上的介電層以及半導 體層，再圖案化該介電層以及半導體層，以在柵極上形成圖案化介電層與圖 案化半導體層。接著，在基板上形成導電層，然後利用光掩模進行第一光刻 工藝以圖案化該導電層，而在半導體層上形成源極與漏極，其中漏極電性連 接於像素電極。之後，在基板上形成保護層，再利用該光掩模進行第二光刻 工藝，以形成圖案化保護層，該圖案化保護層覆蓋源極、漏極以及半導體層， 並暴露出部分像素電極。上述製造方法中，該圖案化保護層可覆蓋該源極與該漏極的側壁表面。
上述製造方法中，該圖案化保護層可比該源極或該漏極的邊緣至少寬0.5 微米。上述製造方法中，利用該第二光刻工藝形成該圖案化保護層的步驟可包 含以下步驟在該保護層上形成光致抗蝕劑層；利用該光掩模圖案化該光致 抗蝕劑層，其中通過調整工藝參數以使得圖案化的該光致抗蝕劑層具有比該 源極與該漏極更寬的圖案；以圖案化的該光致抗蝕劑層為掩模對該保護層進 行蝕刻工藝，以除去未被該光致抗蝕劑層所覆蓋的部分該保護層；以及除去 剩餘的該光致抗蝕劑層。上述製造方法中，該工藝參數可包含總曝光量、該光致抗蝕劑層的預烘 烤溫度以及顯影時間。上述製造方法中，該保護層可包含感光材料，且利用該第二光刻工藝形 成該圖案化保護層的步驟可包含以下步驟利用該光掩模在該保護層上定義 出該光掩模的圖案；以及進行顯影工藝，以除去該保護層上不具有該光掩模 的圖案的部分。上述製造方法還可包括使得具有該光掩模圖案的該保護層部分再流動。 上述製造方法中，在該基板上形成該柵極與該像素電極的步驟可包含以 下步驟在該基板上形成透明導電層；在該透明導電層上形成金屬層；以及 圖案化該透明導電層與該金屬層以形成該柵極與該像素電極，其中該柵極包 括該透明導電層與該金屬層，而該像素電極包括該透明導電層。上述製造方法還可包含在該圖案化半導體層上形成溝道保護層。 本發明還公開一種像素結構的製造方法，包含以下步驟提供基板；在 該基板上依序形成透明導電層與金屬層；圖案化該透明導電層與該金屬層， 以形成柵極與像素電極疊層，其中該柵極與該像素電極疊層分別包括該透明 導電層與該金屬層；依序形成覆蓋於該基板上的介電層以及半導體層；圖案 化該介電層以及該半導體層，以在該柵極上形成圖案化介電層以及圖案化半 導體層；形成覆蓋於該基板上的導電層；提供光掩模，並利用該光掩模進行 第一光刻工藝以圖案化該導電層與該金屬層，以在該半導體層上形成源極與 漏極並暴露出該像素電極疊層的部分的該透明導電層作為像素電極；在該基 板上形成保護層；以及利用該光掩模而進行第二光刻工藝，以形成圖案化保 護層，該圖案化保護層覆蓋該源極、該漏極以及該半導體層，並暴露出部分
該像素電極。上述製造方法中，該圖案化保護層可覆蓋該源極與該漏極的側壁表面。 上述製造方法中，該圖案化的保護層可比該源極或該漏極的邊緣至少寬 約0.5微米。上述製造方法中，利用該第二光刻工藝形成該圖案化保護層的步驟可包 含以下步驟在該保護層上形成光致抗蝕劑層；利用該光掩模圖案化該光致 抗蝕劑層，其中通過調整工藝參數以使得圖案化的該光致抗蝕劑層具有比該 源極與該漏極更寬的圖案；以圖案化的該光致抗蝕劑層為掩模對該保護層進 行蝕刻工藝，以除去未被該光致抗蝕劑層所覆蓋的該保護層；以及除去剩餘 的該光致抗蝕劑層。上述製造方法中，該保護層可包含有機感光材料，且利用該第二光刻工 藝形成該圖案化保護層的步驟可包含以下步驟利用該光掩模在該保護層上 定義出該光掩模的圖案；進行顯影工藝，以除去該保護層上不具有該光掩模 的圖案的部分；以及使得具有該光掩模圖案的該保護層部分再流動。上述製造方法還可包含在該半導體層上形成溝道保護層。上述製造方法還可包含在該基板上形成電容，其中形成該電容的步驟可 包括以下步驟在圖案化該透明導電層與該金屬層時，在該基板上形成電容 下電極；在圖案化該介電層與該半導體層時，同時在該電容下電極上形成該 圖案化介電層與該圖案化半導體層；以及在圖案化該導電層與該金屬層時， 在該圖案化半導體層上形成由該導電層構成的電容上電極。上述製造方法中，該電容下電極可包括該透明導電層與該金屬層。上述製造方法還可包含在該基板上形成電容，其中形成該電容的步驟可 包括以下步驟在圖案化該透明導電層與該金屬層時，在該基板上形成電容 下電極；在圖案化該介電層與該半導體層時，同時在該電容下電極上形成該 圖案化介電層；以及在圖案化該導電層與該金屬層時，同時在該圖案化介電 層上形成由該導電層構成的電容上電極。上述製造方法中，該圖案化介電層與該半導體層可經由半色調式光掩模 工藝、灰色調式光掩模工藝或經由曝光能量不同的兩張光掩模製成。上述製造方法還可包含在該基板上形成接墊，其中形成該接墊的步驟可 包括以下步驟在圖案化該透明導電層與該金屬層時，在該基板上形成由該
透明導電層與該金屬層構成的接墊疊層；以及在圖案化該導電層與金屬層吋， 暴露出該接墊疊層部分中的該透明導電層，以作為該接墊。本發明還公開一種像素結構，其包含基板、設置於該基板上的柵極與像 素電極、設置於柵極上的圖案化介電層與圖案化半導體層、分別設置於圖案 化半導體層的兩側的源極與漏極以及設置於源極、漏極、半導體層上的保護 層，且保護層完全覆蓋源極與漏極的側壁表面，並暴露出部分的像素電極。上述像素結構中，該保護層可比該源極或該漏極至少寬0.5微米。上述像素結構中，該漏極可覆蓋於部分該像素電極的表面。 上述像素結構中，該柵極可包含透明導電層以及位於該透明導電層上的 金屬層。上述像素結構還可包含溝道保護層，設置於該半導體層之上。 由於本發明使用同一光掩模進行第一與第二光刻工藝，以分別定義出源 極/漏極結構以及保護層的圖案，因此可以減少工藝所使用的光掩模數量，降 低成本。此外，根據本發明方法所製作出的像素結構，其保護層會完全覆蓋 於源極/漏極的側壁表面，可保護源極/漏極避免在後續組裝或操作時因暴露 而產生的損害，可以有效提高像素結構的穩定性與操作性能。


圖1至圖6為傳統使用四張光掩模製作薄膜電晶體的工藝示意圖。 圖7至圖12為本發明像素結構製作方法的第一實施例的工藝示意圖。 圖13至圖14為本發明像素結構製作方法的第二實施例的工藝示意圖。 圖15至圖17為本發明像素結構製作方法的第三實施例的工藝示意圖。 其中，附圖標記說朋如下10透明基板12柵極電極14導線圖案16絕緣層18半導體層20N+摻雜層22第二導電層24光致抗蝕劑層26半色調式光掩模26a半透射區28源極30漏極32半導體島34保護層
36接觸洞38像素電極50 透明基板52透明導電層54金屬層56柵極58像素電極60接墊62 掃描線64介電層66半導體層68光致抗蝕劑層70源極72漏極74保護層100透明基板102像素電極104金屬層106絕緣層108半導體層112氮氧化矽層114 N+摻雜層116金屬層118有機保護層120源極/漏極200基板202透明導電層204金屬層206柵極208、 208'像素電極210電容下電極212、 212'接墊214圖案化介電層216圖案化半導體層218圖案化N+摻雜層220半導體島222電容介電層224光掩模226導電層228光致抗蝕劑層230源極/漏極圖案232電容圖案234源極236漏極237薄膜電晶體238電容上電極240保護層242光致抗蝕劑層244保護層圖案246電容248像素結構250半色調式光掩模250a不透光區250b 半透射區300透明基板302柵極304像素電極306電容下電極308接墊310透明導電層312金屬層316半導體層 318a不透光區 320溝道保護層 324光致抗蝕劑層 326a源極/漏極圖案 328源極/漏極 332有機保護層314介電層318半色調式光掩模318b 半透射區322導電層 326光掩模326b電容圖案 330電容上電極 334像素結構具體實施方式
請參考圖7至圖12。圖7至圖12為本發明像素結構的製作方法的工藝 示意圖。請參考圖7，首先提供基板200，其可為玻璃、石英或包含其他材料 的透明基板。然後在基板200上依序形成透明導電層202與金屬層204。接 著，進行光刻蝕刻工藝從而圖案化透明導電層202與金屬層204，以形成像 素區域薄膜電晶體的柵極206、像素電極208疊層、電容下電極210以及周 邊電路區的接墊212疊層。在本發明的其他實施例中，柵極206與像素電極 208疊層或接墊212疊層也可分開製作，例如先形成金屬層204，加以圖案化 從而形成柵極206，然後再沉積透明導電層202，進行光刻蝕刻工藝從而形成 像素電極208。請參考圖8，在基板200上沉積介電層、半導體層與N+摻雜層，其中該 半導體層可包含非晶矽層。然後進行另一光刻蝕刻工藝，從而形成圖案化介 電層214、圖案化半導體層216與圖案化N+摻雜層218，以定義出半導體島 220的圖案，其中圖案化介電層214覆蓋住柵極206的表面，並在電容下電 極210上形成電容介電層222。接著，如圖9所示，在基板200上全面沉積低阻值的導電層226與光致 抗蝕劑層228。導電層226可包含金屬材料，而光致抗蝕劑層228可包含無 機感光材料。然後利用光掩模224來進行第一光刻工藝，以圖案化光致抗蝕 劑層228，其中光掩模224包含源極/漏極圖案230與電容圖案232。之後， 以圖案化的光致抗蝕劑層228當作蝕刻掩模，對導電層226與N"摻雜層218 進行蝕刻工藝從而形成源極234、漏極236以及電容上電極238，以製作出薄
膜電晶體237與電容246，並暴露出部分半導體層216以當作薄膜電晶體237 的溝道。源極234與漏極236設置於圖案化半導體層216的兩側。此外，在 此蝕刻工藝中還同時除去像素電極208疊層與接墊212疊層的部分金屬層 204，暴露出部分透明導電層202而分別作為像素電極208'與接墊212'，且漏 極236電性連接於像素電極208'。請參考圖IO，除去剩下的圖案化光致抗蝕劑層228，在基板200上形成 保護層240，保護層240可包含氮化矽或氧化矽等無機材料。接著，如圖ll 所示，利用光掩模224進行第二光刻工藝，以圖案化保護層240。進行第二 光刻工藝的方法是先在基板200上沉積光致抗蝕劑層242，再將光掩模224 的圖案光刻至光致抗蝕劑層242上，經顯影后，圖案化的光致抗蝕劑層242 具有保護層圖案244。然而，保護層圖案244必須稍大於下方的電性元件， 如源極234、漏極236或電容上電極238等電性元件，以提供保護，而用來 圖案化光致抗蝕劑層242的又是包含源極/漏極圖案230與電容圖案232的同 一個光掩模224，因此在第二光刻工藝時，必須通過調整工藝參數以使得定 義於光致抗蝕劑層242上的保護層圖案244稍大或較寬於源極234、漏極236 與電容上電極238。上述工藝參數包括總曝光量(exposure dose tuning)、光 致抗蝕劑層242的預烘烤溫度以及顯影時間。舉例而言，在光刻工藝中，若 總曝光量越大，則光致抗蝕劑層242上形成的圖案線寬就會越小；若預烘烤 溫度較低，則光致抗蝕劑層242上曝出的線寬也較小；而若顯影時間較短， 則會使得圖案化的光致抗蝕劑層242具有較大的線寬。因此，通過調整工藝 參數條件，顯影后的光致抗蝕劑層242所具有的保護層圖案244就比源極 234、漏極236與電容上電極238更寬，如圖11所示。此外，加寬圖案化的 光致抗蝕劑層242的步驟也可利用再流動(reflow)方法來達成。接著，請參考圖12，以圖案化的光致抗蝕劑層242當作蝕刻掩模，進行 蝕刻工藝，除去未被光致抗蝕劑層242所覆蓋的部分保護層240，並暴露出 部分像素電極208'。之後，除去剩下的光致抗蝕劑層242，便完成本發明像 素結構248的製作。圖案化的保護層240完全覆蓋住薄膜電晶體元件，例如 覆蓋住源極234、漏極236的側壁表面，且比源極234、漏極236的邊緣至少 寬約0.5微米，如圖中寬度差距w所示。然而，在其他實施例中，也可使得 具有光掩模圖案的保護層240再流動從而增加其圖案寬度。 請參考圖13和圖14。圖13和圖14為本發明像素結構製作方法的第二 實施例的工藝示意圖，為便於說明，本實施例中大部分的元件沿用圖7至圖 12的元件符號。圖13為接續圖7後的工藝，在製作完柵極206、像素電極 208疊層、電容下電極210以及接墊212疊層之後，依序在基板200上沉積 介電層214、半導體層216及N+摻雜層218。接著，提供用來定義半導體島 與電容介電層圖案的半色調式光掩模250或灰色調式光掩模(圖中未示)。 半色調式光掩模250包含不透光區250a與半透射區250b，其中不透光區250a 用來定義半導體島，而半透射區250b對應於電容介電層的圖案。使用半色調 式光掩模250進行光刻工藝蝕刻工藝，以圖案化介電層214、半導體層216 與N+摻雜層218，在介電層214上方形成半導體島220，同時暴露出電容下 電極210上方的介電層214從而形成電容介電層222。在本發明的其他實施 例中，圖案化介電層214、半導體層216及N+摻雜層218的步驟也可經由曝 光能量不同的兩張光掩模來進行。接著，以類似第一實施例圖IO至圖12的方法，經由數道沉積工藝，並 利用光掩模224與第一、第二光刻工藝，在半導體島220上製作源極234、 漏極236與電容上電極238以及覆蓋於薄膜電晶體237與電容246上的保護 層240，如圖14所示，以完成本發明第二實施例的像素結構248。在本發明的其他實施例中，還可利用有機感光材料來取代前述實施例中 所使用的無機保護層材料，以省略第二光刻工藝中製作光致抗蝕劑層的步驟。 請參考圖15至圖17，圖15至圖17為本發明像素結構製作方法的第三實施 例的工藝示意圖。首先，如圖15所示，在透明基板300上製作薄膜電晶體的 柵極302、像素電極304疊層、電容下電極306以及接墊308，它們均為由透 明導電層310與金屬層312構成的疊層結構。然後，依序在透明基板300上 形成第一介電層314、半導體層316及第二介電層，其中第一介電層314與 第二介電層可包含氮化矽、氮氧化矽或氧化矽等材料。接著使用半色調式光 掩模318或灰色調式光掩模(圖中未示)進行光刻蝕刻工藝，以圖案化第一 介電層314、半導體層316與該第二介電層，使得半導體層316在柵極302 上形成半導體島，第一介電層314則形成薄膜電晶體中的柵極絕緣層與電容 介電層，而剩下的第二介電層則覆蓋於薄膜電晶體的溝道區域，當作溝道保 護層320。如圖15所示，半色調式光掩模318具有不透光區318a與半透射
區318b，分別對應於溝道保護層320和圖案化的半導體層316。接著，請參考圖16，依次在透明基板300上形成包含金屬材料的導電層 322與包含無機感光材料的光致抗蝕劑層324。使用包含源極/漏極圖案326a 與電容圖案326b的光掩模326進行第一光刻工藝，以圖案化光致抗蝕劑層 324，並利用圖案化的光致抗蝕劑層324當作掩模，蝕刻未被光致抗蝕劑層 324覆蓋的部分導電層322與其下方的金屬層312，以形成源極/漏極328與 電容上電極330，同時除去像素電極304疊層與接墊308疊層中的部分金屬 層312。最後，如圖17所示，除去圖案化光致抗蝕劑層324，再在透明基板300 上沉積具有感光性的有機保護層332，使用光掩模326進行第二光刻工藝以 圖案化有機保護層332。由於有機保護層332本身即具有感光性質，因此不 需在其上方另行製作光致抗蝕劑層，可直接對有機保護層332曝光而通過曝 光將光掩模326的圖案光刻至有機保護層332上，經顯影后使得有機保護層 332圖案化，除去有機保護層332上不具有光掩模326的源極/漏極圖案326a 和電容圖案326b的部分。在第二光刻工藝中，可經由調整總曝光量、曝光吋 間等工藝參數條件而使得圖案化的有機保護層332的圖案比源極/漏極328與 電容上電極330的圖案更寬，例如至少寬約0.5微米，以使有機保護層332 覆蓋於源極/漏極328的側壁表面。或者，也可在顯影后，使得具有光掩模 236的圖案的有機保護層332部分再流動(reflow)，從而加寬有機保護層 332的圖案，以完成本發明第三實施例的像素結構334的製作。由於本發明使用同一光掩模來進行第一與第二光刻工藝，以分別定義出 源極/柵極、電容以及保護層的圖案，因此可以節省整體工藝中的光掩模總數 量。此外，在前述本發明的第一實施例工藝中，不需要使用半色調式光掩模 或灰色調式光掩模，因此還能降低光掩模的製作成本。此外，在第二光刻工 藝中所定義出的保護層會完整地覆蓋源極/漏極與電容等電子元件，因此可以 提升像素結構的操作性能。與現有技術相比，本發明的工藝只需使用三張光 掩模來進行像素結構的製作，因此能降低整體工藝的機臺使用數量，節省材 料與硬體設備，又可減少如半色調式光掩模等精細設備的使用，故能有效提 高產能與產品品質，進而降低整體工藝成本。雖然本發明已通過實施例公開如上，然而所公開內容並非用以限定本發明，任何本發明所屬技術領域普通技術人員，在不脫離本發明的精神和範圍 內，應可作各種更動與修改，因此本發明的保護範圍應以所附權利要求為準。
權利要求
1.一種像素結構的製造方法，包含以下步驟提供基板；在該基板上形成柵極與像素電極；依序形成覆蓋於該基板上的介電層以及半導體層；圖案化該介電層以及該半導體層，以在該柵極上形成圖案化介電層以及圖案化半導體層；在該基板上形成導電層；提供光掩模，並利用該光掩模進行第一光刻工藝以圖案化該導電層，而在該圖案化半導體層上形成源極與漏極，其中該漏極電性連接於該像素電極；在該基板上形成保護層；以及利用該光掩模進行第二光刻工藝，以形成圖案化保護層，該圖案化保護層覆蓋該源極、該漏極以及該半導體層，並暴露出部分該像素電極。
2. 如權利要求1所述的製造方法，其中該圖案化保護層覆蓋該源極與該 漏極的側壁表面。
3. 如權利要求1所述的製造方法，其中該圖案化保護層比該源極或該漏 極的邊緣至少寬0.5微米。
4. 如權利要求1所述的製造方法，其中利用該第二光刻工藝形成該圖案 化保護層的步驟包含以下步驟在該保護層上形成光致抗蝕劑層；利用該光掩模圖案化該光致抗蝕劑層，其中通過調整工藝參數以使得圖 案化的該光致抗蝕劑層具有比該源極與該漏極更寬的圖案；以圖案化的該光致抗蝕劑層為掩模對該保護層進行蝕刻工藝，以除去未 被該光致抗蝕劑層所覆蓋的部分該保護層；以及除去剩餘的該光致抗蝕劑層。
5. 如權利要求4所述的製造方法，其中該工藝參數包含總曝光量、該光 致抗蝕劑層的預烘烤溫度以及顯影時間。
6. 如權利要求1所述的製造方法，其中該保護層包含感光材料，且利用 該第二光刻工藝形成該圖案化保護層的步驟包含以下步驟 利用該光掩模在該保護層上定義出該光掩模的圖案；以及 進行顯影工藝，以除去該保護層上不具有該光掩模的圖案的部分。
7. 如權利要求6所述的製造方法，還包括使得具有該光掩模圖案的該保護層部分再流動。
8. 如權利要求1所述的製造方法，其中在該基板上形成該柵極與該像素 電極的步驟包含以下步驟在該基板上形成透明導電層； 在該透明導電層上形成金屬層；以及圖案化該透明導電層與該金屬層以形成該柵極與該像素電極，其中該柵 極包括該透明導電層與該金屬層，而該像素電極包括該透明導電層。
9. 如權利要求1所述的製造方法，還包含在該圖案化半導體層上形成溝 道保護層。
10. —種像素結構的製造方法，包含以下步驟提供基板；在該基板上依序形成透明導電層與金屬層；圖案化該透明導電層與該金屬層，以形成柵極與像素電極疊層，其中該 柵極與該像素電極疊層分別包括該透明導電層與該金屬層； 依序形成覆蓋於該基板上的介電層以及半導體層；圖案化該介電層以及該半導體層，以在該柵極上形成圖案化介電層以及 圖案化半導體層；形成覆蓋於該基板上的導電層；提供光掩模，並利用該光掩模進行第一光刻工藝以圖案化該導電層與該 金屬層，以在該半導體層上形成源極與漏極並暴露出該像素電極疊層的部分 的該透明導電層作為像素電極；在該基板上形成保護層；以及利用該光掩模而進行第二光刻工藝，以形成圖案化保護層，該圖案化保 護層覆蓋該源極、該漏極以及該半導體層，並暴露出部分該像素電極。
11. 如權利要求IO所述的製造方法，其中該圖案化保護層覆蓋該源極與 該漏極的側壁表面。
12. 如權利要求IO所述的製造方法，其中該圖案化的保護層比該源極或 該漏極的邊緣至少寬約0.5微米。
13. 如權利要求IO所述的製造方法，其中利用該第二光刻工藝形成該圖 案化保護層的步驟包含以下步驟在該保護層上形成光致抗蝕劑層；利用該光掩模圖案化該光致抗蝕劑層，其中通過調整工藝參數以使得圖案化的該光致抗蝕劑層具有比該源極與該漏極更寬的圖案；以圖案化的該光致抗蝕劑層為掩模對該保護層進行蝕刻工藝，以除去未被該光致抗蝕劑層所覆蓋的該保護層；以及 除去剩餘的該光致抗蝕劑層。
14. 如權利要求IO所述的製造方法，其中該保護層包含有機感光材料， 且利用該第二光刻工藝形成該圖案化保護層的步驟包含以下步驟利用該光掩模在該保護層上定義出該光掩模的圖案； 進行顯影工藝，以除去該保護層上不具有該光掩模的圖案的部分；以及 使得具有該光掩模圖案的該保護層部分再流動。
15. 如權利要求IO所述的製造方法，還包含在該半導體層上形成溝道保 護層。
16. 如權利要求IO所述的製造方法，還包含在該基板上形成鬼容，其中 形成該電容的步驟包括以下步驟在圖案化該透明導電層與該金屬層時，在該基板上形成電容下電極；.在圖案化該介電層與該半導體層時，同時在該電容下電極上形成該圖案 化介電層與該圖案化半導體層；以及在圖案化該導電層與該金屬層時，在該圖案化半導體層上形成由該導電 層構成的電容上電極。
17. 如權利要求16所述的製造方法，其中該電容下電極包括該透明導電 層與該金屬層。
18. 如權利要求IO所述的製造方法，還包含在該基板上形成電容，其中 形成該電容的步驟包括以下步驟在圖案化該透明導電層與該金屬層時，在該基板上形成電容下電極； 在圖案化該介電層與該半導體層時，同時在該電容下電極上形成該圖案 化介電層；以及在圖案化該導電層與該金屬層時，同時在該圖案化介電層上形成由該導 電層構成的電容上電極。
19. 如權利要求18所述的製造方法，其中該圖案化介電層與該半導體層 是經由半色調式光掩模工藝、灰色調式光掩模工藝或經由曝光能量不同的兩 張光掩模製成的。
20. 如權利要求10所述的製造方法，還包含在該基板上形成接墊，其中 形成該接墊的步驟包括以下步驟在圖案化該透明導電層與該金屬層時，在該基板上形成由該透明導電層 與該金屬層構成的接墊疊層；以及在圖案化該導電層與金屬層時，暴露出該接墊疊層部分中的該透明導電 層，以作為該接墊。
21. —種像素結構，包含-基板；柵極以及像素電極，設置於該基板上； 圖案化介電層以及圖案化半導體層，設置於該柵極上； 源極與漏極，分別設置於該圖案化半導體層的兩側；以及 保護層，設置於該源極、該漏極、該半導體層上，且該保護層完全覆蓋 該源極與該漏極的側壁表面，並暴露出部分的該像素電極。
22. 如權利要求21所述的像素結構，其中該保護層比該源極或該漏極至 少寬0.5微米。
23. 如權利要求21所述的像素結構，其中該漏極覆蓋於部分該像素電極 的表面。
24. 如權利要求21所述的像素結構，其中該柵極包含透明導電層以及位 於該透明導電層上的金屬層。
25. 如權利要求21所述的像素結構，還包含溝道保護層，設置於該半 導體層之上。
全文摘要
本發明提供一種像素結構及其製作方法，該方法包括提供基板；在基板上形成柵極與像素電極；依序在基板上形成覆蓋於該基板上的介電層以及半導體層；圖案化介電層以及半導體層，以在柵極上形成圖案化介電層與圖案化半導體層；在基板上形成導電層；利用光掩模進行第一光刻工藝以圖案化導電層，而在半導體層上形成源極與漏極，其中漏極電性連接於像素電極；在基板上形成保護層；利用該光掩模進行第二光刻工藝，以形成圖案化保護層，該圖案化保護層覆蓋源極、漏極以及半導體層，並暴露出部分像素電極。本發明使用同一光掩模進行兩次光刻工藝，分別定義出源極/漏極以及保護層的圖案，因此可減少光掩模數量、有效提高產能與產品品質並降低工藝成本。
文檔編號H01L21/84GK101150093SQ20071018638
公開日2008年3月26日 申請日期2007年11月14日 優先權日2007年11月14日
發明者林漢塗, 詹勳昌 申請人:友達光電股份有限公司