一種可抗共模噪聲幹擾的高壓側柵驅動電路的製作方法
2023-06-26 04:00:21 1
專利名稱：一種可抗共模噪聲幹擾的高壓側柵驅動電路的製作方法
技術領域：
本發明涉及可抗共模噪聲幹擾的高壓柵驅動技術領域，特別涉及一種在電機驅動領域應用的半橋驅動晶片中為防止驅動管被誤操作所使用的共模噪聲消除電路設計。
背景技術：
驅動電路在馬達、自動化控制、照明等多個領域發揮著非常重要的作用，它能夠使得產品的體積變小、可靠性提高、穩定度增強，效 率提升。近幾年來，隨著人們節能意識與環保意識的增強，出現了多鍾電力電子器件，使得驅動這些器件的功率集成電路大力發展，實現了真正的「弱電」控制「強電」。由於它體積小、成本低、節能、效率高以及智能化，為機電一體化開闢了新途徑，被認為將會引起第二次電子革命。由於功率集成電路在電機驅動、智能開關電源、汽車電子、平板顯示驅動以及通訊等方面有著廣泛的用途，國際、國內在這些領域的市場潛力都很大，而國內對功率集成電路的研究還處於起步階段，該類產品的國內市場基本上被國外產品所佔領。因此，研究和設計有著廣泛用途的功率集成電路對於發展我國尚屬空白的功率IC技術，促進我國電子行業的發展，實現我國功率電子產品的國產化，對滿足我國不斷發展的高科技的需要具有現實意義。半橋驅動晶片主要用來驅動外部半橋拓撲結構的功率管，內部的驅動電路按照工作電源電壓的不同分為高壓側驅動電路與低壓側驅動電路，隨著半橋拓撲結構電晶體的開通關斷輸出點電壓工作在浮動狀態，因此高壓側的驅動電路電壓也應隨著輸出點電壓的變化工作在浮動狀態，這種功能主要可以通過外部的自舉電路來實現。為了減小半橋驅動晶片整體的功耗，同時增加晶片的可靠性,主要通過產生雙路短脈衝的方式來產生高壓側電晶體的驅動信號，再通過RS觸發器還原成正常信號驅動高側功率管。然而隨著高壓側電路工作在浮動狀態，由於高壓側電壓的快速變化，同時高壓電平位移電路中的開關管存在寄生電容，因此快速變化的電壓會形成位移電流，對寄生電容進行充電，該位移電流會同時產生於兩路位移電路當中，並在電阻Rtl產生壓降被後級電路誤認為是正常工作時的觸發信號，從而影響電路的正常信號，造成誤觸發，嚴重時會導致外部功率管直通而燒毀。為解決此種問題，可以採用脈衝濾波電路將該噪聲消除，IR公司的半橋系列產品中都會採用此種電路。此種最常用的噪聲消除電路主要缺點在於①濾波寬度無法準確判斷，如過小則會導致噪聲無法濾除，過大則會導致脈衝產生的脈寬變大，從而增大功耗；②由於它在晶片整體信號的傳播通路上，所以它會增加整體電路的延遲；③電阻電容受工藝波動影響較大，會影響濾波寬度的準確性。
發明內容
針對高壓柵驅動晶片的共模噪聲抑制問題，本發明提供一種能夠有效避免產生誤觸發信號的可抗共模噪聲幹擾的高壓側柵驅動電路，本發明能夠在保證整體電路的可靠抗幹擾的同時，不影響電路的正常工作狀況，同時提高了系統應用的可靠性。
本發明的技術方案為—種可抗共模噪聲幹擾的高壓側柵驅動電路，包括高壓電平位移電路，邏輯濾波電路，RS觸發器，輸出驅動級電路，其中高壓電平位移電路的輸入由低壓側脈衝產生電路提供，邏輯濾波電路的輸出經過RS觸發器進入輸出驅動級電路，其特徵在於，在高壓電平位移電路與邏輯濾波電路之間設有電壓轉換鉗位電路，所述高壓電平位移電路的輸出接電壓轉換鉗位電路的輸入端，電壓轉換鉗位電路的輸出端接邏輯濾波電路的輸入端，所述電壓轉換鉗位電路由PMOS管Ml、PMOS管M2，NMOS管M3，電阻R1、電阻R2以及與門ANDl組成，PMOS管Ml的柵端接高壓電平位移電路的輸出端Vset，PMOS管M2的柵端接高壓電平位移電路的輸出端Vreset，PMOS管Ml、PMOS管M2的源端均接高壓側電源VB，PMOS管Ml的漏端接電阻Rl，PMOS管M2的漏端接電阻R2，電阻R1、電阻R2的另一端均接高壓側浮動地VS，NMOS管M3的柵端接與門ANDl的輸出端，NMOS管M3的漏端接PMOS管Ml的漏端，NMOS管 M3的源端接PMOS管M2的漏端，與門ANDl的兩路輸入分別接PMOS管Ml的漏端和PMOS管M2的漏端，同時與門ANDl的兩路輸入分別接至邏輯濾波電路的兩路輸入端並分別用於將Set信號及Reset信號傳輸至邏輯濾波電路，並且與門ANDl的輸入翻轉電平低於後級邏輯濾波電路的輸入翻轉電平。與現有技術相比，本發明具有如下優點(I)可以更加可靠的濾除共模噪聲。本發明中包含的電壓轉換鉗位電路可以將高壓電平位移電路產生的共模噪聲調整為時序以及幅度完全相同的噪聲信號，然後再輸出至邏輯濾波電路，以避免由於時間不匹配導致邏輯濾波電路無法完全濾除噪聲信號而產生錯誤的窄脈衝信號。(2)允許系統應用中浮動地VS的靜態負壓更低。電壓轉換鉗位電路可以將高壓電平位移電路的輸出脈衝信號轉化為電流，再轉化為電壓，解決了 VS靜態負壓受到普通濾波電路第一級反相器翻轉電平的限制。(3)不影響電路的正常工作狀況。柵驅動電路正常工作時電源電壓穩定，因此抗共模噪聲幹擾電路並不工作，只有當電源中出現共模電源噪聲時抗共模電源噪聲幹擾電路才起作用，所以說在保證整體電路的抗噪聲幹擾能力的同時，本發明並不影響電路的正常工作狀況。(4)晶片整體延遲小。本發明所述的共模噪聲消除電路並不依賴於電阻電容濾波，因此正常信號的傳輸延時相比於普通的濾波電路要小很多。(5)晶片的功耗低。本發明中的共模噪聲消除電路在晶片正常工作時不影響總體工作電流，因此不需要引入額外的電源功耗。
圖I是半橋驅動電路驅動外部功率管的基本拓撲結構。圖2是本發明可抗共模噪聲幹擾的高壓柵驅動電路模塊的結構框圖。圖3是本發明中電壓轉換鉗位電路的具體結構。圖4是邏輯濾波電路的內部結構原理圖。圖5是輸出驅動級電路的內部結構原理圖。圖6是普通不帶電壓轉換鉗位電路的高壓柵驅動電路的時序圖。
圖7是本發明中帶電壓轉換鉗位電路的高壓柵驅動電路的時序圖。
具體實施例方式如圖I和圖2所示，一種可抗共模噪聲幹擾的高壓側柵驅動電路，包括高壓電平位移電路1，邏輯濾波電路3，RS觸發器4，輸出驅動級電路5，其中高壓電平位移電路I的輸入由低壓側脈衝產生電路提供，邏輯濾波電路3的輸出經過RS觸發器4進入輸出驅動級電路5，在高壓電平位移電路I與邏輯濾波電路3之間設有電壓轉換鉗位電路2，所述高壓電平位移電路I的輸出接電壓轉換鉗位電路2的輸入端，電壓轉換鉗位電路2的輸出端接邏輯濾波電路3的輸入端，所述電壓轉換鉗位電路2由PMOS管MUPMOS管M2，NMOS管M3，電阻R1、電阻R2以及與門ANDl組成，PMOS管Ml的柵端接高壓電平位移電路I的輸出端Vset，PMOS管M2的柵端接高壓電平位移電路I的輸出端Vreset，PMOS管Ml、PMOS管M2的源端均接高壓側電源VB，PMOS管Ml的漏端接電阻Rl，PMOS管M2的漏端接電阻R2，電阻R1、電阻R2的另一端均接高壓側浮動地VS，NMOS管M3的柵端接與門ANDl的輸出端，NMOS管M3 的漏端接PMOS管Ml的漏端，NMOS管M3的源端接PMOS管M2的漏端，與門ANDl的兩路輸入分別接PMOS管Ml的漏端和PMOS管M2的漏端，同時與門ANDl的兩路輸入分別接至邏輯濾波電路3的兩路輸入端並分別用於將Set信號及Reset信號傳輸至邏輯濾波電路3，並且與門ANDl的輸入翻轉電平低於後級邏輯濾波電路3的輸入翻轉電平。所述的高壓電平位移電路I包括LDMOS管LDMULDM0S管LDM2，齊納二極體D1、齊納二極體D2,電阻Rdi、電阻RD2，LDMOS管LDMl的柵端接前級脈衝產生電路的Vffl端，LDMOS管LDM2的柵端接前級脈衝產生電路的Vtw端，LDMOS管LDMl和LDMOS管M2的源端均接低側低COM，LDMOS管LDMl的漏端接電阻Rdi，同時LDMOS管LDMl的漏端接齊納二極體D1的陽極，LDMOS管LDM2的漏端接電阻RD2，同時LDMOS管LDM2的漏端接齊納二極體D2的陽極，電阻Rdi、電阻R112的另一端均接高壓側電源VB，齊納二極體D1的陰極、齊納二極體D2的陰極均接高壓側電源VB。所述的邏輯濾波電路3包括反相器INVl、反相器INV2，或非門NORl、或非門N0R2和與門AND2，反相器INVl的輸入端接收電壓轉換鉗位電路2輸出的Set信號，同時反相器INVl的輸入端和與門AND2的一個輸入端相連，反相器INV2的輸入端接收電壓轉換鉗位電路2輸出的Reset信號，同時反相器INV2的輸入端和與門AND2的另一個輸入端相連,反相器INVl的輸出端和與門AND2的輸出端分別連接至或非門NORl的第一、第二輸入端，反相器INV2的輸出端和與門AND2的輸出端分別連接至或非門N0R2的第一、第二輸入端，或非門NORl的輸出端與RS觸發器4的S端相連，或非門N0R2的輸出端與RS觸發器4的R端相連。所述的輸出驅動級電路5包括反相器INV3、反相器INV4、反相器INV5、反相器INV6，反相器INV3的輸入端接RS觸發器的輸出端Q，反相器INV4的輸入端接反相器INV3的輸出端，反相器INV5的輸入端接反相器INV4的輸出端，反相器INV6的輸入端接反相器INV5的輸出端，反相器INV6的輸出端輸出信號HO驅動外部高側功率管。下面參照附圖，對本發明的實施例做出更為詳細的描述如圖1，Mh、Ml為以半橋拓撲結構相連接的兩隻功率管，半橋拓撲外接高壓母線電壓VH，本發明中的高壓側柵驅動電路模塊主要用來驅動上功率管Mh，隨著上功率管的開通與關斷，輸出點VS的電壓從O到VH變化，VS作為高壓側柵驅動電路的地，通過外部自舉電容與VB相連，同時為了保證自舉電容能夠充電，在VCC與VB之間還必須加入自舉二極體。高壓側柵驅動電路的輸出信號控制高側功率管Mh的開通與關斷。如圖2，本發明的可抗共模噪聲幹擾的高壓柵驅動電路模塊主要包括高壓電平位移電路，電壓轉換鉗位電路，邏輯濾波電路，RS觸發器，輸出驅動級電路。為了減小高壓電平位移電路中LDMOS管在聞壓下的導通時間，從而減小功耗及提聞電路的可罪性，導通時間從而降低功耗，採用雙路窄脈衝的工作方式來驅動高壓電平位移電路。高壓電平位移電路的作用是將低壓側的窄脈衝控制信號轉換為高壓側相對於VB電壓為低的窄脈衝信號，其後接電壓轉換鉗位電路以及邏輯濾波電路。當高側電源VB為低壓時，邏輯濾波電路不起作用，窄脈衝信號經電壓轉換電路和邏輯濾波電路輸出至RS觸發器，RS觸發器將雙路窄脈衝信號還原為正常信號輸出，以驅動外部高側功率管。當高側電源VB從低壓升為高壓時，在電壓上升的過程中，電源VB端將會產生dV/dt共模噪聲，然後在LDMOS管的漏極形成位移電流，該位移電流流過LDMOS管的漏極電阻，在電阻上產生壓降，形成噪聲信號。傳統的邏輯濾波電路有可能會因為工藝波動導致兩路噪聲信號時序不一致而產生錯誤的窄脈衝信號，增加電壓轉化鉗位電路可以將這一噪聲濾除，保證了高側電路在系統工作中的可靠性。電壓轉換電路結構簡單，所用器件少，且不影響正常信號的傳遞。如圖3所示為本發明中設計的電壓轉化鉗位電路的具體電路結構。PMOS管Ml和M2將高壓電平位移電路輸出的窄脈衝信號轉化為電流，該電流通過電阻Rl和R2轉換為相對於VS為高電平的脈衝信號，當信號正常傳遞時，電壓轉換鉗位電路和邏輯濾波電路不起作用，脈衝信號進入RS觸發器還原信號。當VB端電壓快速上升時，dV/dt噪聲信號同時加在PMOS管Ml和M2的輸入端，當該兩路噪聲信號時序完全匹配時，電壓轉化鉗位電路不起作用，噪聲信號進入邏輯濾波電路被濾除；當dV/dt噪聲信號由於工藝偏差等原因導致時序不相等時，由於與門ANDl的翻轉電平低於後級邏輯濾波電路的翻轉電平，噪聲信號首先觸發與門AND1，輸出為高電平，該高電平使得NMOS管M3導通，從而將兩路噪聲信號強制轉換為完全相同的兩路信號，當該兩路完全相同的噪聲信號達到邏輯濾波電路的輸入翻轉電平時，邏輯濾波電路將該兩路完全相同的噪聲信號濾除，保證了高壓側電路模塊工作的可靠性。如圖4所示為傳統的邏輯濾波電路的具體電路結構。由於電路結構完全對稱，因此假設當Set端有正常信號到來時，反相器INVl輸出為低電平，與門AND2輸出同樣為低電平，經過或非門NORl輸出為高電平觸發RS觸發器的Set端。當Set端和Reset端同時產生完全相同的噪聲信號時，反相器INVl和INV2輸出為低電平，與門AND2輸出為高電平，經過或非門NORl和N0R2同時輸出為低電平，從而達到了濾除共模噪聲的目的，保證了信號的正常傳遞。如圖5所示為傳統的輸出驅動級電路的具體電路結構。輸出驅動級電路主要由反相器構成，形成反相器鏈，由於輸出拉灌電流較大，同時為了減小信號傳輸時的通道延時，反相器INV3、反相器INV4、反相器INV5、反相器INV6需要逐級增大尺寸，以滿足驅動和延時 的要求。如圖6所示為普通不帶電壓轉換鉗位電路的高壓柵驅動電路的時序圖。當由於工藝偏差等因素造成Set端或Reset端的噪聲信號先於另一路進入邏輯濾波電路時，反相器INVl或INV2會輸出一個高電平窄脈衝，該窄脈衝的寬度即為Set端噪聲信號與Reset端噪聲信號的時間差，同時與門AND2輸出為低電平，因此或非門NORl或N0R2會輸出一個電平為高的窄脈衝信號，導致RS觸發器誤觸發，造成高側電路輸出信號邏輯錯誤，影響了晶片在系統當中的正常應用。如圖7所示為本發明中帶電壓轉換鉗位電路的高壓柵驅動電路的時序圖。當信號正常傳遞或兩路dV/dt噪聲信號完全相同時，電壓轉換鉗位電路只相當於傳遞信號的作用。當由於工藝偏差等原因造成Set端噪聲信號與Reset端噪聲信號時序不完全相同時，由於邏輯濾波電路的輸入翻轉電平高於與門ANDl的輸入翻轉電平，此時邏輯濾波電路並不會被觸發，當Set端和Reset端噪聲信號相對於與門ANDl的輸入翻轉電平都為高時，與門ANDl輸出高電平，並將NMOS管M3開啟，開 啟後的NMOS管M3相當於一個傳輸門，將Set端與Reset端的電壓強制轉化為完全相同的兩路信號，當該兩路信號達到邏輯濾波電路的輸入翻轉電平時，兩路完全相同的噪聲信號進入邏輯濾波電路並被濾除，濾除過程如上文所述。由此可以看出，增加了電壓轉換鉗位電路的高壓柵驅動電路可以更加可靠的濾除dV/dt共模噪聲，保證了晶片的正常工作，提高了系統應用的可靠性。
權利要求
1.一種可抗共模噪聲幹擾的高壓側柵驅動電路，包括高壓電平位移電路(1)，邏輯濾波電路(3)，RS觸發器(4)，輸出驅動級電路(5)，其中高壓電平位移電路⑴的輸入由低壓側脈衝產生電路提供，邏輯濾波電路(3)的輸出經過RS觸發器(4)進入輸出驅動級電路(5)，其特徵在於，在高壓電平位移電路(I)與邏輯濾波電路(3)之間設有電壓轉換鉗位電路(2)，所述高壓電平位移電路(I)的輸出接電壓轉換鉗位電路(2)的輸入端，電壓轉換鉗位電路⑵的輸出端接邏輯濾波電路⑶的輸入端，所述電壓轉換鉗位電路(2)由PMOS管Ml、PMOS管M2，NMOS管M3，電阻R1、電阻R2以及與門ANDl組成，PMOS管Ml的柵端接高壓電平位移電路(I)的輸出端Vset，PMOS管M2的柵端接高壓電平位移電路(I)的輸出端Vreset，PM0S管MUPMOS管M2的源端均接高壓側電源VB，PM0S管Ml的漏端接電阻Rl，PMOS管M2的漏端接電阻R2，電阻Rl、電阻R2的另一端均接高壓側浮動地VS，NMOS管M3的柵端接與門ANDl的輸出端，NMOS管M3的漏端接PMOS管Ml的漏端，NMOS管M3的源端接PMOS管M2的漏端，與門ANDl的兩路輸入分別接PMOS管Ml的漏端和PMOS管M2的漏端，同時與門ANDl的兩路輸入分別接至邏輯濾波電路(3)的兩路輸入端並分別用於將Set信號及Reset信號傳輸至邏輯濾波電路(3)，並且與門ANDl的輸入翻轉電平低於後級邏輯濾波電路⑶的輸入翻轉電平。
2.根據權利要求I所述的可抗共模噪聲幹擾的高壓側柵驅動電路，其特徵在於，所述的高壓電平位移電路(I)包括LDMOS管LDM1、LDMOS管LDM2，齊納二極體D1、齊納二極體D2，電阻Rdi、電阻Rd2，LDMOS管LDMl的柵端接前級脈衝產生電路的Vffl端，LDMOS管LDM2的柵端接前級脈衝產生電路的Vtw端，LDMOS管LDMl和LDMOS管M2的源端均接低側低C0M，LDMOS管LDMl的漏端接電阻RD1，同時LDMOS管LDMl的漏端接齊納二極體D1的陽極，LDMOS管LDM2的漏端接電阻RD2，同時LDMOS管LDM2的漏端接齊納二極體D2的陽極，電阻Rdi、電阻Rd2的另一端均接高壓側電源VB，齊納二極體D1的陰極、齊納二極體D2的陰極均接高壓側電源VB。
3.根據權利要求I所述的可抗共模噪聲幹擾的高壓側柵驅動電路，其特徵在於，所述的邏輯濾波電路⑶包括反相器INVl、反相器INV2，或非門NORl、或非門N0R2和與門AND2，反相器INVl的輸入端接收電壓轉換鉗位電路(2)輸出的Set信號，同時反相器INVl的輸入端和與門AND2的一個輸入端相連，反相器INV2的輸入端接收電壓轉換鉗位電路(2)輸出的Reset信號，同時反相器INV2的輸入端和與門AND2的另一個輸入端相連，反相器INVl的輸出端和與門AND2的輸出端分別連接至或非門NORl的第一、第二輸入端，反相器INV2的輸出端和與門AND2的輸出端分別連接至或非門N0R2的第一、第二輸入端，或非門NORl的輸出端與RS觸發器(4)的S端相連，或非門N0R2的輸出端與RS觸發器(4)的R端相連。
4.根據權利要求I所述的可抗共模噪聲幹擾的高壓側柵驅動電路，其特徵在於，所述的輸出驅動級電路(5)包括反相器INV3、反相器INV4、反相器INV5、反相器INV6，反相器INV3的輸入端接RS觸發器的輸出端Q，反相器INV4的輸入端接反相器INV3的輸出端，反相器INV5的輸入端接反相器INV4的輸出端，反相器INV6的輸入端接反相器INV5的輸出端，反相器INV6的輸出端輸出信號HO驅動外部高側功率管。
全文摘要
本發明提供了一種可抗共模噪聲幹擾的高壓側柵驅動電路，主要包括高壓電平位移電路，電壓轉換鉗位電路，邏輯濾波電路，RS觸發器，輸出驅動級電路，其中，高壓電平位移電路將低側的脈衝產生信號轉換成高側的高壓脈衝信號，電壓轉換鉗位電路用來保證輸出至邏輯濾波電路的雙路噪聲信號時序完全相同，以避免由於時間不匹配而產生錯誤的窄脈衝信號。邏輯濾波電路濾除經過電壓轉換鉗位電路之後產生的共模噪聲信號，只留下正常工作的脈衝信號，經過輸出驅動級電路後輸出方波信號，驅動外部的高側功率管。
文檔編號H03K19/003GK102647177SQ20121010098
公開日2012年8月22日 申請日期2012年4月6日 優先權日2012年4月6日
發明者盧雲皓, 孫偉鋒, 時龍興, 祝靖, 錢欽松, 陸生禮 申請人:東南大學