時序改善電路的製作方法
2023-06-13 19:41:06 1
專利名稱：時序改善電路的製作方法
技術領域：
本發明涉及一種時序改善電路，特別是指一種可使主機板上晶片組輸出 的控制電腦休眠狀態的信號時序與輸入輸出控制晶片內控制休眠狀態的信號 時序一致的時序改善電路。
背景技術：
晶片組是主機板的重要組成部分，幾乎影響著主才幾板的全部功能。當電 腦進入休眠狀態時，要求晶片組輸出的控制休眠狀態的信號時序與輸入輸出 控制晶片中控制休眠狀態的信號時序相一致，然而，由於生產晶片組的廠商 與生產輸入輸出控制晶片的廠商會不同，難免存在主機板上晶片組的信號時 序與輸入輸出控制晶片的信號時序不能兼容的狀況，而影響電腦的正常運行。
發明內容
鑑於以上內容，有必要提供一種可使主機板上晶片組輸出的控制電腦休 眠狀態的信號時序與輸入輸出控制晶片內控制休眠狀態的信號時序 一致的時 序改善電路。
一種時序改善電路，可將一晶片組輸出的控制電腦休眠狀態的控制信號 轉換為與 一輸入輸出控制晶片中用於控制電腦休眠狀態的第 一休眠狀態控制 信號及第二休眠狀態控制信號時序一致的信號，所述時序改善電路包括一控 制電路及一開關電路，所述控制電路包括一高通低斷的第一開關元件及一高 通低斷的第二開關元件，所述第一開關元件的輸入端與一節點相連，所述節 點電壓在開機時為高電平，關機及休眠時為低電平，所述第一開關元件的輸 出端分別與所述晶片組輸出的控制信號端及所述第二開關元件的輸入端相 連，所述第二開關元件的輸出端與該輸入輸出控制晶片相連，所述開關電路 的輸入端與所述節點相連，所述開關電路的輸出端與所述輸入輸出控制晶片 相連並輸出一開機時為高電平、關機和休眠時為低電平的信號至該輸入輸出 控制晶片。
相較於現有技術，本發明時序改善電路藉助該主扭4反輔助電源端、該電 源輸入端及該電源啟動信號端，將晶片組輸出的用於控制電腦休眠狀態的控 制信號轉換為與輸入輸出控制晶片內用於控制電腦休眠狀態的笫 一休眠狀態 控制信號及第二休眠狀態控制信號的時序一致的兩信號，使該晶片組與該輸 入輸出控制晶片的信號時序相兼容，保證電腦能夠正常運行。
圖l是本發明時序改善電路較佳實施方式的電路圖。
圖2是圖1中輸入輸出控制晶片的信號時序圖。
圖3是一晶片組輸出的控制信號時序圖。
具體實施例方式
請參閱圖1，本發明時序改善電路用於當電腦進入休眠狀態時，可將一 晶片組輸出的用於控制電腦休眠狀態的控制信號S3'轉換為一信號31及一 信號51,使該兩信號31、 51與一輸入輸出控制晶片IO內的第一休眠狀態控 制信號S3及第二休眠狀態控制信號S4的時序一致。該第一休眠狀態控制信 號S3用於將電腦運行的程序保存於內存中，其在電腦關機時處於低電平，開 機時處於高電平，第一休眠狀態及第二休眠狀態時處於低電平；該第二休眠 狀態控制信號S4用於將電腦運行的程序保存於硬碟中，其在電腦關機時處於 低電平，開機及第一休眠狀態時處於高電平，第二休眠狀態時處於低電平； 該控制信號S3，在電腦關機及開機時處於高電平，第一休眠狀態時處於低電 平，第二休眠狀態時處於高電平。
該時序改善電路包括一主機板輔助電源端100、 一電源輸入端300、 一電 源啟動信號端500、 一比較器20、 一開關元件、 一開關電路30、 一控制電路 50及該控制信號S3，輸入端。該控制電路50包括一高通低斷的第一開關元 件及一高通低斷的第二開關元件，該開關電路30包括一第三開關元件及一第 四開關元件。在本實施方式中，該開關元件為一第一場效應管Ql,該第一開 關元件及該第二開關元件為一場效應管Q4及一三極體Q5，該第一開關元件 的輸入端及輸出端分別為該場效應管Q4的柵極及漏極，該第二開關元件的輸 入端及輸出端分別為該三極體Q5的基極及集電極，第三開關元件及第四開關 元件分別為一第二場效應管Q2及一第三場效應管Q3。
該主機板輔助電源端100與一電阻R2的一端相連，該電阻R2的另一端 通過一節點21與比較器20的反向輸入端相連，該電源輸入端300與一電阻 R3的一端相連，該電阻R3的另一端通過一節點23與比較器20的正向輸入 端相連，該節點21通過一電阻R1接地，該節點23通過一電阻R4接地，該節點23還通過一 電容C1接地。該比較器20的其中 一端接一電源供電端700, 一端接地，其輸出端通過一節點ll連接該第一場效應管Ql的漏極，該第一場效應管Ql的柵極與該電源啟動信號端500相連，其4冊極還通過一電容C2 接地，其源極接地。該節點11通過一電阻R5與該電源供電端700相連，該 節點11與該開關電路30中第二場效應管Q2的柵極相連，該第二場效應管 Q2的漏極通過一電阻R6連接該電源供電端700,其源極接地。該第三場效應管Q3的柵極與該第二場效應管Q2的漏極相連，該第三場效應管Q3的漏極通過一電阻R7連接該電源供電端700,其源極接地。該第三場效應管Q3 的漏極即該信號31的輸出端與該輸入輸出控制晶片IO的第一休眠狀態控制 信號S3端相連。
該控制信號S3，端通過一電阻R8與該控制電路50中場效應管Q4的漏極相連，該場效應管Q4的柵極連接該節點11，其源極接地。該三極體Q5 的基極與該場效應管Q4的漏極相連，該三極體Q5的集電極通過一電阻R9 連接該電源供電端，其射極接地。該三極體Q5的集電極即該信號51的輸出端與該輸入輸出控制晶片IO的第二休眠狀態控制信號S4端相連。
請參閱圖2，圖2為該輸入輸出控制晶片10中第一休眠狀態控制信號S3 及第二休眠狀態控制信號S4的時序圖。當電腦處於關機狀態時，該第一休眠狀態控制信號S3及該第二休眠狀態控制信號S4均為低電平；當電腦開機後， 該第一休眠狀態控制信號S3及該第二休眠狀態控制信號S4變為高電平；當電腦進入第一休眠狀態時，該第一休眠狀態控制信號S3變為低電平，該第二 休眠狀態控制信號S4仍然保持高電平；當電腦進入第二休眠狀態時，該第一休眠狀態控制信號S3保持低電平不變，該第二休眠狀態控制信號S4變為低電平。
請繼續參閱圖3，圖3為該晶片組輸出的控制信號S3，的時序圖，當電 腦處於關機狀態時，該控制信號S3'為高電平；當電腦開機後，該控制信號 S3，保持高電平不變；當電腦進入第一休眠狀態時，該控制信號S3，變為低電平；當電腦進入第二休眠狀態時，該控制信號S3，變為高電平。
下面詳細介紹本發明時序改善電路的工作過程。
該主機板輔助電源端100輸入+5V電壓至主機板，用於給主機板上元件 供電，該電源輸入端300輸入+12V主電壓供電腦運行，當關才幾時，該主機板 輔助電源端IOO及該電源輸入端300均為低電平輸入，因此該節點11的電壓 為一低電平，只有當開機時，待該節點23的電壓高於該節點21的電壓時， 該節點11的電壓才為一高電平。該電源啟動信號端500的信號為一低電平有 效信號，即當電腦處於開機狀態時，該電源啟動信號端500為一低電平輸入， 當電腦處於關機及休眠狀態時，該電源啟動信號端500為一高電平輸入。
當電腦處於關機狀態時，該電源啟動信號端500為一高電平輸入，該第 一場效應管Q1導通，其漏極輸出低電平，因此該節點11的電壓為一低電平， 該第二場效應管Q2截止，其漏極輸出高電平至該第三場效應管Q3的柵極， 該第三場效應管Q3導通，其漏極輸出低電平，即該信號31為一低電平；該 控制信號S3，為一高電平，該節點11的電壓為一低電平，該場效應管Q4截 止，其漏極輸出一高電平至該三極體Q5的基極，因此該三極體Q5導通，其 集電極輸出低電平，即該信號51為一低電平。
當電腦處於開才幾狀態時，該主才幾板輔助電源端IOO及該電源輸入端300 均為高電平輸入，該電源啟動信號端500為一低電平輸入，當該節點23的電 壓高於該節點21的電壓時，該比較器20輸出一高電平，即該節點ll的電壓 為一高電平，由於該第一場效應管Ql截止，該節點11的高電平輸入至該第 二場效應管Q2的柵極，該第二場效應管Q2導通，其漏極輸出低電平至該第 三場效應管Q3的柵極，該第三場效應管Q3截止，其漏極輸出高電平，即該 信號31為一高電平；由於該節點11的電壓為一高電平，因此該場效應管Q4 導通，其漏極輸出低電平至該三極體Q5的基極，該三極體Q5截止，其集電 極輸出高電平，即該信號51為一高電平。
當電腦處於第一休眠狀態時，該電源輸入端300輸入一低電平，該節點 ll的電壓為低電平，因此該第三場效應管Q3的漏極輸出低電平，即該信號 31為一低電平；由於該控制信號S3，為低電平，該三極體Q5截止，其集電 極輸出高電平，即該信號51為一高電平。
當電腦處於第二休眠狀態時，該電源輸入端300輸入一低電平，該節點 11的電壓為低電平，因此該第三場效應管Q3的漏極輸出低電平，即該信號 31為一低電平；由於該控制信號S3'為高電平，且該場效應管Q4截止，因此該三極體Q5導通，其集電極輸出低電平，即該信號51為一低電平。
在本發明時序改善電路中，可通過其他電路來實現該信號31的時序與該 第一休眠狀態控制信號S3的時序一致。
本發明時序改善電路藉助該主機板輔助電源端100、該電源輸入端300 及該電源啟動信號端500，將晶片組輸出的控制信號S3，轉換為與該輸入輸 出控制晶片10內用於控制電腦休眠狀態的第一休眠狀態控制信號S3及第二 休眠狀態控制信號S4的時序一致的兩信號31、 51，使該晶片組與該輸入輸 出控制晶片IO的時序相兼容，則電腦能夠正常運行。
權利要求
1. 一種時序改善電路，可將一晶片組輸出的控制電腦休眠狀態的控制信號轉換為與一輸入輸出控制晶片中用於控制電腦休眠狀態的第一休眠狀態控制信號及第二休眠狀態控制信號時序一致的信號，其特徵在於所述時序改善電路包括一控制電路及一開關電路，所述控制電路包括一高通低斷的第一開關元件及一高通低斷的第二開關元件，所述第一開關元件的輸入端與一節點相連，所述節點電壓在開機時為高電平，關機及休眠時為低電平，所述第一開關元件的輸出端分別與所述晶片組輸出的控制信號端及所述第二開關元件的輸入端相連，所述第二開關元件的輸出端與該輸入輸出控制晶片相連，所述開關電路的輸入端與所述節點相連，所述開關電路的輸出端與所述輸入輸出控制晶片相連並輸出一開機時為高電平、關機和休眠時為低電平的信號至該輸入輸出控制晶片。
1. 一種時序改善電路,可將一晶片組輸出的控制電腦休眠狀態的控制信號 轉換為與 一輸入輸出控制晶片中用於控制電腦休眠狀態的第 一休眠狀態控制信號及第二休眠狀態控制信號時序一致的信號，其特徵在於所述時序改 善電路包括一控制電路及一開關電路，所述控制電路包括一高通低斷的第一 開關元件及一高通低斷的第二開關元件，所述第一開關元件的輸入端與一節 點相連，所述節點電壓在開機時為高電平，關機及休眠時為低電平，所述第 一開關元件的輸出端分別與所述晶片組輸出的控制信號端及所述第二開關 元件的輸入端相連，所述第二開關元件的輸出端與該輸入輸出控制晶片相 連，所述開關電路的輸入端與所述節點相連，所述開關電路的輸出端與所述 輸入輸出控制晶片相連並輸出 一開機時為高電平、關機和休眠時為低電平的 信號至該輸入輸出控制晶片。
2. 如權利要求l所述的時序改善電路，其特徵在於所述節點與一比較器 的輸出端相連，所述比較器的輸入端分別與一主機板輔助電源端及一電源輸 入端相連，該比較器輸出所述開機時為高電平，關機及休眠時為低電平的節 點電壓。
3. 如權利要求l所述的時序改善電路，其特徵在於所述開關電路的輸入 的信號為高電平時輸出高電平的信號、輸入的信號為低電平時輸出低電平的信號。
4. 如權利要求3所述的時序改善電路，其特徵在於所述開關電路包括兩 場效應管，並以其中一場效應管的柵極作為輸入端與所述節點相連，該場效 應管的漏極與另 一場效應管的柵極相連，該另 一場效應管的漏極與該輸入輸 出控制晶片相連，用以輸出所述開機時為高電平、關機及休眠時為低電平的信號。
5. 如權利要求1所述的時序改善電路，其特徵在於所述第一開關元件為 一場效應管，所述第一開關元件的輸入端及輸出端分別為該場效應管的柵極 及漏極，所述第二開關元件為一三極體，所述第二開關元件的輸入端及輸出 端分別為該三極體的基極及集電極。
6. 如權利要求l所述的時序改善電路，其特徵在於所述節點與一開關元件相連，所迷開關元件與一低電平有效的電源啟動信號端相連。
7.如權利要求6所述的時序改善電路，其特徵在於所述開關元件為一場 效應管，該場效應管的柵極與該電源啟動信號端相連，其漏極與該節點相連， 其漏極還通過一 電阻連接一 電源供電端。
全文摘要
一種時序改善電路，其包括一控制電路及一開關電路，該控制電路包括一第一開關元件及一第二開關元件，該第一開關元件輸入端與一節點相連，該節點電壓在開機時為高電平，關機及休眠時為低電平，該第一開關元件輸出端與一晶片組輸出的控制信號端及該第二開關元件輸入端相連，該第二開關元件輸出端與該輸入輸出控制晶片相連，該開關電路的輸入端與該節點相連，輸出端與輸入輸出控制晶片相連並輸出一開機為高電平、關機和休眠為低電平的信號至輸入輸出控制晶片。該時序改善電路使晶片組輸出的控制電腦休眠狀態的控制信號的時序與輸入輸出控制晶片中控制電腦休眠狀態的信號時序一致，保證了電腦的正常運行。
文檔編號G06F1/32GK101206520SQ20061015787
公開日2008年6月25日 申請日期2006年12月22日 優先權日2006年12月22日
發明者劉百宏 申請人:鴻富錦精密工業(深圳)有限公司;鴻海精密工業股份有限公司