寫驅動器和位線預充電裝置和方法
2023-06-13 07:27:11
專利名稱：寫驅動器和位線預充電裝置和方法
技術領域：
本發明涉及電子計算機存儲器，特別涉及高速緩衝存儲器。本發明包括一個寫驅動器和預充電電路，還包括用於對位線對進行預充電以及向電子計算機存儲器寫的方法。
可用於微處理器的存儲器通常包括專用的高速存儲器，稱之為高速緩衝存儲器或簡稱為高速緩存。高速緩衝存儲器包括一個存儲單元的陣列，每個存儲單元適合存儲一位數據。將多個存儲單元排列成一列，該列由被稱為位線對的兩個導線相連接。存儲器包括許多這樣的存儲單元列。通過與每個存儲單元列相連的位線對將數據寫入存儲單元或從其中傳送出。在位線對的一個位線上的處於「高」量程的電壓信號代表一個邏輯狀態，而在相對位線上的處於「高」量程的電壓信號代表相反的邏輯狀態。由字線將存儲單元連成行，其中字線用於激活在一列中的一特定存儲單元，並允許數據、即一種邏輯狀態或另一種邏輯狀態被寫入該特定單元或從其傳送出。
在向一列內的一個存儲單元的寫操作期間，應用寫驅動器來控制位線對的充電狀態。寫驅動器包括一個與該位線對相連的電路，該電路使得位線對中的位線具有所希望的代表要存儲在一個存儲單元中的數據的電壓狀態。一個列解碼器和讀出放大器也連在該位線對上，用於讀取已經存儲在存儲單元中的數據。一個位線預充電電路通常與寫驅動器電路同時出現。位線預充電電路在讀或寫操作之前對位線對的兩個位線進行充電。
寫驅動器和預充電電路的操作是高速緩存以及微處理器的操作的關鍵。如果寫驅動器工作不正常，則錯誤的數據或指令將被存儲在或寫入高速緩存中。預充電電路也必須正常地工作，以確保在對高速緩存的讀操作期間讀取出所需數據。沒有正確的預充電，在讀操作期間，在位線對上會出現不正確的充電狀態，將導致從存儲器中讀取出不正確的數據或指令。
在對沿位線對的存儲單元的讀操作期間還出現了另一個問題。在讀操作中，在該位線對的一個位線上必須保持邏輯高充電電平。在現有技術中，充電電平只是由在選定存儲單元中的一個小電晶體來保持。然而，在長的讀操作期間，與位線有關的電容和與存儲單元的傳輸門器件有關的結電容會使得位線上的電荷減少到不可接受的程度。
本發明的一個目的是提供一種克服了與現有的寫驅動電路有關的上述問題以及其他問題的寫驅動裝置。更特別地，本發明的一個目的是提供一種幫助便於在電子計算機存儲器、包括高速緩衝存儲器中正確地讀寫操作的裝置和方法。
為了實現這些目的，依據本發明的寫驅動器和預充電電路使寫和預充電操作與公共的系統時鐘信號同步。在預充電和寫操作之間的同步能確保在數據被寫入之後位線被正確地預充電，還防止對所需數據的幹擾。一個保持電路與位線對相連，以確保所需位線在整個長的讀操作期間保持其高充電狀態。
寫驅動器包括一個具有兩個數據輸出線的寫驅動器邏輯電路，一個數據輸出線對應於該位線對的第一位線或真(true)位線，另一個對應於第二位線或互補(complement)位線。寫驅動器邏輯電路適於通過一個數據輸入端從主存儲器接收一個數據輸入信號，並通過一個再充輸入端從處理器接收一個寫允許信號或再充信號。依據本發明，寫驅動器邏輯電路還接收一個數據傳播時鐘信號。該數據傳播時鐘信號是從系統時鐘和數據被寫入位線對和選定的存儲單元或從其傳送出的時間導出的。寫驅動器還包括一個三態緩衝器，響應於與寫驅動器邏輯電路相連的數據輸出線的狀態通過該三態緩衝器將所需電荷加到位線對上。
一個從系統時鐘信號導出的時鐘信號對寫驅動器的控制為以寫模式進行調試提供了便利。由於寫操作是由系統時鐘控制的，降慢系統時鐘會延遲寫操作，以確保所需字線導通並將正確的數據寫入存儲單元。然而，在標準時鐘速度和較慢速度情況下，在出現一個寫錯誤時，都會指示出硬體故障。
預充電電路包括兩個預充電電晶體，每個電晶體連到一個不同的位線，用於將一個電源電壓加到相應的位線上。並且，預充電電路最好包括一個連在每個位線之間的均衡(equalizing)電晶體，用來均衡位線之間的電荷。依據本發明，在預充電電路中的每個電晶體都由一個預充電時鐘信號來控制，該預充電時鐘信號是從系統時鐘信號導出的，並與用於控制數據何時從寫驅動器被強制或從選定的存儲單元讀出的數據傳播時鐘信號相關。在每個系統時鐘周期，預充電時鐘信號超前數據傳播信號。在預充電電路和寫驅動器之間的這種同步消除了當在讀操作開始時一個或兩個位線未完全充電到所需電壓時出現的問題。並且，在寫驅動器和預充電電路之間的同步確保了預充電不會干擾從寫驅動器強制的所需充電狀態或與之發生衝突。
保持電路包括兩個保持電晶體。一個保持電晶體被連接為控制從電源電壓源到一個位線的電流，另一個保持電晶體被連接為控制從電源電壓源到該位線對的另一個位線的電流。通過每個保持電晶體的電流由相對位線的充電狀態所控制。在一個位線上的低充電狀態使得與相對位線相連的保持電晶體導通，並保持相對位線的充電電平。這種保持結構因而確保所需的位線在整個長的讀操作期間保持在所需的高充電電平，而不受與位線和存儲單元有關的電容的影響。
從下面結合附圖對最佳實施例的說明中，本發明的這些和其他目的、優點和特徵將變得明顯。
圖1是顯示一個實現本發明的原理的寫驅動器和預充電電路的電學原理圖。
圖2是顯示由圖1中的電路採用的系統時鐘信號的時序圖。
參見圖1，一個實現本發明的原理的電路8包括寫驅動電路10、預充電電路12和保持電路14。每個電路接收從系統時鐘信號C1、C2_EARLY和C2導出的時鐘信號。本發明包括的每個電路還與一位線對相連，該位線對包括第一位線16和互補位線或第二位線18。該位線對與多個單獨的存儲單元20相連。雖然未形成本發明的一部分，該位線對還與用於從存儲單元20讀取數據的列解碼器22和讀出放大器24相連。
寫驅動電路10包括一個寫驅動邏輯電路26和一個三態緩衝結構28。寫驅動邏輯電路26包括兩個輸出線，第一輸出30對應於第一位線16，第二輸出32對應於第二位線18。寫驅動邏輯電路26接收來自數據輸入端DIN的數據、寫允許或再充輸入REFILL和在節點100的數據傳播時鐘信號，並在兩個輸出端30和32提供所需的邏輯狀態。由兩個輸出線30和32控制三態緩衝結構28，以便向位線16和18提供所需的充電狀態。
數據輸入端DIN接收來自一個高速緩存再裝入緩衝器(未顯示)的數據。再充輸入REFILL指定寫模式處於一個邏輯狀態，讀模式處於相反的邏輯狀態。
寫驅動邏輯電路26包括兩個NAND門40和42和兩個NOR門44和46。將DIN的數據輸入信號作為一個輸入加到NAND門40上，還將其經非門48反相，將所得的反相信號作為一個輸入加到另一個NAND門42上。將REFILL的再充信號加到兩個NAND門40和42的另一個輸入端。NAND門40和42和非門48包括一個中間邏輯結構，該中間邏輯結構根據在DIN的數據和再充信號在中間輸出、節點102和103提供出一種邏輯狀態。
NAND門40的輸出端形成了NOR門44的一個輸入端，而NAND門42的輸出端形成了另一個NOR門46的一個輸入端。在節點100的數據傳播時鐘信號提供了兩個NOR門44和46的另一個輸入。
最佳的三態緩衝結構28包括兩個充電電晶體和兩個下拉(drawdown)電晶體，都是本發明所示形式的NMOS器件。第一充電電晶體50將其漏-源電流路徑連到電源電壓Vdd和第一位線16。第一下拉電晶體52將其漏-源電流路徑連到第一位線16和地。第二充電電晶體54將其漏-源電流路徑連到電源電壓Vdd和第二位線18。最後，第二下拉電晶體56將其漏-源電流路徑連到第二位線18和地。第一充電電晶體50和第二下拉電晶體56的柵極都連到寫邏輯電路26的第一輸出端30，而第二充電電晶體54和第一下拉電晶體52的柵極都連到寫驅動邏輯電路的第二輸出端32。
數據傳播時鐘信號從系統時鐘信號C1或第一時鐘信號以及第二時鐘信號C2_EARLY導出。將C2_EARLY時鐘信號在非門60反相，所得的反相信號加到NAND門62的一個輸入端。時鐘信號C1加到NAND門62的另一個輸入端。除了第一時鐘信號C1為高且第二時鐘信號C2_EARLY為低的情況，NAND門62在節點100的輸出保持邏輯高狀態。C1為高、C2_EARLY為低的情況在節點100產生一個低電平信號，該低電平信號包括當數據在位線對16和18上被寫驅動器10強制或者被從一個選定的存儲單元讀出時用於定時的數據傳播時鐘信號。
在這個公開文本中，用字「高」來描述一個邏輯高電壓狀態。用字「低」來描述一個邏輯低電壓狀態。可以包括「高」狀態和「低」狀態的特定電壓範圍可以根據各種應用而變化，並不形成本發明的一部分。
在操作中，高速緩存再裝入緩衝器(未顯示)驅動數據輸入，在DIN施加所需的邏輯狀態。根據該數據，節點107或者DIN將為高，而另一個為低。在REFILL的高電平再充信號便於寫模式操作，並強制一個中間輸出、節點102或103為低，這兩個節點中的另一個為高。在REFILL為高電平再充信號的情況下，數據傳播時鐘信號、即在節點100的低電平信號在數據輸出端30和32產生所需的邏輯狀態。在輸出端30和32的所需的邏輯狀態驅動三態緩衝器28，以便在位線16和18上強制所需的充電狀態。在輸出端30的高電平信號將第一充電電晶體50和第二壓降電晶體56變為「導通」。同時，第二輸出端32保持低電平，因而第二充電電晶體54和第一下拉電晶體52保持「截止(off)」。在這種狀態下，將電源電壓Vdd加到第一位線16，第二位線18被拉至地。在相反的邏輯條件下，即第二輸出端32為高、第一輸出端30為低時，通過第二充電電晶體54將電源電壓Vdd加到第二位線18，通過第一下拉電晶體52將第一位線16拉至地。在每種情況下，相同的邏輯輸出信號(在輸出端30或32的高電平信號)既將電源電壓Vdd加到所需位線上，還將相對位線拉至地電平。
依據本發明向位線16和18寫數據的方法包括在第一輸出端30產生或者為高或者為低的第一數據輸出信號，在第二輸出端32產生一個或者為高或者為低的互補第二數據輸出信號。該方法還包括響應於第一和第二輸出端30和32的數據輸出信號，在第一位線16上強制一所需充電狀態，在第二位線18上強制一互補充電狀態。在輸出端30的高電平信號和在輸出端32的低電平信號在位線16和18上產生一種充電狀態，而在輸出端30和32的相反條件將在位線上產生相反的充電狀態。依據本發明，只有響應於數據輸入DIN、再充輸入REFILL和在節點100包括一低電平狀態的數據傳播時鐘信號，才產生在輸出端30和32的數據輸出信號。於是，只有在從系統時鐘C1和C2_EARLY導出的數據傳播時鐘信號存在的情況下，數據才可以被寫入位線16和18。
預充電電路12包括第一預充電電晶體70、第二預充電電晶體72和充電均衡電晶體74，每個都是本發明所示形式的PMOS器件。第一預充電電晶體70將其漏-源電流路徑連到電源電壓Vdd和第一位線16，而第二預充電電晶體72將其漏-源電流路徑連到電源電壓Vdd和第二位線18。均衡電晶體74將其漏-源電流路徑分別連到第一和第二位線16和18。每個電晶體70、72和74的柵極連到在節點101的一個預充電輸入端，以接收預充電時鐘信號。
加在節點101的預充電時鐘信號是從在節點100的數據傳播時鐘信號和第三時鐘信號C2通過一個包括非門76和NAND門78的預充電時鐘信號裝置導出的。時鐘信號C2在非門76被反相，並將該反相信號作為一個輸入加到NAND門78上。將數據傳播時鐘信號作為第二個輸入加到NAND門78上。在操作中，在節點101的低電平輸出代表一個使三個PMOS器件70、72和74「導通」的預充電時鐘信號。當三個PMOS器件70、72和74都「導通」時，位線16和18都被均衡到相同的預充電電平、電源電壓Vdd。當節點101為高時，沒有預充電信號提供到三個預充電器件70、72和74，這三個器件都「截止」，對位線16和18的充電狀態沒有影響。
下面參考圖1和圖2的時序圖說明在寫驅動電路10和預充電電路12之間的同步和位線16和18的預充電方法。第一時鐘輸入C1在相位上與第三時鐘輸入C2反相，而第二時鐘輸入C2_EARLY與信號C1異相，比時鐘信號C2稍早一些變高。例如，C2_EARLY可以比C2超前500皮秒變高。當時鐘信號C1變高時，信號C2_EARLY為低，這種條件在節點100產生一個數據傳播時鐘信號。響應於該數據傳播時鐘信號，電路8進入一個數據傳播模式。在數據傳播模式中，根據再充輸入REFILL的狀態將數據寫入一個選定的存儲單元20或從其中讀出數據。當REFILL輸入信號為高時，電路8處於寫模式，而當REFILL輸入信號為低時，電路8處於讀模式。當電路8處於寫模式時，變高的C1信號使得輸出端30或輸出端32變高，保持位線16或18中的一個處於Vdd，並將另一個位線拉至地電位。然而，當第二時鐘信號C2 EARLY在C1時鐘信號末端變高時，電路8進入預充電模式。在預充電模式中，三態緩衝器28的電晶體50、52、54和56都變為「截止」，並且節點101、即預充電輸入被強制為低，代表一個預充電時鐘信號。響應於該預充電時鐘信號、即節點101的低狀態，預充電PMOS器件70、72和74都變為「導通」，位線16和18都被預充電到電源電壓Vdd。
當第三時鐘信號C2變高時，預充電時鐘信號被取消，節點101被強制為高，以便使每個預充電器件70、72和74變為「截止」。由於C1現在為低，寫驅動器電晶體50、52、54和56也必須「截止」。此時，電路8處於評價(evaluation)模式，在該模式中，在該列中可以選擇字線80來選擇一特定存儲單元20。時鐘信號C1的上升沿產生一個數據傳播時鐘信號，又使電路8處於數據傳播模式，根據再充信號REFILL的狀態可以為讀模式或寫模式。
當數據被從存儲單元20讀出時，圖1中用14表示的保持電路開始工作。保持電路14包括第一保持電晶體86和第二保持電晶體88，都是本發明所示形式的PMOS器件。第一保持電晶體86將其源-漏電流路徑連到電源電壓Vdd和第一位線16，而第二保持電晶體88將其源-漏電流路徑連到電源電壓Vdd和第二位線18。保持電晶體86的柵極連到第二位線18，保持電晶體88的柵極連到第一位線16。
在讀操作中，一個位線必須通過存儲單元20中的一個小電晶體(未顯示)保持高電平狀態。考慮到存儲單元中的傳輸門的結電容和位線本身的電容，對於這個小存儲單元電晶體來說，在長的讀操作中維持高的位線電平是很困難的。然而，應用保持電路14，低端位線使得與相對位線相連的保持電晶體導通，並在長周期內將該相對位線保持在電源電壓電平，以補償位線洩漏。
例如，從一個存儲單元20讀出的邏輯狀態可能需要第一位線16被保持在高電平，而第二位線18被允許變低。在這種情況下，隨著位線18變低，在第一保持電晶體86的柵極的電壓信號變低，使電晶體「導通」，即，沿漏-源電流路徑變得導電。當電晶體86「導通」時，將電源電壓Vdd加到第一位線16，以確保該位線在整個讀操作保持在所需的高邏輯充電狀態。
在數據輸入端DIN的數據滯後的情況下，保持電路14還幫助在位線16和18上產生所需的充電狀態。當DIN的數據滯後並且時鐘信號C1變高時，在位線16和18上可能會產生不正確的充電狀態。當所需數據達到DIN時，這種不正確的充電狀態必須被修正。在數據傳播時鐘信號期間當所需數據到達DIN時，在30和32的所需輸出使得三態緩衝器將位線16和18上的充電狀態改變為代表所需數據的充電狀態。在一個位線上的為達到所需充電狀態而變低的信號使與相對位線相連的保持電晶體導通，從而將相對位線自始至終拉到Vdd。
上述的最佳實施例是為了說明本發明的原理，並不是用於限制本發明的範圍。在不偏離附帶的權利要求的範圍的情況下，本領域普通技術人員能夠作出各種其他實施例和對於這些最佳實施例的修改。例如，雖然顯示的三態緩衝器結構是最佳的，在本發明的範圍內還可以採用其他緩衝器結構。並且，在寫驅動邏輯電路中還可以採用其他邏輯結構來從系統時鐘產生所需的時鐘信號。
權利要求
1．一個用於電子計算機存儲器的寫驅動裝置，該存儲器具有與存儲器相連的、用於向多個存儲單元傳送數據或從其中傳送出數據的位線對，其特徵在於，該寫驅動裝置包括(a)一個接收數據信號的數據輸入端；(b)一個接收再充信號的再充輸入端；(c)一個接收數據傳播時鐘信號的數據傳播時鐘輸入端；(d)一個與數據輸入端、再充輸入端和數據傳播時鐘輸入端相連的寫驅動邏輯電路，具有第一數據輸出端和第二數據輸出端，該寫驅動邏輯電路響應於一個數據信號、一個再充信號和一個數據傳播時鐘輸入在第一數據輸出端產生第一數據輸出信號，在第二數據輸出端產生第二數據輸出信號；以及(e)一個與第一數據輸出端、第二數據輸出端和位線對相連的三態緩衝器，該三態緩衝器響應於第一輸出信號和第二輸出信號在該位線對上產生所需的充電狀態。
2．如權利要求1所述的裝置，其特徵在於，數據傳播時鐘輸入是從第一時鐘信號和第二時鐘信號導出的，第二時鐘信號與第一時鐘信號相位相差一個數據傳播周期。
3．如權利要求1所述的裝置，其特徵在於，三態緩衝器包括(a)第一充電電晶體，將其漏-源電流路徑連到一個電壓源和位線對的第一位線，將其柵極連到寫驅動邏輯電路的第一數據輸出端；(b)第一下拉電晶體，將其漏-源電流路徑連到第一位線和地，將其柵極連到寫驅動邏輯電路的第二數據輸出端；(c)第二充電電晶體，將其漏-源電流路徑連到電壓源和位線對的第二位線，將其柵極連到寫驅動邏輯電路的第一數據輸出端；以及(d)第二下拉電晶體，將其漏-源電流路徑連到第二位線和地，將其柵極連到寫驅動邏輯電路的第一數據輸出端。
4．如權利要求1所述的寫驅動裝置，其特徵在於，寫驅動邏輯電路包括(a)一個中間邏輯電路，與數據輸入端和再充輸入端相連，並具有第一中間輸出節點和第二中間輸出節點，該中間邏輯電路響應於數據信號和再充信號，在第一中間輸出節點產生第一中間數據輸出信號，在第二中間輸出節點產生第二中間數據輸出信號；以及(b)一個輸出邏輯電路，與第一和第二中間輸出節點和數據傳播時鐘輸入端相連，該輸出邏輯電路響應於第一和第二中間數據信號和數據傳播時鐘信號，產生第一數據輸出信號和第二數據輸出信號。
5．如權利要求1所述的裝置，還包括(a)預充電時鐘信號裝置，用於產生一個預充電時鐘信號，該預充電時鐘信號與數據傳播時鐘信號相關；以及(b)一個預充電電路，響應於每個預充電時鐘信號將預充電加到第一位線上。
6．如權利要求5所述的裝置，其特徵在於(a)數據傳播時鐘信號是從第一時鐘信號和第二時鐘信號導出的，第二時鐘信號與第一時鐘信號相位相差一個數據傳播周期；以及(b)預充電時鐘信號是從數據傳播時鐘信號和具有與第一時鐘信號相反的相位的第三時鐘信號導出的。
7．如權利要求5所述的裝置，還包括(a)第一保持電晶體，將其源-漏電流路徑連到電壓源和所述位線對的第一位線，將其柵極連到所述位線對的第二位線；以及(b)第二保持電晶體，將其源-漏電流路徑連到電壓源和第二位線，將其柵極連到第一位線。
8．如權利要求1所述的裝置，還包括(a)第一保持電晶體，將其源-漏電流路徑連到電壓源和所述位線對的第一位線，將其柵極連到所述位線對的第二位線；以及(b)第二保持電晶體，將其源-漏電流路徑連到電壓和第二位線，將其柵極連到第一位線。
9．一種向電子計算機存儲器寫數據的方法，該存儲器具有向多個存儲單元傳送數據或從其中傳送出數據的位線對，其特徵在於，所述方法包括下列步驟(a)響應於數據輸入信號、再充信號和數據傳播時鐘信號，在第一數據輸出端產生第一數據輸出信號，在第二數據輸出端產生第二數據輸出信號，第一和第二數據輸出信號一起代表要加到所述位線對上的邏輯數據狀態；以及(b)響應於第一和第二數據輸出信號，在所述位線對上產生所需的充電狀態。
10．如權利要求9所述的方法，還包括(a)從第一時鐘信號和第二時鐘信號導出數據傳播時鐘信號，第二時鐘信號與第一時鐘信號相位相差一個數據傳播周期。
11．如權利要求9所述的方法，其特徵在於，產生第一和第二數據輸出信號的步驟包括(a)響應於數據信號和再充信號，在第一中間節點產生第一中間數據信號，在第二中間節點產生第二中間數據信號；以及(b)響應於第一和第二中間數據信號和數據傳播時鐘信號，產生第一和第二數據輸出。
12．如權利要求9所述的方法，還包括步驟(a)產生一個預充電時鐘信號，該預充電時鐘信號被定時為在每個系統時鐘周期中比數據傳播時鐘信號超前一個時間間隔；以及(b)響應於每個系統時鐘周期的預充電時鐘信號，將一個預充電信號加到第一位線和第二位線上。
13．如權利要求12所述的方法，還包括(a)從第一時鐘信號和第二時鐘信號導出數據傳播時鐘信號，第二時鐘信號與第一時鐘信號相位相差一個數據傳播周期；以及(b)從數據傳播時鐘信號和第三時鐘信號導出預充電時鐘信號，其中第三時鐘信號具有與第一時鐘信號相反的相位。
14．如權利要求12所述的方法，還包括步驟(a)響應於第二位線上的下降電壓信號，將電源電壓加到第一位線上；以及(b)響應於第一位線上的下降電壓信號，將電源電壓加到第二位線上。
15．如權利要求9所述的方法，還包括步驟(a)響應於第二位線上的下降電壓信號，將電源電壓加到第一位線上；以及(b)響應於第一位線上的下降電壓信號，將電源電壓加到第二位線上。
16．一種用於對與一個電子計算機存儲器相連的位線進行預充電的裝置，其特徵在於，該裝置包括(a)一個寫驅動電路，用於響應於一個數據輸入信號、一個再充信號和一個數據傳播時鐘信號在第一位線上產生所需充電狀態，在第一位線上的充電狀態代表所需的數據；(b)預充電時鐘信號裝置，用於產生一個預充電時鐘信號，該預充電時鐘信號與數據傳播時鐘信號相關；以及(c)一個預充電電路，用於響應於每個預充電時鐘信號將一個預充電信號加到第一位線上。
17．如權利要求16所述的裝置，其特徵在於，所述預充電電路包括(a)第一預充電電晶體，將其源-漏電流路徑連到第一位線和一個電壓源，並將其柵極連接為接收預充電時鐘信號。
18．如權利要求16所述的裝置，其特徵在於，(a)在第一位線上產生所需充電狀態的同時，寫驅動電路還用於在第二位線上產生一個互補充電狀態；以及(b)預充電電路還用於響應每個預充電時鐘信號將預充電加到第二位線上。
19．如權利要求18所述的裝置，其特徵在於，預充電電路包括(a)第一預充電電晶體，將其源-漏電流路徑連到第一位線和一個電壓源，並將其柵極連接為接收預充電時鐘信號；以及(b)第二預充電電晶體，將其源-漏電流路徑連到第二位線和電壓源上，並將其柵極連接為接收預充電時鐘信號。
20．如權利要求19所述的裝置，還包括(a)一個均衡電晶體，將其源-漏電流路徑連接第一位線和第二位線，並將其柵極連接為接收預充電時鐘信號。
21．如權利要求16所述的裝置，其特徵在於，(a)數據傳播時鐘信號是從第一時鐘信號和第二時鐘信號導出的，第二時鐘信號與第一時鐘信號相位相差一個數據傳播周期；以及(b)預充電時鐘信號是從數據傳播時鐘信號和第三時鐘信號導出的，該第三時鐘信號具有與第一時鐘信號相反的相位。
22．一種用於對與一個電子計算機存儲器相連的位線進行預充電的方法，其特徵在於，該方法包括下列步驟(a)在系統時鐘周期的每個周期產生一個數據傳播時鐘信號和一個預充電時鐘信號，該預充電時鐘信號被定時為比在每個系統時鐘周期中的數據傳播時鐘信號超前；(b)在每個系統時鐘周期響應於預充電時鐘信號將一個預充電加到第一位線上；以及(c)響應於數據傳播信號、一個數據輸入信號和一個再充信號，在第一位線上產生一個所需充電狀態。
23．如權利要求22所述的方法，其特徵在於，將預充電加到第一位線上的步驟包括(a)將預充電時鐘信號用來切換一個電晶體，其中該電晶體將其源-漏電流路徑連到第一位線和一個電壓源。
24．如權利要求23所述的方法，還包括(a)在每個系統時鐘周期，響應於預充電時鐘信號，將預充電加到第二位線上；以及(b)響應於數據傳播信號、數據輸入信號和再充信號，在第二位線上產生一個互補充電狀態。
25．如權利要求24所述的方法，其特徵在於，將預充電加到第二位線上的步驟包括(a)將預充電時鐘信號用來切換一個電晶體，其中該電晶體將其源-漏電流路徑連到第二位線和所述電壓源。
26．如權利要求22所述的方法，還包括步驟(a)從第一時鐘信號和第二時鐘信號導出數據傳播時鐘信號，第二時鐘信號與第一時鐘信號相位相差一個數據傳播周期；以及(b)從數據傳播時鐘信號和第三時鐘信號導出預充電時鐘信號，其中第三時鐘信號具有與第一時鐘信號相反的相位。
27．一種用於在一個電子計算機存儲器的讀操作期間保持與該電子計算機存儲器相連的位線對上的所需充電的裝置，其特徵在於，該裝置包括(a)第一保持電晶體，使其源-漏電流路徑連接一個電壓源和該位線對的第一位線，並將其柵極連到該位線對的第二位線；以及(b)第二保持電晶體，使其源-漏電流路徑連接所述電壓源和第二位線，並將其柵極連到第一位線。
28．一種用於在一個電子計算機存儲器的讀操作期間保持與該電子計算機存儲器相連的位線對上的所需充電的方法，其特徵在於，該方法包括下列步驟(a)響應於該位線對的第二位線上的下降的電壓信號，將一個電源電壓加到該位線對的第一位線上。
29．如權利要求28所述的方法，其特徵在於，(a)將電源電壓加到第一位線上的步驟包括將來自第二位線的電壓加到一個電晶體的柵極上，其中該電晶體將其源-漏電流路徑連到一個電壓源和第一位線上。
全文摘要
寫驅動裝置被用於產生在將數據驅動進位線對中時使用的第一和第二數據輸出信號。第一和第二數據輸出信號代表所需數據，並響應於數據信號、再充信號和數據傳播時鐘信號被產生。數據傳播信號從系統時鐘信號導出。與寫驅動器相連的預充電電路響應預充電時鐘信號來工作。在每個讀或寫操作之前對位線預充電。預充電時鐘信號與數據傳播信號相關，確保在讀操作之前位線能完全預充電。與位線相連的保持電路在存儲單元的讀操作期間保持位線上的所需充電狀態。
文檔編號G11C13/00GK1227954SQ9910188
公開日1999年9月8日 申請日期1999年2月5日 優先權日1998年2月6日
發明者M·庫瑪 申請人:國際商業機器公司