基於fpga的探地雷達下位機控制系統的製作方法

2023-06-02 11:04:21 1

專利名稱：基於fpga的探地雷達下位機控制系統的製作方法
技術領域：
本發明涉及探地雷達控制領域，具體涉及一種基於FPGA的探地雷達下位機控制系統。
背景技術：
探地雷達(GPR)是一種探測地表下結構或埋藏物的無損探測儀器。它利用電磁波對地表的穿透能力，從地表向下發射特定形式的電磁波，通過接收地下介質散射回波信號，根據回波信號的時延、形狀及頻譜特性等參數，定量測量目標的深度、介質結構及性質，在數據處理的基礎上，應用數字圖象的恢復與重建技術，對地下目標進行成像處理，以期達到對地下目標的真實和直觀的再現。典型的衝擊脈衝探地雷達系統由上位機與下位機組成，上位機負責數據處理及雷達成像，下位機負責雷達信號發射接收及數據傳輸。下位機系統由主控制單元、發射機、接 收機、數據傳輸單元等幾部分組成，目前探地雷達大多是以CPU或MCU等處理器作為主控制單元，完成雷達從發射脈衝到數據的採集、傳輸等功能。如中國專利申請CN99200610. 4(公開號CN2365679)公開了一種一體化成像探地雷達，包括汽車、發射天線、接收天線、計算機、雷達主機、電源，其中雷達主機由發射源、接收機、放大器、信號處理與控制電路、彩色顯示器和輸入輸出插座組成，其特徵在於還設置有衛星定位接收裝置和測距輪。雷達主機中的信號處理與控制電路由CPU板、硬碟、I/O板、A/D及D/A板、XY軸量程選擇板、VJA板、鍵盤和鍵盤解碼器等構成，即雷達下位機使用計算機中的CPU作為核心處理器，配合外圍硬體實現探地雷達的探測功能。中國專利申請CN201010195736. 0(公開號CN101872018A)公開了一種無線探地雷達系統，包括無線數據採集子系統和探地雷達前端子系統。其中探地雷達前端子系統包括電池、電源穩壓器、乙太網控制器、ARM控制器、數位訊號處理器、模數轉換器、數字控制器、時序系統、發射機、發射天線、接收天線和接收機，即該探地雷達下位機由MCU構成的ARM控制器作為系統的主控制單元，實現雷達各部分功能的協調與控制。現有探地雷達下位機系統採用處理器作為系統主控制器，通過軟體程序控制雷達的工作過程，編程及調試簡潔方便，開發周期短，但處理器的並行計算能力有限，不同情況下執行不同的指令或響應中斷會帶來額外的時間開銷，難以實現時序的完全同步和時間上的精確控制。

發明內容
為了解決現有技術無法實現精確控制探地雷達工作時序的問題，本發明提出一種基於FPGA的探地雷達下位機控制系統，該系統以FPGA作為主控制單元，控制發射機、接收機與數據通信各部分協調工作，保證雷達系統各部分的同步運行。本發明解決技術問題所採取的技術方案如下基於FPGA的探地雷達下位機控制系統，包括數據通信單元、FPGA主控制單元、發射機脈衝控制單元、數據採樣控制單元和採樣數據接收單元，數據通信單元通過串行485總線與探地雷達的上位機進行串行通信，並通過並行方式與FPGA主控制單元的IO埠相連；FPGA主控制單元通過IO埠分別與發射機脈衝控制單元、數據採樣控制單元、採樣數據接收單元進行電氣連接，FPGA主控制單元通過協調各單元的工作狀態，完成雷達信號的發射與數據採集工作；發射機脈衝控制單元與探地雷達的發射機相連，其負責將發射脈衝的控制信號緩衝並傳遞給發射機，控制發射機電路產生大功率窄脈衝；數據採樣控制單元與探地雷達的採樣電路相連，其負責產生不同延時的採樣控制信號，控制採樣電路產生採樣脈衝；採樣數據接收單元與探地雷達的接收機的前置放大電路相連，其負責將模擬信號轉換為數位訊號並傳遞給FPGA主控制單元。本發明的有益效果是該系統以FPGA為主控制單元，並行計算能力強，能夠實現雷達工作時序的精確控制；系統結構簡單，易於實現，成本低。該系統可用於探測地下介質的介電特性、土壤含水率等，可廣泛服務於農業、地理與地質勘查等領域。


圖I是本發明基於FPGA的探地雷達控制系統的整體結構框圖；圖中1、上位機，2、數據通信單元，3、FPGA主控制單元，4、發射機脈衝控制單元，
5、數據採集控制單元，6、採樣數據接收單元，7、慢斜波產生電路，8、採樣信號產生電路，9、快斜波產生電路，10、發射機，11、採樣電路，12、前置放大電路；圖2是本發明中的FPGA I/O管腳配置電路原理圖，圖中Ul為FPGA晶片；圖3是本發明中的FPGA工作模式配置電路原理圖，圖中Ul為FPGA晶片，U2為FPGA配置用PROM，Yl為FPGA外部晶振，JPl為JTAG總線配置文件下載接口 ；圖4是本發明中的數據通信單元電路原理圖，圖中U3為MCU微處理器，U4、U5為485串行接口晶片，Pl為MCU程序下載接口，JP2為485總線接口 ；圖5是本發明中的慢斜波產生電路原理圖，圖中U7為D/A轉換器，D2為外部輸入參考電壓，Ull為運算放大器；圖6是本發明中的快斜波產生電路原理圖，圖中UlO為運算放大器；圖7是本發明中的採樣信號產生電路原理圖，圖中U8為比較器；圖8是本發明中的發射機脈衝控制單元電路原理圖，圖中U9為CMOS反相器；圖9是本發明中的採樣數據接收單元電路原理圖，圖中U6為A/D轉換器；圖10是本發明基於FPGA的探地雷達控制系統的工作流程圖。
具體實施例方式下面結合附圖和實施例對本發明做進一步詳細說明。如圖I所示，本發明基於FPGA的探地雷達下位機控制系統包括數據通信單元2、FPGA主控制單元3、發射機脈衝控制單元4、數據採樣控制單元5和採樣數據接收單元6。上位機I通過串行485總線與數據通信單元2進行串行通信，數據通信單元2則通過並行方式與FPGA主控制單元3的IO埠相連接，FPGA主控制單元3通過片上IO埠分別與發射機脈衝控制單元4、數據採樣控制單元5、採樣數據接收單元6進行電氣連接，FPGA主控制單元3通過協調各單元的工作狀態，完成雷達信號的發射與數據採集工作。發射機脈衝控制單元4與發射機10相連，負責將發射脈衝的控制信號緩衝並傳遞給發射機10，控制發射機電路產生大功率窄脈衝；數據採樣控制單元5由慢斜波產生電路7、快斜波產生電路9和採樣信號產生電路8組成，並與採樣電路11相連接，負責產生不同延時的採樣控制信號，控制採樣電路11產生採樣脈衝；採樣數據接收單元6與接收機的前置放大電路12相連接，負責將模擬信號轉換為數位訊號並傳遞給FPGA主控制單元3。實施例I :FPGA主控制單元3如圖2、圖3所示，其中的Ul為FPGA核心晶片，採用Xilinx公司的XC3S250E，核心工作頻率由外部晶振Yl設定，Yl頻率為50MHz ；FPGA採用上電自動配置的工作模式，圖3中的U2為存儲FPGA配置文件的PR0M，採用Xilinx公司FPGA使用的標準配置晶片XCF02SV020C，PROM通過JTAG總線JPl與PC機相連接，通過PC機將配置文件下載到PROM中進行存儲。當系統初始上電時，FPGA自動從PROM中讀取配置文件，並對自 身內部硬體進行配置，配置完成後FPGA自動進入正常工作模式，雷達系統開始工作。數據通信單元2如圖4所示，圖中U3為獨立工作的MCU處理器，採用ATmega8L_8PC單片機，核心工作頻率由晶振Y2設置，Y2頻率為8MHz，Pl為MCU程序下載埠 ；U4與U5構成485總線接口，單片機U3通過U4、U5以串行方式與上位機(PC機)I進行通信。單片機U3與FPGA之間採用並行方式連接，單片機U3的IO埠 PB1 PB5、PD2 PD5、PC(TPC5分別與FPGA的IO埠 P53 P78相連接，其中單片機U3的IO埠 PBl (連接FPGA的P53)用來為FPGA全局復位，PB2 (連接FPGA的P54)作為數據傳輸請求埠，PB3 (連接FPGA的P57)作為FPGA的數據鎖存埠用來通知單片機數據總線上的數據有效，PB4 PC5 (連接FPGA的P58>78)12個IO埠構成12位數據總線，用來傳遞12位雷達採樣數據。當上位機I需要進行數據傳輸時，通過串行485總線發送數據傳輸請求命令，單片機U3接收命令後使能埠 PB2，FPGA完成當前一次完整數據採樣後，通過P54引腳檢測到數據傳輸請求，進入數據傳輸工作模式，並行地將數據順序加載到12位數據總線上，並在加載數據的同時使能P57引腳。單片機接收FPGA的數據後，通過485總線將數據順序發送給上位機I。數據採樣控制單元5由慢斜波產生電路7、快斜波產生電路9和採樣信號產生電路8組成。其中，慢斜波產生電路7如圖5所示，U7為D/A轉換器MAX532，數字控制輸入端分別與FPGA的P3 P5、P9引腳相連接，在FPGA的控制下輸出不同的比較電平，模擬慢斜波信號由MAX532的VOUTA (引腳3)輸出，D/A輸出的慢斜波信號接入Ull (LM124)，U11為運算放大器，接成電壓跟隨器形式，用來對D/A進行隔離及阻抗變換，Ull的輸出接入採樣信號產生電路中的比較器中，如圖7所示；快斜波產生電路9如圖6所示，UlO (0P07)為低頻運算放大器，接成跟隨器的形式，作用是隔離Q2和Q3的靜態工作電流，Q2為PNP型開關電晶體2N4036，作用是為開關電路提供電流，Q3為NPN型開關電晶體3DK4，用來控制積分電容C26的充放電過程，快斜波控制信號由FPGA的P2引腳輸出，通過隔直電容C13與限流電阻R20接入Q3基極，高電平時Q3導通，C26放電，低電平時Q3截止，C26充電，形成快斜波信號。快斜波信號經隔直電容C28，與採樣信號產生電路8中的比較器U8相連接，如圖7所示；採樣信號產生電路8如圖7所示，U8為比較器LM319，慢、快斜波電壓分別從引腳4、5接入比較器U8，當快斜波電壓超過慢斜波電壓時，輸出低電平，開關電晶體Q1、Q4(3DK4)分別負責將比較器U8產生的控制信號翻轉及為信號輸出提供電流驅動，採樣控制信號從Q4的發射極經隔直電容C24輸出。
發射機脈衝控制單元4如圖8所示，脈衝控制信號由FPGA的P23引腳輸出，接入COMS反相器U9 (74HC04)的引腳1，並經過反相後，從引腳2輸出。由於發射機10的輸入端為感性負載，直流輸入阻抗低，因此，FPGA輸出的脈衝控制信號經反相器U9與發射機10相連接，反相器U9的作用是對FPGA的IO埠與發射機10輸入端進行隔離，防止發射機10輸入端的大電流燒壞FPGA的IO埠。採樣數據接收單元6如圖9所示，雷達信號的採樣數據經接收機的前置放大電路
12放大後，接入A/D轉換器U6，U6在FPGA的時序控制下將採樣模擬信號轉換為數位訊號，並通過串行方式被FPGA接收。具體是12位A/D轉換器U6 (AD7866)數字控制端引腳11、15、18 20分別與FPGA的P91、P90、P86 P84相連接，採樣模擬信號接入A/D轉換器的VAl輸入端(引腳7), A/D轉換器的工作模式選為輸入電壓範圍0 5V,使用A/D內部參考電壓。FPGA通過串行方式從A/D轉換器的引腳DoutA將A/D轉換後的數據讀入FPGA並進行存儲。FPGA控制系統的工作流程如圖10所示，上電後FPGA對系統進行初始化，內部寄存器復位清零，之後即進入正常工作模式，FPGA有兩種工作模式，分別為雷達探測工作模式 (步驟二)與數據傳輸工作模式(步驟三)，雷達開機後工作流程一直循環進行，並根據上位機指令在兩種工作狀態之間進行切換，具體工作流程如下步驟一、FPGA首先檢測是否有上位機I發送的採樣數據請求如果上位機I沒有發送數據請求，則進入雷達探測工作模式(實際上，由於雷達開機後需要預熱及穩定工作狀態，上位機I此時不會發送數據請求，所以雷達開機後即進入雷達探測工作模式)，即進入步驟二 ；如果上位機I有發送的數據請求，則進入數據傳輸工作模式，並將上一次雷達的採樣結果發送給上位機1，即進入步驟三； 步驟二、主控制系統在雷達探測工作模式下，第一步，首先更新D/A轉換器U7的輸出，產生慢斜波；第二步，發送快斜波觸發信號，產生快斜波，快慢斜波通過比較器U8即產生不同延時的採樣控制信號；第三步，雷達發送發射機脈衝控制信號，觸發發射機10發射窄脈衝；第四步，控制A/D轉換器U6對採樣數據進行模數轉換；第五步，將當前採集的雷達回波數據存儲到內部存儲器中；第六步，檢測是否按照系統設定將所有不同時間延時上的採樣點都採集完畢，如果沒有採集完則重複執行第一到第五步，如果採集完畢，則跳出探測工作模式，返回到步驟一，重新檢測是否有上位機I發送的數據請求；步驟三、主控制系統在數據傳輸工作模式下，第一步，根據當前的地址順序從存儲器讀出採樣數據，並通過串行方式發送給上位機I ;第二步，檢測是否本次採樣的所有數據已經全部發送完畢，如果沒有發送完，則重複執行第一步，直至所有採樣點的數據全部發送完畢後，FPGA跳出數據傳輸模式，返回到步驟一，重新檢測上位機I是否有數據請求(實際上，由於上位機I不可能連續發送數據傳輸請求，因此雷達完成一次數據傳輸後，至少會進入雷達探測工作模式一次)。
權利要求
1.基於FPGA的探地雷達下位機控制系統，其特徵在於，該系統包括數據通信單元(2)、FPGA主控制單元(3)、發射機脈衝控制單元(4)、數據採樣控制單元(5)和採樣數據接收單元(6)，數據通信單元(2)通過串行485總線與探地雷達的上位機(I)進行串行通信，並通過並行方式與FPGA主控制單元(3)的IO埠相連；FPGA主控制單元(3)通過IO埠分別與發射機脈衝控制單元(4)、數據採樣控制單元(5)、採樣數據接收單元(6)進行電氣連接，FPGA主控制單元(3)通過協調各單元的工作狀態，完成雷達信號的發射與數據採集工作；發射機脈衝控制單元(4)與探地雷達的發射機(10)相連，其負責將發射脈衝的控制信號緩衝並傳遞給發射機(10)，控制發射機電路產生大功率窄脈衝；數據採樣控制單元(5)與探地雷達的採樣電路(11)相連，其負責產生不同延時的採樣控制信號，控制採樣電路(11)產生採樣脈衝；採樣數據接收單元(6)與探地雷達的接收機的前置放大電路(12)相連，其負責將模擬信號轉換為數位訊號並傳遞給FPGA主控制單元(3)。
2.如權利要求I所述的基於FPGA的探地雷達下位機控制系統，其特徵在於，所述數據採樣控制單元(5)由慢斜波產生電路(7)、快斜波產生電路(9)和採樣信號產生電路(8)組 成，慢斜波產生電路(7 )、快斜波產生電路(9 )均與採樣信號產生電路(8 )相連，慢斜波產生電路(7)產生慢斜波，快斜波產生電路(9)產生快斜波；採樣信號產生電路(8)與採樣電路(11)相連，其通過慢斜波、快斜波的比較輸出不同延時的採樣控制信號，驅動採樣電路(11)產生採樣脈衝。
全文摘要
本發明基於FPGA的探地雷達下位機控制系統涉及探地雷達控制領域，該系統以FPGA作為主控制單元，配合發射機脈衝控制單元、數據採樣控制單元、採樣數據接收單元和數據通信單元，實現對超窄脈衝探地雷達脈衝發射、數據接收與傳輸等各部分功能的控制。FPGA首先通過發射機脈衝控制單元觸發發射機發射窄脈衝；然後通過數據採樣控制單元發送採樣控制信號，並通過採樣數據接收單元接收信號並存儲；最後，在探地雷達完成一次完整的探測後，通過數據通信單元將採樣數據發送給上位機，進行後續數據處理。基於本發明的探地雷達系統可用於探測地下介質的介電特性、土壤含水率等，可廣泛服務於農業、地理與地質勘查等領域。
文檔編號G05B19/042GK102799131SQ20121028093
公開日2012年11月28日 申請日期2012年8月8日 優先權日2012年8月8日
發明者吳斌, 趙凱, 孫健, 姜濤 申請人:中國科學院東北地理與農業生態研究所