一種低溫漂cmos振蕩器電路的製作方法
2023-06-08 06:57:46
一種低溫漂cmos振蕩器電路的製作方法
【專利摘要】本發明公開了一種低溫漂CMOS振蕩器電路，包括脈衝發生電路和F-V頻率電壓轉化電路；通過脈衝發生電路和F-V頻率電壓轉化電路取樣輸出頻率，反饋控制比較器的閾值電壓，進而自動監控比較器延遲時間隨溫度變化，降低CMOS振蕩器的溫漂。本發明通過脈衝發生電路和F-V電路實現了片上CMOS振蕩器的低溫漂，電路結構簡單，溫漂低，工藝可移植性強。
【專利說明】-種低溫漂CMOS振蕩器電路
【技術領域】
[0001] 本發明涉及一種模擬集成電路技術，尤其是一種減小CMOS振蕩器的振蕩頻率隨 溫度變化的技術。
【背景技術】
[0002] 近年來，對於作為電子產品複雜功能來源的電子組件微型化要求已擴展至振蕩 器，激發了對超小型振蕩器的研究。石英晶振輸出的時鐘頻率擁有良好的溫度和電壓穩定 性，但其成本高，體積大，不利於系統集成。基於標準的數字CMOS工藝實現片上時鐘振蕩 器，可W縮小系統體積、降低功耗、提高抗幹擾能力、增加可靠性和使用的靈活性等優點，具 有及其重要的實際意義。
[0003] 目前，採用CMOS工藝實現振蕩器的難點是振蕩頻率易隨溫度、電源和工藝變化。 虞曉凡，林分平《一種帶溫度和工藝補償的片上時鐘振蕩器》，採用開關電容陣列補償工藝 偏差對振蕩頻率的影響，但增加了電路的面積及控制端。該電路同時採用片上LD0穩壓源 給整個振蕩器供電，增加了系統的功耗和設計複雜度；中國專利"一種具有溫度和工藝自補 償特性的CMOS鬆弛振蕩（CN103701411A)提出了一種不隨工藝變化的低溫漂基準電流和基 準電壓的方法對振蕩頻率進行補償，但此方法忽略了比較器延遲時間隨溫度變化的非線性 對振蕩頻率的影響。
[0004] 由於比較器的有限帶寬，對於產生較高頻率的振蕩器，其內部比較器延遲時間相 對振蕩周期便不可忽略，因此，延遲時間隨溫度的變化是振蕩器溫漂的一個重要來源。
【發明內容】
[0005] 本發明所要解決的技術問題是提供一種低溫漂CMOS振蕩器電路，通過脈衝發生 電路和F-V (頻率一電壓）轉化電路取樣輸出頻率反饋控制比較器的闊值電壓，進而自動監 控比較器延遲時間隨溫度變化，降低CMOS振蕩器的溫漂。
[0006] 為解決上述技術問題，本發明提供一種低溫漂CMOS振蕩器電路，其特徵是，包括 脈衝發生電路和F-V頻率電壓轉化電路；
[0007] 脈衝發生電路包括第二電容、第四電阻、NM0S管、PM0S管、第二比較器、第一反相 器、第二反相器、第一或非口、第二或非口；第二比較器的正向輸入端B與比較器參考電壓 取樣電路連接，同時經第四電阻與NM0S管的漏極連接，同時還與PM0S管的漏極連接；NM0S 管的源極接地，柵極接至第二反相器的輸出端P ;PM0S管的源極連接至電源VDD，柵極連接 至第二反相器的輸出端P，源極與漏極之間由第二電容連接；第二比較器的輸出端分別與 第一反相器的輸入端、第一或非口的第一輸入端連接，第一反相器的輸出端連接至第二或 非口的第二輸入端，第二或非口的輸出端連接至第一或非口的第二輸入端，第一或非口的 輸出端連接至第二或非口的第一輸入端；第一或非口的輸出端同時連接至第二反相器的輸 入端；第二比較器的反向輸入端與比較器參考電壓取樣電路連接。
[0008] F-V頻率電壓轉化電路包括第一運算放大器；電源VDD經分壓後連接至第一運算 放大器的正向輸入端，第一運算放大器的輸出端c連接至第二運算放大器的反向輸入端； 第一運算放大器的反向輸入端連接至脈衝發生電路中的第二比較器的正向輸入端B，第一 運算放大器的輸出端C連接至脈衝發生電路中的第二比較器的反向輸入端。
[0009] 所述脈衝發生電路的輸出端連接至D觸發器。
[0010] 脈衝發生電路中的第二反相器的輸出端P連接至D觸發器的時鐘觸發端；D觸發 器輸出端Q輸出振蕩時鐘CLK。
[0011] 第一運算放大器的反向輸入端經第H電阻連接至脈衝發生電路中的第二比較器 的正向輸入端B。
[0012] 第一運算放大器的輸出端C經第一電容連接至該第一運算放大器的反向輸入端。
[0013] 比較器參考電壓取樣電路包括第一電阻、第二電阻，電源VDD經串聯的第一電阻、 第二電阻分壓，第一電阻、第二電阻的共連點R連接至第一運算放大器的正向輸入端。
[0014] 本發明所達到的有益效果：
[0015] 本發明通過脈衝發生電路和F-V頻率電壓轉化電路實現了片上CMOS振蕩器的低 溫漂，電路結構簡單，溫漂低，工藝可移植性強。
【專利附圖】
【附圖說明】
[0016] 圖1是本發明實施例1電路圖；
[0017] 圖2是本發明實施例1的CMOS振蕩器電路；
[001引圖3 (a)是圖1中B點、P點和化K的波形（溫度變化導致比較器延遲時間的增 加）；
[001引圖3(b)是圖1中B點、P點和化K的波形（溫度變化導致比較器延遲時間的減 小）。
【具體實施方式】
[0020] 下面結合附圖對本發明作進一步描述。W下實施例僅用於更加清楚地說明本發明 的技術方案，而不能W此來限制本發明的保護範圍。
[00川 實施例1
[0022] 1.電路結構
[0023] 本發明實施例1如圖1和圖2所示，本實施例中的振蕩器電路由脈衝發生電路、 F-V頻率電壓轉換電路和分頻器組成。分頻器實現了佔空比為50%的CLK，P點電壓VP也 算是振蕩輸出，但佔空比不是50%。
[0024] 脈衝發生電路由電容C2、電阻R4、NM0S管MUPM0S管M2、比較器A2、反相器INV1、 INV2、或非口 N0R1、N0R2組成。比較器A2的正向輸入端B與比較器參考電壓取樣電路連接， 同時經電阻R4與NM0S管Ml的漏極連接，同時還與PM0S管M2的漏極連接；NM0S管Ml的 源極接地，柵極接至反相器INV2的輸出端P。PM0S管M2的源極連接至電源VDD，柵極連接 至反相器INV2的輸出端P，源極與漏極之間由電容C2連接。比較器A2的輸出端分別與反 相器INV1的輸入端、或非口 N0R1的第一輸入端連接，反相器INV1的輸出端連接至或非口 N0R2的第二輸入端，或非口 N0R2的輸出端連接至或非口 N0R1的第二輸入端，或非口 N0R1 的輸出端連接至或非口 N0R2的第一輸入端。或非口 N0R1的輸出端同時連接至反相器INV2 的輸入端，反相器INV2的輸出端P與分頻器連接。比較器A2的反向輸入端與運算放大器 A1的輸出端C連接。
[00巧]F-V頻率電壓轉化電路由電阻31、1?2、1?3、電容(：1和運算放大器41組成。電阻尺1、 R2串聯後一端接地，另一端接電源VDD，電阻R1、R2的共連點R連接至運算放大器A1的正 向輸入端，運算放大器A1的輸出端C經電容C1連接至運算放大器A1的反向輸入端，同時， 運算放大器A1的反向輸入端經電阻R3連接至脈衝發生電路中的比較器A2的正向輸入端 B，運算放大器A1的輸出端C連接至脈衝發生電路中的比較器A2的反向輸入端。
[0026] 分頻器為一個沿觸發的D觸發器。脈衝發生電路中的反相器INV2的輸出端P連 接至D觸發器的時鐘觸發端。D觸發器輸出端Q輸出振蕩時鐘佔空比為50%的CLK。
[0027] 2.工作過程：
[002引 （1)電源上電，P點電壓VP為低電平，電容C2下極板B點的初始電壓VB為V孤。 C點電壓VC為比較器A2的參考電平。
[002引 似當電壓VB〉VC，比較器A2發生翻轉，其輸出為高，NM0S管Ml的柵極電壓VP為 高，則NM0S管Ml導通，PM0S管M2截止。B點電壓隨時間的關係VBU):
[0030] VB(t) = V孤 Xe-t/T (1)
[0031] 其中，時間常數X = R4XC2, VDD為電源VDD的電壓，C2為電容C2的電容值，R4 為電阻R4的阻值。
[003引 （3)當電壓VB<VC，比較器A2發生翻轉，其輸出逐漸降低。由反相器INV1、INV2、 或非口 N0R1和N0R2構成的觸發器，形成正反饋，加速比較器A2翻轉，使P點電壓能夠迅 速為0,則NM0S管Ml截止，PM0S管M2導通，電源V孤通過電容C2對NM0S管Ml衝電，電壓 VB增加為VDD。
[003引 （4)當再次電壓VB〉VC，如似所述，此過程周而復始。
[0034] 3.工作原理：
[00巧]設R點電壓為VR， VR R1 〇
[0036] VDD ~ R\+Rl ~
[0037] 式中的RUR12分別為電阻Ri、Ki2的阻值，由（2)知，目為比例常數，不隨溫度和 電源電壓VDD變化。
[003引 設振蕩周期為T，選擇R3XC1 >> R4XC2。
[0039] 由圖3,選豐
【權利要求】
1. 一種低溫漂CMOS振蕩器電路，其特徵是，包括脈衝發生電路和F-V頻率電壓轉化電 路； 脈衝發生電路包括第二電容、第四電阻、NM0S管、PM0S管、第二比較器、第一反相器、第 二反相器、第一或非門、第二或非門；第二比較器的正向輸入端B與比較器參考電壓取樣電 路連接，同時經第四電阻與NM0S管的漏極連接，同時還與PM0S管的漏極連接；NM0S管的源 極接地，柵極接至第二反相器的輸出端P ;PM0S管的源極連接至電源VDD，柵極連接至第二 反相器的輸出端P，源極與漏極之間由第二電容連接；第二比較器的輸出端分別與第一反 相器的輸入端、第一或非門的第一輸入端連接，第一反相器的輸出端連接至第二或非門的 第二輸入端，第二或非門的輸出端連接至第一或非門的第二輸入端，第一或非門的輸出端 連接至第二或非門的第一輸入端；第一或非門的輸出端同時連接至第二反相器的輸入端； 第二比較器的反向輸入端與比較器參考電壓取樣電路連接； F-V頻率電壓轉化電路包括第一運算放大器；電源VDD經分壓後連接至第一運算放大 器的正向輸入端，第一運算放大器的輸出端C連接至第二運算放大器的反向輸入端；第一 運算放大器的反向輸入端連接至脈衝發生電路中的第二比較器的正向輸入端B，第一運算 放大器的輸出端C連接至脈衝發生電路中的第二比較器的反向輸入端。
2. 根據權利要求1所述一種低溫漂CMOS振蕩器電路，其特徵是，所述脈衝發生電路的 輸出端連接至D觸發器。
3. 根據權利要求2所述一種低溫漂CMOS振蕩器電路，其特徵是，脈衝發生電路中的第 二反相器的輸出端P連接至D觸發器的時鐘觸發端；D觸發器輸出端Q輸出振蕩時鐘CLK。
4. 根據權利要求1所述一種低溫漂CMOS振蕩器電路，其特徵是，第一運算放大器的反 向輸入端經第三電阻連接至脈衝發生電路中的第二比較器的正向輸入端B。
5. 根據權利要求1所述一種低溫漂CMOS振蕩器電路，其特徵是，第一運算放大器的輸 出端C經第一電容連接至該第一運算放大器的反向輸入端。
6. 根據權利要求1所述一種低溫漂CMOS振蕩器電路，其特徵是，F-V頻率電壓轉化電 路包括第一電阻、第二電阻，電源VDD經串聯的第一電阻、第二電阻分壓，第一電阻、第二電 阻的共連點R連接至第一運算放大器的正向輸入端。
【文檔編號】H03B5/04GK104485891SQ201410660154
【公開日】2015年4月1日 申請日期:2014年11月18日 優先權日:2014年11月18日
【發明者】白濤 申請人:中國兵器工業集團第二一四研究所蘇州研發中心