具有邊界溝槽結構的功率元件的製作方法
2023-07-04 01:18:21
專利名稱：具有邊界溝槽結構的功率元件的製作方法
技術領域：
本發明涉及一種功率元件，特別是涉及一種具有邊界溝槽結構的功率元件。
背景技術：
參閱圖1，目前的功率元件包括一塊以半導體為主要材料的基板11、多個電晶體
12,及一個導電結構13。該基板11包括一層成第一導電性的第一層體111，及一層形成於該第一層體111上的第二層體112，該第二層體112的主要載流子濃度小於該第一層體111的主要載流子濃度，且該第一層體111藉由主要載流子濃度高而成導體。
所述電晶體12的主要結構自該第二層體112向該第一層體111方向地形成，每一電晶體12包含一個形成於該第二層體112中成相反於第一導電性的第二導電性的井區123、一個成第一導電性並形成於該井區123上的源極區121，及一個形成於該第二層體112上的柵極結構122，該柵極結構122包括一層形成於該第二層體112上的介電層124，及一層形成於該介電層124上並與該第二層體112及源極區121間隔的導電層125。該導電結構13主要以金屬構成而具備導電的特性，並包括多數分別對應地覆蓋所述電晶體12的源極區121的導電結構區域131，在業界通常稱作接觸插塞(contact)，通常，由於所述電晶體12的主要結構彼此間隔排列，且該基板11的第一層體111實質是完整而不被切割的半導體材料例如晶圓或形成於該晶圓上，所以該導電結構13的多數導電結構區域131實質上是彼此連結而使該導電結構13成完整區塊的形態。以電晶體的電性作分類，每一電晶體12以該基板11的第一層體111作為漏極(drain),該井區123作為井(well),該源極區121作為源極(source),該柵極結構122作為柵極(gate)。此外，所述電晶體12通過該基板11的第一層體111與所述導電結構區域131而將所述電晶體12彼此並聯。以n型電晶體(n-MOSFET)為例，當自該基板11的第一層體111與該柵極結構122的導電層125分別給予預定電壓，並將該導電結構13接地(即該源極區121為0伏特)時，來自第一層體111的電壓供電荷自該基板11的第一層體111，經該井區123藉由來自柵極結構122的電壓形成的信道(channel)至該源極區121形成預定電流。該功率元件的所有電晶體12並聯而將所述電晶體12的電流匯集並相加。目前的功率元件的主要缺點為若自該漏極結構給予的預定電壓過大時，所述電晶體12的柵極結構122的介電層124將承受不住高電壓而崩潰(break down)，且由於所述電晶體12為並聯，其中一電晶體12崩潰即使所有電晶體12不再能正常運作，造成該功率元件永久失效。由此可見，上述現有的功率元件在結構與使用上，顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決上述存在的問題，相關廠商莫不費盡心思來謀求解決之道，但長久以來一直未見適用的設計被發展完成，而一般產品又沒有適切結構能夠解決上述問題，此顯然是相關業者急欲解決的問題。因此如何能創設一種新型結構的具有邊界溝槽結構的功率元件，實屬當前重要研發課題之一，亦成為當前業界極需改進的目標。
發明內容
本發明的目的在於，克服現有的功率元件存在的缺陷，而提供一種新型結構的具有邊界溝槽結構的功率元件，所要解決的技術問題是在提供一種供所含有的電晶體保持正常動作的具有邊界溝槽結構的功率元件，非常適於實用。本發明的目的及解決其技術問題是採用以下技術方案來實現的。依據本發明提出的其包含一塊基板及多個電晶體；其中該基板包括一層成第一導電性的第一層體，及一層形成於該第一層體上且主要載流子濃度小於該第一層體的主要載流子濃度的第二層體；每一電晶體的主要結構自該第二層體向該第一層體方向形成，且包括一個遠離該第一層體的源極區；所述具有邊界溝槽結構的功率元件還包含一個邊界溝槽結構、一個環衛結構，及一個導電結構；該邊界溝槽結構包括一個自該第二層體表面向該第一層體方向形成且圍覆所述電晶體的溝槽，及一個形成在該溝槽表面的絕緣壁體；該環衛結構成相反於該第一導電性的第二導電性，且鄰接該溝槽邊界結構相反於所述電晶體的側面地形成於該第二層 體；該導電結構蓋覆每一電晶體的源極區、該邊界溝槽結構，和該環衛結構。本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。前述的具有邊界溝槽結構的功率元件,其中所述的該絕緣壁體形成於該溝槽表面並界定一個渠道，該導電結構填覆於該渠道。前述的具有邊界溝槽結構的功率元件,其中所述的該絕緣壁體具有一個形成於該溝槽底面的第一部，及一個形成於該溝槽側周面的第二部，該第一部的厚度不小於該第二部的厚度。前述的具有邊界溝槽結構的功率元件,其中所述的該絕緣壁體選自氧化娃、低介電值材料、絕緣材料，及前述的一組合為材料所構成。前述的具有邊界溝槽結構的功率元件,其中所述的每一電晶體還包括一個位於該第二層體上的柵極結構，該柵極結構具有一層依序形成該第二層體上的介電層，及一層導電層，該絕緣壁體的第二部的厚度大於該介電層的厚度。前述的具有邊界溝槽結構的功率元件，其中所述的該環衛結構包括一個第一區，及一個形成於該第一區中且主要載流子濃度大於該第一區的主要載流子濃度的第二區。前述的具有邊界溝槽結構的功率元件，其中所述的該溝槽與該環衛結構的交界面到該環衛結構遠離該溝槽的側面的距離不小於I U m。前述的具有邊界溝槽結構的功率元件，其中所述的該環衛結構遠離該溝槽的側面與該第二層體的邊緣的間距不小於2 u m。前述的具有邊界溝槽結構的功率元件，其中所述的該溝槽結構的溝槽貫穿該第二層體至該第一層體中。藉由上述技術方案，本發明具有邊界溝槽結構的功率元件至少具有下列優點及有益效果利用成第二導電性的環衛結構配合成第一導電性的基板的第一層體構成的二極體，以作為外界給予功率元件過大的電壓值的崩潰區域，而將電荷分流至該導電結構並接地而釋出，並同時利用該邊界溝槽結構的絕緣壁體隔絕該環衛結構與所述電晶體，進而使具有邊界溝槽結構的功率元件中的電晶體在功率元件接受較預定電壓更大的電壓值時不受毀損，及維持其完整性及正常動作。綜上所述，本發明具有邊界溝槽結構的功率元件，其包含基板、多個電晶體、邊界溝槽結構、環衛結構，及導電結構，基板成第一導電性，電晶體的主要結構自第二層體向第一層體方向形成，邊界溝槽結構包括形成於基板且圍覆電晶體的溝槽，及在溝槽表面的絕緣壁體，環衛結構成第二導電性，且鄰接溝槽邊界結構相反於電晶體的側面，導電結構蓋覆電晶體、邊界溝槽結構，及環衛結構，本發明的環衛結構配合基板構成二極體，在外界予大電壓時為崩潰的區域，以導引電荷自導電結構接地釋出，再用絕緣壁體隔絕環衛結構與電晶體，而維持電晶體在正常動作狀態。本發明在技術上有顯著的進步，並具有明顯的積極效果，誠為一新穎、進步、實用的新設計。上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的技術手段，而可依照說明書的內容予以實施，並且為了讓本發明的上述和其它目的、特徵和優點能夠更明顯易懂，以下特舉較佳實施例，並配合附圖，詳細說明如下。
圖I是一剖視示意圖,說明以往的一個功率元件；圖2是一剖視示意圖，說明本發明具有邊界溝槽結構的功率元件的一較佳實施例；圖3 —剖視示意圖，說明本發明具有邊界溝槽結構的功率元件的一溝槽結構的溝槽貫穿該基板的第二層體至該基板的第一層體中。
具體實施例方式為更進一步闡述本發明為達成預定發明目的所採取的技術手段及功效，以下結合附圖及較佳實施例，對依據本發明提出的具有邊界溝槽結構的功率元件其具體實施方式
、結構、特徵及其功效，詳細說明如後。參閱圖2，本發明具有邊界溝槽結構的功率元件的較佳實施例包含一塊基板21、多個電晶體22、一個邊界溝槽結構23、一個環衛結構24，及一個導電結構25。該基板21包括一層成第一導電性的第一層體211，及一層形成於該第一層體211上且亦成第一導電性的第二層體212。該第一層體211的主要載流子濃度遠大於該第二層體212的主要載流子濃度；由於該第一層體211的主要載流子濃度大，而可視為除具備半導體的特性外，也成導體。所述電晶體22的主要結構分別自該基板21的第二層體212向該第一層體211方向形成，每一電晶體22包括一個成相反於第一導電性的第二導電性且形成於該第二層體212中的井區225，及一個成第一導電性且形成於該第二層體212中並與該井區225實體接觸的源極區221，該源極區221較該井區225遠離該第一層體211。更詳細的說，每一完整的電晶體22包括一個形成於該基板21的第二層體212上的柵極結構222、該井區225，及該源極區221，再配合該基板21的第一層體211及第二層體212而可動作。該柵極結構222具有一層形成於該第二層體212上並以絕緣材料製得的介電層223，及一層形成於該介電層223上並藉由該介電層223而與該第二層體212、該井區225，及該源極區221隔離而電不連接的導電層224，該介電層223以例如氧化矽、氮化矽的絕緣材料構成，該導電層224、以例如多晶矽、金屬的導電材料構成。 在該較佳實施例中，第一導電性是含有5價原子的n型半導體，第二導電性是含有3價原子的p型半導體；當然，若第一導電性是P型半導體，第二導電性則為n型半導體。該邊界溝槽結構23包括一個溝槽231，及一個絕緣壁體232。該溝槽231自該第二層體212表面向該第一層體211方向並貫穿該第二層體212地形成，且圍覆所述電晶體22的主要結構。該溝槽231的深度不小於該第二層體212的厚度。該絕緣壁體232選自氧化娃、低介電值材料、絕緣材料，及前述的 一組合為材料所構成，且形成在該溝槽231的表面；該絕緣壁體232具有一個附著且覆蓋於該溝槽231底面的第一部234，及一個自該第一部234往遠離該第一層體211方向延伸並附著且覆蓋於該溝槽231側周面的第二部235，該第一部234的厚度不小於該第二部235的厚度，該第二部235的厚度大於每一電晶體22的柵極結構222的介電層223的厚度，且該第二部235與該第一部234相配合而界定一個渠道233。該環衛結構24成第二導電性，且鄰接該邊界溝槽結構23相反於所述電晶體22的側面，並形成於該第二層體212中，即，該邊界溝槽結構23將所述電晶體22環圍於其界定的環形中，該環衛結構24再環圍該邊界溝槽結構23。該環衛結構24包括一個成第二導電性的第一區241，及一個亦成第二導電性且形成於該第一區241中的第二區242。該第二區242的主要載流子濃度大於該第一區241的主要載流子濃度，而供例如利用離子注入成為第二區242前先形成主要載流子濃度較低的第一區241，以更有效控制該第一區241的實質範圍，及避免高濃度的成第二導電性的載流子停留於非環衛結構24的預定區域。較佳地，該環衛結構24與該溝槽231的交界面到該環衛結構24遠離該溝槽231的側面的距離不小於I U m。更佳地，該環衛結構24遠離該溝槽231的側面與該第二層體212的邊緣的間距不小於2 u m0該導電結構25以可導電的材料例如鎢、銅、鋁等金屬為主所構成，並包括分別對應地覆蓋所述電晶體22的源極區221不被該第二層體212及該井區225遮蔽而裸露的區域的導電結構區域251，在業界通常稱作接觸插塞(contact)，通常，由於所述電晶體22的主要結構彼此間隔排列，且該基板21的第一層體211實質是完整而不被切割的半導體材料例如晶圓或形成於該晶圓上，所以該導電結構25的多數導電結構區域251實質上是彼此連結成完整區塊的形態。該導電結構25填入於該邊界溝槽結構23的絕緣壁體232所形成的渠道233，再繼續往上延伸蓋覆整體的邊界溝槽結構23與該環衛結構24，而可通過該導電結構25將所述電晶體22的源極區221、該邊界溝槽結構23，及該環衛結構24電連接。該導電結構25的邊緣與該第二層體212的邊緣間的距離不小於2 iim。以電晶體內部電性作分類，該基板21的第一層體211為漏極(drain)，該井區225為井(well),該源極區221為源極(source),該導電結構區域251稱作接觸插塞(contact)。此外，由於該環衛結構24成第二導電性，該基板21成第一導電性，則該環衛結構24與該基板21配合構成二極體；該絕緣壁體232、與該絕緣壁體232接觸的第一層體211，及與該絕緣壁體232接觸的導電結構25共同構成隔絕所述電晶體22與該環衛結構24的結構。
以n型電晶體(n-MOSFET)為例(第一導電性為n型半導體，第二導電性為p型半導體)，當自該基板21的第一層體211與該柵極結構222的導電層224分別給予預定正電壓，並將該導電結構25接地(即該源極區221為0伏特)時，來自第一層體211的電壓供電荷自該基板21的第一層體211，經該井區225利用來自柵極結構222的正電壓形成的信道(channel)，再移動至該源極區221以形成預定電流。該功率元件的所有電晶體22並聯而將所述電晶體22的電流匯集並相加。此時，該環衛結構24與該基板21所構成的二極體是受到逆向偏壓，空乏區大於不供電時的空乏區，使電荷無法導通；除此之外，該邊界溝槽結構23以絕緣壁體232中厚度較大的第一部234與該第一層體211接觸，所以在該第一部234與該第一層體211相配合形成較所述電晶體22的耐電壓程度高的電性結構，該絕緣壁體232的第二部235將所述電晶體22與該環衛結構24隔離；所述電晶體22的柵極結構222藉由該邊界溝槽結構23的第二部235而與該環衛結構24隔離且電不流通。當外界提供作為漏極的第一層體211的正電壓持續增大，直到大於該環衛結構24與該基板21構成的二極體可荷負的電壓值時，該環衛結構24與該基板21所構成的二極體首先崩潰而作為崩潰區，電荷經該環衛結構24分流(bypass)至該導電結構25，最終接地；再通過該邊界溝槽結構23的絕緣壁體232將作為崩潰區的環衛結構24與所述電晶體22隔離，而使該環衛結構24在崩潰狀態時不致破壞受該邊界溝槽結構23圍覆而與該環衛結構24隔離的電晶體22,進而保持所述電晶體22於正常操作狀態。參閱圖3，需說明的是，當該溝槽結構23的溝槽231自該第二層體212表面向該第一層體211方向並貫穿該第二層體212但不貫穿該第一層體211地形成時，同樣可在環衛結構24於崩潰狀態時將所述電晶體22與該環衛結構24隔離由以上說明可知，本發明利用形成於該基板21中的環衛結構24，配合該邊界溝槽結構23的絕緣壁體232，使外界輸入過大的電壓自該基板21與該環衛結構24相配合作為二極體處先行無法承受過大的逆向偏壓而於所述電晶體22還可承受此時電壓值的狀態下崩潰，以導引電荷自該環衛結構24分流並自該導電結構25接地釋出電荷，再利用該絕緣壁體232保護所述電晶體22，維持所述電晶體22完整不受破壞，而可繼續正常運作，並供整體具有邊界溝槽結構的功率元件能在接受大於正常操作的預定電壓後仍維持正常動作。以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限制，雖然本發明已以較佳實施例揭露如上，然而並非用以限定本發明，任何熟悉本專業的技術人員，在不脫離本發明技術方案範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。
權利要求
1.一種具有邊界溝槽結構的功率元件，其包含一塊基板及多個電晶體；其中該基板包括一層成第一導電性的第一層體，及一層形成於該第一層體上且主要載流子濃度小於該第一層體的主要載流子濃度的第二層體；每一電晶體的主要結構自該第二層體向該第一層體方向形成，且包括一個遠離該第一層體的源極區；其特徵在於 所述具有邊界溝槽結構的功率元件還包含一個邊界溝槽結構、一個環衛結構，及一個導電結構；該邊界溝槽結構包括一個自該第二層體表面向該第一層體方向形成且圍覆所述電晶體的溝槽，及一個形成在該溝槽表面的絕緣壁體；該環衛結構成相反於該第一導電性的第二導電性，且鄰接該溝槽邊界結構相反於所述電晶體的側面地形成於該第二層體；該導電結構蓋覆每一電晶體的源極區、該邊界溝槽結構，和該環衛結構。
2.如權利要求I所述的具有邊界溝槽結構的功率元件，其特徵在於該絕緣壁體形成於該溝槽表面並界定一個渠道，該導電結構填覆於該渠道。
3.如權利要求2所述的具有邊界溝槽結構的功率元件，其特徵在於該絕緣壁體具有一 個形成於該溝槽底面的第一部，及一個形成於該溝槽側周面的第二部，該第一部的厚度不小於該第二部的厚度。
4.如權利要求3所述的具有邊界溝槽結構的功率元件,其特徵在於該絕緣壁體選自氧化矽、低介電值材料、絕緣材料，及前述的一組合為材料所構成。
5.如權利要求4所述的具有邊界溝槽結構的功率元件，其特徵在於每一電晶體還包括一個位於該第二層體上的柵極結構，該柵極結構具有一層依序形成該第二層體上的介電層，及一層導電層，該絕緣壁體的第二部的厚度大於該介電層的厚度。
6.如權利要求5所述的具有邊界溝槽結構的功率元件，其特徵在於該環衛結構包括一個第一區，及一個形成於該第一區中且主要載流子濃度大於該第一區的主要載流子濃度的第二區。
7.如權利要求6所述的具有邊界溝槽結構的功率元件，其特徵在於該溝槽與該環衛結構的交界面到該環衛結構遠離該溝槽的側面的距離不小於I U m。
8.如權利要求7所述的具有邊界溝槽結構的功率元件，其特徵在於該環衛結構遠離該溝槽的側面與該第二層體的邊緣的間距不小於2 u m。
9.如權利要求8所述的具有邊界溝槽結構的功率元件，其特徵在於該溝槽結構的溝槽貫穿該第二層體至該第一層體中。
全文摘要
本發明是有關於一種具有邊界溝槽結構的功率元件，其包含基板、多個電晶體、邊界溝槽結構、環衛結構，及導電結構，基板成第一導電性，電晶體的主要結構自第二層體向第一層體方向形成，邊界溝槽結構包括形成於基板且圍覆電晶體的溝槽，及在溝槽表面的絕緣壁體，環衛結構成第二導電性，且鄰接溝槽邊界結構相反於電晶體的側面，導電結構蓋覆電晶體、邊界溝槽結構，及環衛結構，本發明的環衛結構配合基板構成二極體，在外界予大電壓時為崩潰的區域，以導引電荷自導電結構接地釋出，再用絕緣壁體隔絕環衛結構與電晶體，而維持電晶體在正常動作狀態。
文檔編號H01L27/02GK102738142SQ20111022052
公開日2012年10月17日 申請日期2011年8月1日 優先權日2011年3月30日
發明者吳孟韋, 徐守一, 林永發, 石逸群, 陳面國 申請人:茂達電子股份有限公司