半導體集成電路中的寫入信號輸入緩衝器的製作方法

2023-06-14 20:33:51 1

專利名稱：半導體集成電路中的寫入信號輸入緩衝器的製作方法
技術領域：
本發明涉及半導體存儲裝置的一種輸入緩衝器，更具體地說，涉及一種寫入信號輸入緩衝器，該緩衝器用來接收晶片外部供來的寫入啟動信號，並提供寫入驅動信號作為晶片的內部信號。
半導體存儲裝置通常在其各輸入級處都有一個輸入緩衝器，以便通過接收地址、數據、預定的控制信號等將經轉換的內部信號提供給晶片內相應的各電路。詳細地說，晶片內各電路的驅動是採用接收著諸如寫入啟動信號之類的控制信號的寫入啟動信號輸入緩衝器(以下簡稱寫入信號輸入緩衝器)的輸出信號作為主時鐘脈衝進行的。另一方面，從晶片內部的系統或CPU提供寫入啟動信號的同時，進行該寫入信號輸入緩衝器的驅動操作，從而使寫入信號作為時鐘脈衝而起作用。由寫入驅動信號啟動的各電路(例如數據總線、控制電路、數據輸出信號電路)其啟動時間是根據寫入驅動信號的啟動時間確定的。然而，要設計出驅動操作由寫入驅動信號確定的電路是極其困難的，因為各電路必須考慮選取什麼時間作為寫入驅動信號的啟動時間進行設計。就是說，寫入信號輸入緩衝器只有當寫入啟動信號作為晶片的外部號提供時才工作。如本技術領域所周知的那樣，系統或CPU提供的信號其啟動時間是非常短的。因此，通過輸入外部信號工作的輸入緩衝器只有在收到外部信號期間才起作用，這和寫入信號輸入緩衝器一樣。因此從寫入信號輸入緩衝器輸出的寫入驅動信號其啟動時間特短。考慮到時間上的限制，要在集成度高的半導體電路中在如此極其短暫的時間內按寫入驅動信號控制其它諸電路的工作幾乎是不可能的，而且還可能會產生誤操作。
為解決這個問題，有人提出了在輸入緩衝器的輸出級加一個鎖存部分以此來延伸寫入驅動信號的啟動時間的方法，如圖1所示，這個方法無論寫入啟動信號WE的啟動時間是否作為外部信號都有效。圖1的結構特性如下。寫入啟動信號WE從晶片外部加到WE終端2時，節點14上就加有「高態」或「1」數據，於是「或非」門16就產生「低態」或「0」數據。當列啟動信號φC作為主時鐘脈衝在「高」態下輸入時，「或非門」20產生「高」態寫入驅動信號φWR。即使外部信號加到WR端2的過程終了時，「或非門」16的輸出端也因形成鎖存器的線路24而仍然處於「低」態。因此，圖1的輸入緩衝器輸出啟動時間比晶片外部提供的寫入啟動信號WE更長的寫入驅動信號φWR。這樣，啟動時間較長的寫入驅動信號φWR就緩和了設計晶片內按寫入驅動信號φWR控制的電路中遇到的上述問題。
圖1輸入緩衝器的工作過程和寫入驅動信號φWR的驅動時間在圖2所示的操作時間圖中是用過程e1至e5組成的實線表示的。如圖2的e5所示，寫入驅動信號φWR(即寫入驅動號)系啟動到「高」態，其啟動時間是在列啟動信號φC的控制下確定的，與寫入啟動信號WE無關。
然而，圖1所示的寫入信號輸入緩衝器避免不了下列嚴重的問題。半導合格集成電路通常是以數據輸出緩衝器和數據輸出驅動器(圖中未示出)作為輸出級電路給晶片外部提供數據以便用以讀取存儲在存儲單元中的數據的。如本領域中所周知的那樣，這種輸出級電路是在列地址選通信號cas起作用的同時工作的，其啟動步驟由圖2步驟e1、e6、e7和e8組成。但這時若接通數據輸出驅動器，則由構成數據輸出驅動器的大溝道組成的晶合格管進行開關操作時就會產生很大的基底噪聲。產生基底噪聲時，即使令寫入啟動信號WE的輸入保持V，電晶體6的柵-源極電壓VGS也會下降。於是節點8處的電壓超過斷路點1/2VCC，從而使節點14轉入「高」態，如圖2過程e9的虛線所示。「高」態節點14使寫入驅動信號φWR則處於鎖定狀態，仍然處於「高態，如圖2的虛線所示。這樣，寫入驅動信號φWR就由於數據輸出驅動器接通操作產生的基底噪聲而不必要地起作用，從而使輸入寫入啟動信號WE變得毫無意義。由於哪圖2過程e3中所示的那樣從外部加寫入啟動信號WE並不能使寫入驅動信號φWR起作用到「高」態而是如過程e10中所示的那樣因晶片內部(即數據輸出驅動器內)產生的基底噪聲而不必要地被判定為「高」態，該結果不能滿足外部提供的寫入啟動信號WE的選擇時間。這樣就不能進行正確的讀/寫操作。因此，在上述誤操作過程中，即使提供了正常寫入啟動信號WE，圖1節點14的輸入端還是不通，從而不能在應寫入的時間內(即寫入驅動信號φWR用實線表示的啟動時間)進行寫入操作。
另一方面，在與圖1類似的技術中，日本東芝公司的1MDRAM產品PC511000或PC511001上寫入信號輸入緩衝器也有象圖1線路24的鎖存電路。這種電路的結構簡單，但不能解決上述問題。
本發明的目的是提供讀/寫操作穩定的一種半導體集成電路。
本發明的另一個目的是提供半導體集成電路中的一種用晶片外部提供的寫入啟動信號能精確進行寫入操作的寫入信號輸入緩衝器。
本發明的又另一個目的是提供半導體集成電路中的一種不會因數據輸出級電路開關操作產生的噪聲而引起誤操作的寫入信號輸入緩衝器。
本發明還有另一個目的，即提供半導體集成電路中的一種儘管由於數據輸出級電路的開關操作而有接地噪聲產生在收到外部供來的寫入啟動信號時也能進行正常驅動操作的寫入信號輸入緩衝器。
本發明的另一個目的是提供半導體集成電路中的一種不鎖存因數據輸出級電路的開關操作產生的基底噪聲而引起的假數據且產生輸入外部提供的寫入啟動信號的選擇時間正確的正常寫入驅動信號的寫入信號輸入緩衝器。
為達到本發明的目的，本發明的寫入信號輸入緩衝器起碼具有下列各部分一個輸入級，供接收晶片外部供來的寫入啟動信號;一個邏輯裝置，用以根據輸入級的輸出信號產生作為相應信號的寫入驅動信號;和一個鎖存部分，供鎖存邏輯裝置的輸出信號，且在其鎖存通路上有一個開關裝置。
本發明輸入緩衝器的鎖存部分鎖存邏輯裝置輸出級的信號，且在其通路上有一個開關裝置，該開關裝置由預定的控制信號控制，在數據輸出級電路進行開關操作而產生基底噪聲時和其它狀態下正確履行接通操作，從而使邏輯裝置根據外部寫入啟動信號的施加進行正常的驅動。這樣，通過這種鎖存部分解決了產生數據的傳統問題。
參看


本發明的最佳實施例可以更清楚地了解本發明的上述目的和其它優點。附圖中圖1是現有技術具鎖存部分的寫入信號輸入緩衝器的電路圖;
圖2是操作時間圖，示出了圖1中起作用的寫入信號和所產生的基底噪聲;
圖3是本發明具的帶開關裝置的鎖存部分的寫入信號輸入緩衝器;
圖4是圖3中的寫入信號起作用時的操作時間圖。
從下面說明中諸如各控制信號和電路結構之類的具體細節可以更詳細地了解本發明的內容。顯然，熟悉本技術領域的人們都知道，本發明可以在修改這些具體細節的情況下付諸實施。
這裡所使用的「寫入信號輸入緩衝器」一詞是輸入緩衝器的一個例子，它表示具有下列作用的輸入緩衝器接收晶片外部供來的寫入啟動信號;將收到的信號變為內部信號;給相應各電路提供寫入驅動信號，即時鐘脈衝作為控制信號，以便在晶片內進行寫入操作。「輸出級電路」一詞表示將從晶片內的存儲單元讀取的數據提供給晶片外部的電路，且是數據輸出緩衝器和數據輸出驅動器的通用詞。「φDOUTE」一詞是指根據與晶片外部所提供的數據輸出有關的信號而起作用的內部信號，其定義為啟動輸出級電路驅動操作的信號。
圖3是本發明具有帶開關裝置的鎖存部分的寫入信號輸入緩衝器的電路圖。電路的結構如下。圖3中的輸入級32，…，38和邏輯裝置40，…，50是眾所周知的，與圖1所示的傳統結構一樣。本發明的鎖存部分100具有;線路56，其上加有輸出級控制電路64供來的控制著輸出級電路66的驅動過程的輸出級控制信號φDOUTE;線路52，其上加有「或非」門50供來的寫入驅動信號φWR;線路54，與「或非」門50的一個輸入端相連接;傳送門60，在線路52與54之間切換連接，其P型端接線路56，其N型端通過倒相器58與線路56相連接;和復位電晶體62，其一個溝道在線路54與地端子GND之間形成，其控制端接線路56。輸出級控制信號φDOUTE在輸出級控制電路64中產生，分別加到線路56和輸出級電路66上，這是用以控制輸出級驅動過程的控制信號，它可以與韓國專利申請1991-23940或1992-6954中公開的信號φTRST相同。
圖4是圖3中的寫入驅動信號φWR起作用時的操作時間圖。下面參照圖4詳細說明圖3的操作特性。在進行詳細說明之前，應該指出的是，本發明的寫入信號輸入緩衝器根據輸出級控制信號φDOUTE的產生或不產生或輸出級控制信號φDOUTE的電平狀態反覆不定轉換寫入信號輸入緩衝器輸出級的鎖存通路，從而無論有無基底噪聲都可進行驅動操作。在讀/寫數據的過程中，列地址選通信號CAS起作用時會促使列啟動信號φC[即啟動列的主時鐘(在F1中)]起作用，於是輸出級控制信號φDOUTE起作用(在F6中)。接著，由於輸出級電路的輸出驅動器進行開關操作(在F7中)，因而預定的數據DOUT加到晶片外部。這時若產生基底噪聲(在F8中)，則使圖3的節點38處於「高」態(在F9)，如圖4中的虛線所示。接著，無論線路54的電平狀態如何，「或非」門46都產生「低」輸出。這時，由於列啟動信號φC處於「高」態，且倒相器48的輸出端處於「低」態，因而「或非」門50的輸出狀態變「高」，因而寫入驅動信號φWR作為「高」產生，如圖4中的虛線所示。另一方面，由於輸出級控制信號φDOUTE是在「高」態下起作用，因而傳送門60截止，從而將線路52與54隔離開來。復位電晶體62因輸出級控制信號φDOUTE處於「高」態而導通，從而使線路54復位到「低」態。如圖4中所示，若沒有基底噪聲產生，節點38和44就變「低」，這時「或非」門46產生「高」輸出，從而(在F11中)產生「低」態寫入驅動信號φWR。產生數據的操作結束時，作為輸出級控制信號的輸出級控制信號φDOUTE的作用時間結束(在F12中)，於是傳送門60導通，從而使線路52和54相互轉換。因此，基底噪聲中產生的寫入驅動信號φWR作為瞬時脈衝信號產生而沒有象傳統的φWR那樣加以鎖存。這時，由於尚未收到寫入啟動信號WE，因而尚未進行下一個寫入操作。這時若根據外部提供的時間往WE端子32上輸入寫入啟動信號WE，則節點44變「高」(在F2中)，於是產生「高」態的正常寫入驅動信號φWR(在F3中)。這裡，由於輸出級控制信號φDOUTE變「低」，因而傳送門60導通，復位電晶體62截止，從而使本發明寫入信號輸入緩衝器的輸出信號φWR履行正常的鎖存操作。因此與正常寫入驅動信號同時發生的其它各種時鐘脈衝信號(圖中未示出)在原先確定的時間正常產生，從而進行穩定而精確的寫入操作。
圖3所示的寫入信號輸入緩衝電路是根據本發明的技術構思設計出來的最佳實施例，但即使其它經改進的電路元件代替輸入級的邏輯裝置也能同樣達到本發明的效果。此外，構成鎖存部分100傳送門也可以採用其它開關元件，而且最好採用控制該開關元件控制信號作為數據輸出級電路的驅動信號。另外，在本發明中，舉出了地址輸入緩衝器具有鎖存部分的寫入信號輸入緩衝器作例子進行說明，熟悉本技術領域的人們是足以預測出任何其它具有鎖存部分的輸入緩衝器在象本發明那樣配備了開關裝置之後在信號的施加和選擇時間的範圍方面都可以達到穩定狀態的。
如上所述，本發明作為輸入緩衝器的寫入信號輸入緩衝器其驅動操作是根據數據的輸出操作在設在其輸出級的鎖存部分的通路上進行的。因此，正常的驅動操作是根據外部寫入啟動信號的輸入進行的，且與數據輸出操作中產生的基底噪聲無關，從而保證了晶片正確的讀/寫操作。晶片裝設在系統中時可以改進與選擇時間有關的操作特性，因為在寫入操作過程中進行的驅動過程既穩定又精確。此外還提高了半導體集成電路與寫入操作有關的可靠性。
權利要求
1.半導體集成電路中的一種寫入信號輸入緩衝器，至少包括一個輸入級，用以接收晶片外部提供的寫入啟動；一個邏輯裝置，用以根據所述輸入級的輸出信號產生寫入驅動信號；和一個鎖存部分，用以鎖存所述邏輯裝置的輸出信號，且在其鎖存通路上有一個開關裝置。
2.如權利要求1的寫入信號輸入緩衝器，其特徵在於，所述開關裝置控制並輸入數據輸出級電路的驅動信號，且由所述驅動信號控制。
3.如權利要求2所述的寫入信號輸入緩衝器，其特徵在於，所述開關裝置在所述驅動信號起作用和收到所述驅動信號時截止，在其它情況下導通。
4.半導體集成電路中的一種寫入信號輸入緩衝器，包括一個輸入級，用以接收晶片外部提供的寫入啟動信號;一個邏輯裝置，用以根據所述輸入級的輸出信號產生作為相應信號的寫入驅動信號;一個鎖存部分，用以鎖存所述寫入驅動信號;其中所述鎖存部分的開關裝置由數據輸出級電路的驅動信號在其通路上控制。
全文摘要
一種半導體存儲裝置的諸多輸入緩衝器中的一種寫入信號輸入緩衝器，供接收晶片外部提供的寫入啟動信號。本發明提供的寫入信號輸入緩衝器包括一個輸入級，供接收晶片外部提供的寫入啟動信號；一個邏輯裝置，用以根據輸入級的輸出信號產生作為相應信號的寫入驅動信號；和一個鎖存部分供鎖存邏輯裝置的輸出信號；此外本發明的緩衝器還包括由數據輸出級的驅動信號在其鎖存通路上控制的開關裝置。
文檔編號G11C11/4076GK1096609SQ9410389
公開日1994年12月21日 申請日期1994年4月8日 優先權日1993年4月8日
發明者崔勳 申請人:三星電子株式會社