一種避免晶片內部復位信號失效的裝置和方法
2023-05-26 00:06:21
一種避免晶片內部復位信號失效的裝置和方法
【專利摘要】本發明公開了一種避免晶片內部復位信號失效的裝置和方法，本發明將內部復位邏輯產生的復位信號在與外部復位信號合併之前加入至少兩級寄存器的方法，這樣，內部復位信號經過至少兩級寄存器後再在與外部復位信號進行與運算，最終生成晶片的復位信號。根據寄存器工作原理，只有當時鐘沿到來時才會將輸入端數據打到輸出端，其他時刻都將保持當前這個值，經過兩級寄存器的內部復位信號將至少保持一個時鐘周期，因此可以保證復位信號不會出現瞬間有效的情況，確保復位信號正確。
【專利說明】一種避免晶片內部復位信號失效的裝置和方法
【技術領域】
[0001]本發明涉及一種用於避免晶片內部復位信號失效的裝置和方法。
【背景技術】
[0002]晶片復位存在多種形式，如上電復位、復位弓I腳復位、看門狗復位、軟體復位等,不同的復位通常基於不同的復位電路和不同的復位方法。基本原理都是晶片內部電路強迫晶片指針回到0，並把相關寄存器強迫回到初始值。
[0003]晶片復位是保證晶片功能能夠正常實現的基礎。在晶片上電工作後需要做的第一件事情就是將晶片進行復位操作，使晶片狀態轉為一個可控狀態，繼而進行相應的初始化等操作，完成配置，實現正常功能；在晶片處於失控狀態時，也需要通過復位使晶片狀態恢復到可控狀態中。由此可見，保證晶片的復位信號正確發揮作用是一個晶片正常工作的先決條件。
[0004]在晶片設計中，復位信號通常由外部復位信號和內部復位信號兩部分組成，外部復位信號由晶片的引腳直接引入，其復位時間可直接控制。
[0005]內部復位信號則是由晶片的內部邏輯產生並對晶片進行的復位操作，參見說明書附圖1，表示既有的復位電路，為一個與門，輸入由內部邏輯產生的內部復位信號和引入的外部復位信號，此時就會出現這樣一個矛盾:內部復位信號由晶片的一部分邏輯功能產生，而這部分邏輯自然是晶片的一個組成部分，當內部復位信號有效時，該部分邏輯也由於同時受控於復位操作而同樣將被復位，從而導致復位邏輯的狀態被復位，也就是本應當保持有效的復位信號此時會變為無效狀態。
[0006]由於復位邏輯產生的復位信號初始狀態為復位無效，否則該邏輯在復位時所輸出的復位信號將一直有效，晶片將無法進入工作狀態，因而這樣晶片復位操作將終止，無法保證整個晶片復位完成。
【發明內容】
[0007]因此，本發明的目的在於提供一種避免晶片內部復位信號失效的裝置，以保證整個晶片正確復位，為此，還提供了一種避免晶片內部復位信號失效的方法。
[0008]依據本發明的一個方面，一種避免晶片內部復位信號失效的裝置，連接內部復位信號生成模塊，以輸入內部邏輯產生的內部復位信號，所述裝置包括至少兩級寄存器，且對應的該至少兩個寄存器中位於前級的寄存器輸出連接到其後級的寄存器輸入端；
其中第一級寄存器接入所述內部復位信號；
該至少兩個寄存器共用一時鐘信號輸入電路；
配置外部復位信號線，用於引入外部復位信號而連接所述至少兩個寄存器的復位端，該外部復位信號線還作為輸入而與所述至少兩個寄存器的最後一級寄存器輸出連接一個與門，從而該與門輸出作為晶片復位的復位信號。
[0009]依據本發明的另一個方面，一種避免晶片內部復位信號失效的方法，接入內部邏輯產生的內部復位信號，對所述內部復位信號採用至少兩級寄存器緩衝，輸出後與外部復位信號與運算後作為晶片復位信號；
寄存器若且唯若由外部復位信號復位。
[0010]本發明將內部復位邏輯產生的復位信號在與外部復位信號合併之前加入至少兩級寄存器的方法，這樣，內部復位信號經過至少兩級寄存器後再在與外部復位信號進行與運算，最終生成晶片的復位信號。根據寄存器工作原理，只有當時鐘沿到來時才會將輸入端數據打到輸出端，其他時刻都將保持當前這個值，經過兩級寄存器的內部復位信號將至少保持一個時鐘周期，因此可以保證復位信號不會出現瞬間有效的情況，確保復位信號正確。
【專利附圖】
【附圖說明】
[0011]圖1為既有的藉由內部復位信號的晶片復位電路。
[0012]圖2為根據本發明的一種藉由內部復位信號的晶片復位電路。
[0013]圖3為藉由內部信號的晶片復位電路的原理圖。
【具體實施方式】
[0014]下面結合說明書附圖對本發明作進一步的闡述，使本領域的技術人員更清楚的理解本發明。
[0015]首先關於寄存器，由D類觸發器構成，在CP(ClockPUlSe，時鐘脈衝)脈衝作用下，每個D觸發器能夠寄存一位二進位碼。在D=O時，寄存器儲存為0，在D=I時，寄存器儲存為I。當時鐘沿觸發時，寄存器寫入寄存器。
[0016]圖1中所示為內部復位信號與外部復位信號直接運算，生成晶片復位信號，用以產生的晶片復位信號同時會使產生內部復位信號的電路提前復位，可能導致部分電路還沒有復位，內部復位信號就已經終止，使得整個晶片無法正確復位。
[0017]如圖2所示，在內部復位信號與外部復位信號進行與運算之前加入兩級寄存器，目的在於將內部信號有效時間進行延長，保證復位信號保持至少兩個時鐘(兩級寄存器的工作時鐘)周期，保證復位信號能夠正確復位晶片。
[0018]時鐘信號的引入，可以採用內部時鐘，也可以採用外部時鐘，鑑於內部復位信號有內部邏輯產生，最好採用內部時鐘。
[0019]如圖2所示，至少兩級寄存器在圖中配置為兩級，前一級的輸出作為後一級的輸入,且寄存器的復位由外部復位信號復位。
[0020]寄存器都配有時鐘輸入端，所有的寄存器公用一個時鐘源，保證節奏的一致性。
[0021]如圖2中左端的寄存器，其時鐘輸入腳連接晶振時鐘，復位腳連接外部復位信號線，輸入腳連接內部復位信號線，寄存器的動作依賴於時鐘脈衝的節拍，如只有當時鐘沿到來時才會將輸入端數據打入到輸出端，其他時刻都將保持當前這個值，那麼每一個寄存器的內部復位信號都將保持一個時鐘周期，兩級寄存器就可以保持兩個時鐘周期，那麼隨著寄存器級數的增加，酒可以保持至少兩個時鐘周期，從而會有足夠的時間使整個晶片復位。
[0022]如圖3所示，內部復位信號生成模塊不會直接被內部復位信號復位，而是在經過圖2所示的復位邏輯電路後再進行復位，從而使得內部復位信號生成模塊能夠保持復位一定時間，而在該段時間內不會失效，進而使得晶片上的其他模塊得以復位，使得整個晶片都能夠被正確復位。
[0023]在內部復位信號產生後，當時鐘沿觸發時，內部復位信號寫入第一級寄存器，當第二個時鐘沿到來時，內部復位信號寫入第二級寄存器，此時內部復位信號將復位晶片(包括內部復位信號生成邏輯)，此時內部復位信號生成邏輯不再產生復位有效信號，但這一值需要在兩個時鐘周期後傳遞出來，這樣就保證了內部復位信號在生成之後至少保持兩個時鐘周期的有效時間，進而保證晶片能都得到有效復位信號，保證晶片正常復位。
[0024]本發明關鍵在於將內部復位信號進行了兩個時鐘周期的延時，避免復位信號在產生後立即消失導致的晶片無法正常復位問題，而這兩級寄存器的復位端與外部復位信號相連，避免了寄存器沒有復位輸入的問題，保證了寄存器正常工作，如圖2所示。
【權利要求】
1.一種避免晶片內部復位信號失效的裝置，連接內部復位信號生成模塊，以輸入內部邏輯產生的內部復位信號，其特徵在於，所述裝置包括至少兩級寄存器，且對應的該至少兩個寄存器中位於前級的寄存器輸出連接到其後級的寄存器輸入端； 其中第一級寄存器接入所述內部復位信號； 該至少兩個寄存器共用一時鐘信號輸入電路； 配置外部復位信號線，用於引入外部復位信號而連接所述至少兩個寄存器的復位端，該外部復位信號線還作為輸入而與所述至少兩個寄存器的最後一級寄存器輸出連接一個與門，從而該與門輸出作為晶片復位的復位信號。
2.根據權利要求1所述的避免晶片內部復位信號失效的裝置，其特徵在於，寄存器配置為兩個。
3.—種避免晶片內部復位信號失效的方法，接入內部邏輯產生的內部復位信號，其特徵在於，對所述內部復位信號採用至少兩級寄存器緩衝，輸出後與外部復位信號與運算後作為晶片復位信號； 寄存器若且唯若由外部復位信號復位。
4.根據權利要求3所述的避免晶片內部復位信號失效的方法，其特徵在於，所述至少兩級寄存器配置為兩級，第一級寄存器直接輸出至第二級寄存器；且寄存器的時鐘引腳連接晶片的內部時鐘。
【文檔編號】H03K17/22GK103944546SQ201410120582
【公開日】2014年7月23日 申請日期:2014年3月28日 優先權日:2014年3月28日
【發明者】劉大銪, 王運哲, 張洪柳, 孫曉寧 申請人:山東華芯半導體有限公司