水下觀測網絡控制電路的製作方法

2023-05-26 14:14:36

專利名稱：水下觀測網絡控制電路的製作方法
技術領域：
本實用新型屬於無線通信和嵌入式技術領域，具體涉及一種水下觀測網絡控制電路。
背景技術：
佔地球表面積70 %以上的海洋中，蘊藏著大量的生物資源和礦產資源，特別是在深海和遠洋海域尚有諸多寶貴資源沉睡在人類的視野之外。特殊介質環境下基礎技術手段不成熟，被視為導致海洋資源無法被大規模開發的關鍵因素。其中，對於水質信息、水文信息、水聲信息等水下信息的監測技術乃是關係環境監測、自然災害預測、海洋資源調查、水下作業乃至國家安全守衛的重要的通用基礎技術。目前主流的海洋監測手段包括:1)衛星遙感；2)雷達監測；3)海洋調查船；4)固定式海洋監測站等方式。可以說對於海洋的監測在朝著「衛星-陸地-海面-水下」的立體化發展，而監測項目也朝著「多元化」發展。然而對於水下信息的監測力度還是遠遠不足的。儘管隨著水下運載器技術、海底觀測網技術的進步，各種類型的水下調查活動逐步增多，然而欲提高大範圍的水下信息反饋的實時性還需要引入更多新興的技術手段。
發明內容本實用新型針對現有技術不足，提供了一種水下觀測網絡控制電路。為解決上述技術問題，本實用新型所採用的技術方案如下:水下觀測網絡控制電路，包括電源管理模塊、微處理器電路模塊、傾角傳感器單元電路、模擬信號復用調理電路單元、SD卡存貯電路單元、UART接口電路單元和JLINK調試電路單元。所述的電源管理模塊包括5V電源轉換電路、5V轉±12V電源轉換電路和3.3V電源轉換電路。5V電源轉換電路包括第一接插件P1、第一極性電容Cl、第二極性電容C2、第一二極體Dl、第一電壓轉換晶片Ul、第一發光二極體D2、第一電阻R1、第一電感LI。電壓轉換晶片Ul的I腳與第一接插件Pl的2腳、第一極性電容Cl的正極連接；電壓轉換晶片Ul的2腳與第一二極體Dl的陰極、第一電感LI的一端連接；電壓轉換晶片Ul的3腳、5腳與第一極性電容Cl的負極、第一接插件Pl的I腳連接並接地連接；電壓轉換晶片Ul的4腳與第一電感LI的另一端、第二極性電容C2的正極、第一發光二極體D2的正極連接並作為5V電壓輸出端；第一發光二極體D2的負極與第一電阻Rl的一端連接；第一電阻Rl的另一端、第二極性電容C2的負極、第一二極體Dl的正極均接地。第一電壓轉換晶片Ul的型號採用LM25768。3.3V電源轉換電路包括第二電壓轉換晶片U2、第三極性電容C3、第四電容C4、第五電容C5、第二電感L2。第二電壓轉換晶片U2的I腳與第三極性電容C3的負極、第四電容C4的一端、第五電容C5的一端連接並接地；第二電壓轉換晶片U2的2腳與4腳、第三極性電容C3的正極、第四電容C4的另一端、第二電感L2的一端連接；第二電壓轉換晶片U2的3腳作為5V電壓輸出端；第二電感L2的另一端與第五電容C5的另一端連接並作為5V電壓輸出端。第二電壓轉換晶片U2的型號採用REG1117-3.3。5V轉±12V電路包括第二i^一極性電容C21、第二十二極性電容C22、第二十三極性電容C23、第二十四電容C24、第二十五電容C25、電壓轉換模塊U9。電壓轉換模塊U9的I腳與第二i^一極性電容C21的正極連接並作為5V電壓輸出端；電壓轉換模塊U9的2腳接地連接；電壓轉換模塊U9的7腳與第二十二極性電容C22的正極、第二十四電容C24的一端連接並作為+12V電壓的輸出端；電壓轉換模塊U9的9腳與第二十三極性電容C23的負極、第二十五電容C25的一端連接並作為-12V電壓輸出端；電壓轉換模塊U9的10腳與第二十三極性電容C23的正極、第二十五電容C25的另一端連接並接地；第二i^一極性電容C21的負極、第二十二極性電容C22的負極、第二十四電容C24的另一端均接地。微處理器電路模塊包括微處理器晶片U3，第四發光二極體D4，第五發光二極體D5，第六發光二極體D6，第七發光二級管D7，第六電容C6，第七電容C7，第八電容C8，第九電容C9，第十電容C10，第i^一電容C11，第十二電容C12，第十三電容C13，第十四電容C14，第十五電容C15，第十六電容C16，第十七電容C17，第十八電容C18，第十九電容C19，第二十電容C20，第四十二電容C42，第一晶振Y1，第二晶振Y2，第二電阻R2，第三電阻R3，第i^一電阻R11，第十二電阻R12，第十三電阻R13，第十四電阻R14，第十五電阻R15，第十六電阻R16，參考電源晶片U4。微處理器晶片U3的I腳與第四發光二極體D4的陰極連接；微處理器晶片U3的2腳與第五發光二極體D5的陰極連接；微處理器晶片U3的3腳與第六發光二極體D6的陰極連接；微處理器晶片U3的4腳與第七發光二級管D7的陰極連接；第四發光二極體D4的陽極與第五發光二 極管D5的陽極、第六發光二極體D6的陽極、第七發光二級管D7的陽極連接並作為3.3V電壓輸出端；微處理器晶片U3的12腳與第一晶振Yl的2端和第六電容C6的一端連接；微處理器晶片U3的13腳與第一晶振H的I端和第七電容C7的一端連接；第六電容C6的另一端與第七電容C7的另一端連接並接地；微處理器晶片U3的14腳與第十電容ClO的一端和第^ 電阻RlI的一端連接；第十電容ClO的另一端接地；第H 電阻Rll的另一端作為3.3V電壓輸出端；微處理器晶片U3的49腳與第八電容C8的一端連接；第八電容C8的另一端與第九電容C9的一端連接並接地；微處理器晶片U3的73腳與第九電容C9的另一端連接；微處理器晶片U3的94腳與第二電阻R2的一端連接；第二電阻R2的另一端接地；微處理器晶片U3的99腳與第三電阻R3的一端連接；第三電阻R3的另一端接地；微處理器晶片U3的74腳與27腳、10腳、20腳連接並接地；微處理器晶片U3的21腳與第十三電容C13的一端、第十二電阻R12的一端、參考電源晶片U4的陰極連接；第十二電阻R12的另一端作為3.3V電壓輸出端；第十三電容C13的另一端和參考電源晶片U4的陽極均接地;微處理器晶片U3的22腳與19腳、11腳、28腳、100腳、75腳、50腳連接並作為3.3V電壓輸出端；微處理器晶片U3的6腳與第四十二電容C42的一端、Bat的I腳連接；Bat的2腳和第四十二電容C42的另一端接地；微處理器晶片U3的9腳與第二晶振Y2的I端、第十二電容C12的一端連接；微處理器晶片U3的8腳與第二晶振Y2的2端、第十一電容Cll的一端連接；第十一電容Cll的另一端和第十二電容C12的另一端均接地；第十四電容C14的一端與第十五電容C15的一端、第十六電容C16的一端、第十七電容C17的一端、第十八電容C18的一端、第十九電容C19的一端、第二十電容C20的一端連接並作為3.3V電壓輸出端；第十四電容C14的另一端與第十五電容C15的另一端、第十六電容C16的另一端、第十七電容C17的另一端、第十八電容C18的另一端、第十九電容C19的另一端、第二十電容C20的另一端連接並接地。參考電源晶片U4的型號為LM4040AM3-2.5 ;微處理器晶片U3的型號為STM32F207。傾角傳感器單元電路包括傾角傳感器U13，第二十七電容C27，第四十電容C40，第四i^一電容C41，第一運算放大器U11，第二運算放大器U12，第十七電阻R17，第十八電阻R18，第十九電阻R19，第二十電阻R20。傾角傳感器U13的5腳與第二運算放大器U12的3腳連接；第二運算放大器U12的2腳與I腳、第十九電阻R19的一端連接；第二運算放大器U12的4腳接地；第二運算放大器U12的8腳與第四十電容C40的一端連接並作為5V電壓輸出端；第二運算放大器U12的5腳與第十九電阻R19的另一端、第二十電阻R20的一端連接；第二運算放大器U12的6腳與7腳、微處理器晶片U3的34腳連接；第二十電阻R20的另一端、第四十電容C40的另一端均接地；傾角傳感器U13的6腳接地；傾角傳感器U13的11腳與第一運算放大器Ull的3腳連接；第一運算放大器Ull的2腳與I腳、第十七電阻R17的一端連接；第一運算放大器Ull的4腳接地；第一運算放大器Ull的8腳與第二十七電容C27的一端連接並作為5V電壓輸出端；第一運算放大器Ull的5腳與第十七電阻R17的另一端、第十八電阻R18的一端連接；第一運算放大器Ull的6腳與7腳、微處理器晶片U3的35腳連接；第十八電阻R18的另一端和第二十七電容C27的另一端均接地；第一運算放大器Ull的12腳與第四^^一電容C41的一端連接；第四i^一電容C41的另一端接地；第一運算放大器Ull的其餘腳架空。第一運算放大器Ull的型號為SCA100T。模擬信號復用調理電路單元包括第十接插件P10，第二十六電容C26，第三十八電容C38，第三十九電容C39，第三二極體D3，模擬開關晶片U8，運算放大器晶片U10，第二i^一電阻R21，第二十二電阻R22。模擬開關晶片U8的3腳與第三十八電容C38的一端連接並作為-12V電壓輸出端；第三十八電容C38的另一端接地；模擬開關晶片U8的9腳與第十接插件PlO的I腳連接；模擬開關晶片U8的10腳與第十接插件PlO的3腳連接；模擬開關晶片U8的11腳與第十接插件PlO的5腳連接；模擬開關晶片U8的12腳與第十接插件PlO的7腳連接；模擬開關晶片U8的7腳與第十接`插件PlO的9腳連接；模擬開關晶片U8的6腳與第十接插件PlO的11腳連接；模擬開關晶片U8的5腳與第十接插件PlO的13腳連接；模擬開關晶片U8的4腳與第十接插件PlO的15腳連接；模擬開關晶片U8的13腳與第三十九電容C39的一端連接並作為+12V電壓輸出端；第三十九電容C39的另一端接地；模擬開關晶片U8的2腳與微處理器晶片U3的29腳連接；模擬開關晶片U8的15腳與微處理器晶片U3的32腳連接；模擬開關晶片U8的16腳與微處理器晶片U3的31腳連接；模擬開關晶片U8的I腳與微處理器晶片U3的30腳連接；模擬開關晶片U8的8腳與第三二極體D3的陰極、運算放大器晶片UlO的3腳連接；第三二極體D3的陽極接地；運算放大器晶片UlO的2腳與I腳、第二十一電阻R21的一端連接；運算放大器晶片UlO的4腳接地；運算放大器晶片UlO的8腳與第二十六電容C26的一端連接並作為5V電壓輸出端；第二十六電容C26的另一端接地；模擬開關晶片U8的14腳接地；第二十一電阻R21的另一端與第二十二電阻R22的一端、運算放大器晶片UlO的5腳連接；第二十二電阻R22的另一端接地；運算放大器晶片UlO的6腳與7腳、微處理器晶片U3的33腳連接；第十接插件PlO的2腳與4腳、6腳、8腳、10腳、12腳、14腳、16腳連接並接地。模擬開關晶片U8的型號為MAX308CSE。SD卡存貯電路單元包括第四十三電容C43，第二十五電阻R25，第二十六電阻R26，第二十七電阻R27，第二十八電阻R28，第二十九電阻R29，第三十電阻R30，SD卡插座U7。SD卡插座U7的I腳與第三十電阻R30的一端、微處理器晶片U3的78腳連接；SD卡插座U7的2腳與第二十九電阻R29的一端、微處理器晶片U3的79腳連接；SD卡插座U7的3腳與第二十八電阻R28的一端、微處理器晶片U3的83腳連接；SD卡插座U7的4腳與第四十三電容C43的一端連接；第四十三電容C43的另一端接地；SD卡插座U7的5腳與第二十五電阻R25的一端、微處理器晶片U3的80腳連接；SD卡插座U7的6腳接地；SD卡插座U7的7腳與第二十六電阻R26的一端、微處理器晶片U3的65腳連接；SD卡插座U7的8腳與第二十七電阻R27的一端、微處理器晶片U3的66腳連接；SD卡插座U7的9腳接地；第二十五電阻R25的另一端與第二十六電阻R26的另一端、第二十七電阻R27的另一端連接並作為3.3V電壓輸出端。SD卡插座U7的型號為MicroSD。UART接口電路單元包括第二十八電容C28，第二十九電容C29，第三十電容C30，第電容C31，第三十二電容C32，第三十三電容C33，第三十四電容C34，第三十五電容C35，第三十六電容C36，第三十七電容C37，第一 UART電平轉換晶片U5，第二 UART電平轉換晶片U6，第三接插件P3，第四接插件P4，第五接插件P5。第一 UART電平轉換晶片U5的I腳與第二十八電容C28的一端連接；第一 UART電平轉換晶片U5的3腳與第二十八電容C28的另一端連接；第一 UART電平轉換晶片U5的4腳與第二十九電容C29的一端連接；第
一UART電平轉換晶片U5的5腳與第二十九電容C29的一端連接；第一 UART電平轉換晶片U5的11腳與微處理器晶片U3的23腳連接；第一 UART電平轉換晶片U5的10腳與微處理器晶片U3的25腳連接；第一 UART電平轉換晶片U5的12腳與微處理器晶片U3的24腳連接；第一 UART電平轉換晶片U5的9腳與微處理器晶片U3的26腳連接 』第一 UART電平轉換晶片U5的16腳與第三i^一電容C31的一端連接並作為3.3V電壓輸出端；第一 UART電平轉換晶片U5的2腳與第三十電容C30的一端連接；第三十電容C30的另一端與第三i^一電容C31的另一端連接並接地；第一 UART電平轉換晶片U5的14腳與第四接插件P4的2腳連接；第一 UART電平轉換晶片U5的7腳與第四接插件P4的6腳連接；第一 UART電平轉換晶片U5的13腳與第四接插件P4的I腳連接 ；第一 UART電平轉換晶片U5的8腳與第四接插件P4的5腳連接；第一 UART電平轉換晶片U5的6腳與第三十二電容C32的一端連接；第三十二電容C32的另一端、第一 UART電平轉換晶片U5的15腳、第四接插件P4的剩餘腳均接地；第二 UART電平轉換晶片U6的I腳與第三十三電容C33的一端連接；第二 UART電平轉換晶片U6的3腳與第三十三電容C33的另一端連接；第二 UART電平轉換晶片U6的4腳與第三十四電容C34的一端連接；第二 UART電平轉換晶片U6的5腳與第三十四電容C34的另一端連接；第二 UART電平轉換晶片U6的11腳與微處理器晶片U3的55腳連接；第二UART電平轉換晶片U6的10腳與微處理器晶片U3的63腳連接；第二 UART電平轉換晶片U6的12腳與微處理器晶片U3的56腳連接；第二 UART電平轉換晶片U6的9腳與微處理器晶片U3的64腳連接；第二 UART電平轉換晶片U6的16腳與第三十六電容C36的一端連接並作為3.3V電壓輸出端；第二 UART電平轉換晶片U6的2腳與第三十五電容C35的一端連接；第三十五電容C35的另一端與第三十六電容C36的另一端連接並接地；第二 UART電平轉換晶片U6的14腳與第五接插件P5的5腳連接；第二 UART電平轉換晶片U6的7腳與第五接插件P5的I腳連接；第二 UART電平轉換晶片U6的13腳與第五接插件P5的6腳連接；第二 UART電平轉換晶片U6的8腳與第五接插件P5的2腳連接；第二 UART電平轉換晶片U6的6腳與第三十七電容C37的一端連接；第三十七電容C37的另一端、第二 UART電平轉換晶片U6的15腳、第五接插件P5的剩餘腳均接地；第三接插件P3的I腳與微處理器晶片U3的93腳連接；第三接插件P3的2腳與微處理器晶片U3的92腳連接；第三接插件P3的3腳接地。第一 UART電平轉換晶片U5的型號為MAX3232CSE，第二 UART電平轉換晶片U6的型號為MAX3232CSE。JLINK調試電路單元包括第四電阻R4，第五電阻R5，第六電阻R6，第七電阻R7，第八電阻R8，第九電阻R9，第十電阻R10，第二接插件P2。第二接插件P2的I腳和2腳均作為3.3V電壓輸出端；第二接插件P2的3腳與微處理器晶片U3的90腳、第七電阻R7的一端連接；第二接插件P2的5腳與微處理器晶片U3的77腳、第六電阻R6的一端連接；第二接插件P2的7腳與微處理器晶片U3的72腳、第五電阻R5的一端連接；第二接插件P2的9腳與微處理器晶片U3的76腳、第八電阻R8的一端連接；第二接插件P2的13腳與微處理器晶片U3的89腳、第四電阻R4的一端連接；第二接插件P2的15腳為復位腳；第二接插件P2的17腳與第九電阻R9的一端連接；第二接插件P2的19腳與第十電阻RlO的一端連接；第四電阻R4的另一端與第五電阻R5的另一端、第六電阻R6的另一端、第七電阻R7的另一端連接並作為3.3V電壓輸出端；第八電阻R8的另一端與第九電阻R9的另一端、第十電阻RlO的另一端連接並接地；第二接插件P2的4腳與6腳、8腳、10腳、12腳、14腳、16腳、18腳、20腳連接並接地；第二接插件P2的11腳架空。微處理器晶片U3的剩餘引腳均架空。本實用新型的有益效果:1.設備通信擴展能力強，提供包括CMOS電平及RS232電平共5個UART串口，傳輸速度快，實時性強。不同節點之間通過ZigBee無線通信，網絡容量大，可支持大範圍水域的調查需求。2.設備功耗低，環境適應性強。設備採用太陽能板供電，電子模塊均採用符合工業級器件，適合長時間惡劣環境應用。3.設備處理速度快，功能強大。本實用新型採用高性能處理器，外擴多路AD、RS232串口、多路10，支持高速大容量外設存貯，有利於系統未來擴展。

圖1為5V電源轉換電路圖；圖2為3.3V電源轉換電路圖；圖3為5V轉± 12V電路圖；圖4為微處理器電路模塊圖；圖5為傾角傳感器單元電路圖；圖6為模擬信號復用調理電路單元圖；圖7為SD卡存貯電路單元圖；圖8為UART接口電路單元圖；圖9為JLINK調試電路單元圖。
具體實施方式
[0029]
以下結合附圖對本實用新型作進一步的解釋。水下觀測網絡控制電路，包括電源管理模塊、微處理器電路模塊、傾角傳感器單元電路、模擬信號復用調理電路單元、SD卡存貯電路單元、UART接口電路單元和JLINK調試電路單元。所述的電源管理模塊包括5V電源轉換電路、5V轉±12V電源轉換電路和3.3V電源轉換電路。如圖1所示，5V電源轉換電路包括第一接插件P1、第一極性電容Cl、第二極性電容C2、第一二極體Dl、第一電壓轉換晶片Ul、第一發光二極體D2、第一電阻R1、第一電感LI。電壓轉換晶片Ul的I腳與第一接插件Pl的2腳、第一極性電容Cl的正極連接；電壓轉換晶片Ul的2腳與第一二極體Dl的陰極、第一電感LI的一端連接；電壓轉換晶片Ul的3腳、5腳與第一極性電容Cl的負極、第一接插件Pl的I腳連接並接地連接；電壓轉換晶片Ul的4腳與第一電感LI的另一端、第二極性電容C2的正極、第一發光二極體D2的正極連接並作為5V電壓輸出端；第一發光二極體D2的負極與第一電阻Rl的一端連接；第一電阻Rl的另一端、第二極性電容C2的負極、第一二極體Dl的正極均接地。第一電壓轉換晶片Ul的型號採用LM25768。如圖2所示，3.3V電源轉換電路包括第二電壓轉換晶片U2、第三極性電容C3、第四電容C4、第五電容C5、第二電感L2。第二電壓轉換晶片U2的I腳與第三極性電容C3的負極、第四電容C4的一端、第五電容C5的一端連接並接地；第二電壓轉換晶片U2的2腳與4腳、第三極性電容C3的正極、第四電容C4的另一端、第二電感L2的一端連接；第二電壓轉換晶片U2的3腳作為5V電壓輸出端；第二電感L2的另一端與第五電容C5的另一端連接並作為5V電壓輸出端。第二電壓轉換晶片U2的型號採用REG1117-3.3。如圖3所示，5V轉± 12V電路包括第二i^一極性電容C21、第二十二極性電容C22、第二十三極性電容C23、第二十四電容C24、第二十五電容C25、電壓轉換模塊U9。電壓轉換模塊U9的I腳與第二i^一極性電容C21的正極連接並作為5V電壓輸出端；電壓轉換模塊U9的2腳接地連接；電壓轉換模塊U9的7腳與第二十二極性電容C22的正極、第二十四電容C24的一端連接並作為+12V電壓的輸出端；電壓轉換模塊U9的9腳與第二十三極性電容C23的負極、第二十五電容C25的一端連接並作為-12V電壓輸出端；電壓轉換模塊U9的10腳與第二十三極性電容C23的正極、第二十五電容C25的另一端連接並接地；第二i^一極性電容C21的負極、第二十二極性電容C22的負極、第二十四電容C24的另一端均接地。如圖4所示，微處理器電路模塊包括微處理器晶片U3，第四發光二極體D4，第五發光二極體D5，第六發光二極體D6，第七發光二級管D7，第六電容C6，第七電容C7，第八電容C8，第九電容C9，第十電容C10，第i^一電容C11，第十二電容C12，第十三電容C13，第十四電容C14，第十五電容C15，第十六電容C16，第十七電容C17，第十八電容C18，第十九電容C19，第二十電容C20，第四十二電容C42，第一晶振Y1，第二晶振Y2，第二電阻R2，第三電阻R3，第i^一電阻R11，第十二電阻R12，第十三電阻R13，第十四電阻R14，第十五電阻R15，第十六電阻R16，參考電源晶片U4。微處理器晶片U3的I腳與第四發光二極體D4的陰極連接；微處理器晶片U3的2腳與第五發光二極體D5的陰極連接；微處理器晶片U3的3腳與第六發光二極體D6的陰極連接；微處理器晶片U3的4腳與第七發光二級管D7的陰極連接；第四發光二極體D4的陽極與第五發光二極體D5的陽極、第六發光二極體D6的陽極、第七發光二級管D7的陽極連接並作為3.3V電壓輸出端；微處理器晶片U3的12腳與第一晶振H的2端和第六電容C6的一端連接；微處理器晶片U3的13腳與第一晶振H的I端和第七電容C7的一端連接；第六電容C6的另一端與第七電容C7的另一端連接並接地；微處理器晶片U3的14腳與第十電容ClO的一端和第i^一電阻Rll的一端連接；第十電容ClO的另一端接地；第十一電阻Rll的另一端作為3.3V電壓輸出端；微處理器晶片U3的49腳與第八電容C8的一端連接；第八電容C8的另一端與第九電容C9的一端連接並接地；微處理器晶片U3的73腳與第九電容C9的另一端連接；微處理器晶片U3的94腳與第二電阻R2的一端連接；第二電阻R2的另一端接地；微處理器晶片U3的99腳與第三電阻R3的一端連接；第三電阻R3的另一端接地；微處理器晶片U3的74腳與27腳、10腳、20腳連接並接地；微處理器晶片U3的21腳與第十三電容C13的一端、第十二電阻R12的一端、參考電源晶片U4的陰極連接；第十二電阻R12的另一端作為3.3V電壓輸出端；第十三電容C13的另一端和參考電源晶片U4的陽極均接地；微處理器晶片U3的22腳與19腳、11腳、28腳、100腳、75腳、50腳連接並作為3.3V電壓輸出端；微處理器晶片U3的6腳與第四十二電容C42的一端、Bat的I腳連接；Bat的2腳和第四十二電容C42的另一端接地；微處理器晶片U3的9腳與第二晶振Y2的I端、第十二電容C12的一端連接；微處理器晶片U3的8腳與第二晶振Y2的2端、第^ 電容Cll的一端連接；第^ 電容Cll的另一端和第十二電容C12的另一端均接地；第十四電容C14的一端與第十五電容C15的一端、第十六電容C16的一端、第十七電容C17的一端、第十八電容C18的一端、第十九電容C19的一端、第二十電容C20的一端連接並作為3.3V電壓輸出端；第十四電容C14的另一端與第十五電容C15的另一端、第十六電容C16的另一端、第十七電容C17的另一端、第十八電容C18的另一端、第十九電容C19的另一端、第二十電容C20的另一端連接並接地。參考電源晶片U4的型號為LM4040AIM3-2.5 ;微處理器晶片U3的型號為STM32F207。如圖5所示，傾角傳感器單元電路包括傾角傳感器U13，第二十七電容C27，第四十電容C40，第四i^一電容C41，第一運算放大器U11，第二運算放大器U12，第十七電阻R17，第十八電阻R18，第十九 電阻R19，第二十電阻R20。傾角傳感器U13的5腳與第二運算放大器U12的3腳連接；第二運算放大器U12的2腳與I腳、第十九電阻R19的一端連接；第二運算放大器U12的4腳接地；第二運算放大器U12的8腳與第四十電容C40的一端連接並作為5V電壓輸出端；第二運算放大器U12的5腳與第十九電阻R19的另一端、第二十電阻R20的一端連接；第二運算放大器U12的6腳與7腳、微處理器晶片U3的34腳連接；第二十電阻R20的另一端、第四十電容C40的另一端均接地；傾角傳感器U13的6腳接地；傾角傳感器U13的11腳與第一運算放大器Ul I的3腳連接；第一運算放大器Ull的2腳與I腳、第十七電阻R17的一端連接；第一運算放大器Ull的4腳接地；第一運算放大器Ull的8腳與第二十七電容C27的一端連接並作為5V電壓輸出端；第一運算放大器Ull的5腳與第十七電阻R17的另一端、第十八電阻R18的一端連接；第一運算放大器Ull的6腳與7腳、微處理器晶片U3的35腳連接；第十八電阻R18的另一端和第二十七電容C27的另一端均接地；第一運算放大器Ull的12腳與第四十一電容C41的一端連接；第四十一電容C41的另一端接地；第一運算放大器Ull的其餘腳架空。第一運算放大器Ull的型號為SCA100T。如圖6所示，模擬信號復用調理電路單元包括第十接插件P10，第二十六電容C26，第三十八電容C38，第三十九電容C39，第三二極體D3，模擬開關晶片U8，運算放大器晶片U10，第二i^一電阻R21，第二十二電阻R22。模擬開關晶片U8的3腳與第三十八電容C38的一端連接並作為-12V電壓輸出端；第三十八電容C38的另一端接地；模擬開關晶片U8的9腳與第十接插件PlO的I腳連接；模擬開關晶片U8的10腳與第十接插件PlO的3腳連接；模擬開關晶片U8的11腳與第十接插件PlO的5腳連接；模擬開關晶片U8的12腳與第十接插件PlO的7腳連接；模擬開關晶片U8的7腳與第十接插件PlO的9腳連接；模擬開關晶片U8的6腳與第十接插件PlO的11腳連接；模擬開關晶片U8的5腳與第十接插件PlO的13腳連接；模擬開關晶片U8的4腳與第十接插件PlO的15腳連接；模擬開關晶片U8的13腳與第三十九電容C39的一端連接並作為+12V電壓輸出端；第三十九電容C39的另一端接地；模擬開關晶片U8的2腳與微處理器晶片U3的29腳連接；模擬開關晶片U8的15腳與微處理器晶片U3的32腳連接；模擬開關晶片U8的16腳與微處理器晶片U3的31腳連接；模擬開關晶片U8的I腳與微處理器晶片U3的30腳連接；模擬開關晶片U8的8腳與第三二極體D3的陰極、運算放大器晶片UlO的3腳連接；第三二極體D3的陽極接地；運算放大器晶片UlO的2腳與I腳、第二十一電阻R21的一端連接；運算放大器晶片UlO的4腳接地；運算放大器晶片UlO的8腳與第二十六電容C26的一端連接並作為5V電壓輸出端；第二十六電容C26的另一端接地；模擬開關晶片U8的14腳接地；第二i^一電阻R21的另一端與第二十二電阻R22的一端、運算放大器晶片UlO的5腳連接；第二十二電阻R22的另一端接地；運算放大器晶片UlO的6腳與7腳、微處理器晶片U3的33腳連接；第十接插件PlO的2腳與4腳、6腳、8腳、10腳、12腳、14腳、16腳連接並接地。模擬開關晶片U8的型號為 MAX308CSE。如圖7所示，SD卡存貯電路單元包括第四十三電容C43，第二十五電阻R25，第二十六電阻R26，第二十七電阻R27，第二十八電阻R28，第二十九電阻R29，第三十電阻R30，SD卡插座U7。SD卡插座U7的I腳與第三十電阻R30的一端、微處理器晶片U3的78腳連接；SD卡插座U7的2腳與第二十九電阻R29的一端、微處理器晶片U3的79腳連接；SD卡插座U7的3腳與第二十八電阻R28的一端、微處理器晶片U3的83腳連接；SD卡插座U7的4腳與第四十三電容C43的一端連接；第四十三電容C43的另一端接地；SD卡插座U7的5腳與第二十五電阻R25的一端、微處理器晶片U3的80腳連接；SD卡插座U7的6腳接地；SD卡插座U7的7腳與第二十六電阻R26的一端、微處理器晶片U3的65腳連接；SD卡插座U7的8腳與第二十七電阻R27的一端、微處理器晶片U3的66腳連接；SD卡插座U7的9腳接地；第二十五電阻R25的另一端與第二十六電阻R26的另一端、第二十七電阻R27的另一端連接並作為3.3V電壓輸 出端。SD卡插座U7的型號為MicroSD。如圖8所示，UART接口電路單元包括第二十八電容C28，第二十九電容C29，第三十電容C30，第三i^一電容C31，第三十二電容C32，第三十三電容C33，第三十四電容C34，第三十五電容C35，第三十六電容C36，第三十七電容C37，第一 UART電平轉換晶片U5，第二UART電平轉換晶片U6，第三接插件P3，第四接插件P4，第五接插件P5。第一 UART電平轉換晶片U5的I腳與第二十八電容C28的一端連接；第一 UART電平轉換晶片U5的3腳與第二十八電容C28的另一端連接；第一 UART電平轉換晶片U5的4腳與第二十九電容C29的一端連接；第一 UART電平轉換晶片U5的5腳與第二十九電容C29的一端連接；第一 UART電平轉換晶片U5的11腳與微處理器晶片U3的23腳連接；第一 UART電平轉換晶片U5的10腳與微處理器晶片U3的25腳連接 』第一 UART電平轉換晶片U5的12腳與微處理器晶片U3的24腳連接；第一 UART電平轉換晶片U5的9腳與微處理器晶片U3的26腳連接；第一UART電平轉換晶片U5的16腳與第三i^一電容C31的一端連接並作為3.3V電壓輸出端；第一 UART電平轉換晶片U5的2腳與第三十電容C30的一端連接；第三十電容C30的另一端與第三i^一電容C31的另一端連接並接地；第一 UART電平轉換晶片U5的14腳與第四接插件P4的2腳連接；第一 UART電平轉換晶片U5的7腳與第四接插件P4的6腳連接；第一UART電平轉換晶片U5的13腳與第四接插件P4的I腳連接；第一 UART電平轉換晶片U5的8腳與第四接插件P4的5腳連接；第一 UART電平轉換晶片U5的6腳與第三十二電容C32的一端連接；第三十二電容C32的另一端、第一 UART電平轉換晶片U5的15腳、第四接插件P4的剩餘腳均接地；第二 UART電平轉換晶片U6的I腳與第三十三電容C33的一端連接；第二 UART電平轉換晶片U6的3腳與第三十三電容C33的另一端連接；第二 UART電平轉換晶片U6的4腳與第三十四電容C34的一端連接；第二 UART電平轉換晶片U6的5腳與第三十四電容C34的另一端連接；第二 UART電平轉換晶片U6的11腳與微處理器晶片U3的55腳連接；第二 UART電平轉換晶片U6的10腳與微處理器晶片U3的63腳連接；第二 UART電平轉換晶片U6的12腳與微處理器晶片U3的56腳連接；第二 UART電平轉換晶片U6的9腳與微處理器晶片U3的64腳連接；第二 UART電平轉換晶片U6的16腳與第三十六電容C36的一端連接並作為3.3V電壓輸出端；第二 UART電平轉換晶片U6的2腳與第三十五電容C35的一端連接；第三十五電容C35的另一端與第三十六電容C36的另一端連接並接地；第二 UART電平轉換晶片U6的14腳與第五接插件P5的5腳連接；第二 UART電平轉換晶片U6的7腳與第五接插件P5的I腳連接；第二 UART電平轉換晶片U6的13腳與第五接插件P5的6腳連接；第二 UART電平轉換晶片U6的8腳與第五接插件P5的2腳連接；第二 UART電平轉換晶片U6的6腳與第三十七電容C37的一端連接；第三十七電容C37的另一端、第
二UART電平轉換晶片U6的15腳、第五接插件P5的剩餘腳均接地；第三接插件P3的I腳與微處理器晶片U3的93腳連接；第三接插件P3的2腳與微處理器晶片U3的92腳連接；第三接插件P3的3腳接地。第一 UART電平轉換晶片U5的型號為MAX3232CSE，第二 UART電平轉換晶片U6的型號 為MAX3232CSE。如圖9所示，JLINK調試電路單元包括第四電阻R4，第五電阻R5，第六電阻R6，第七電阻R7，第八電阻R8，第九電阻R9，第十電阻R10，第二接插件P2。第二接插件？2的1腳和2腳均作為3.3V電壓輸出端；第二接插件P2的3腳與微處理器晶片U3的90腳、第七電阻R7的一端連接；第二接插件P2的5腳與微處理器晶片U3的77腳、第六電阻R6的一端連接；第二接插件P2的7腳與微處理器晶片U3的72腳、第五電阻R5的一端連接；第二接插件P2的9腳與微處理器晶片U3的76腳、第八電阻R8的一端連接；第二接插件P2的13腳與微處理器晶片U3的89腳、第四電阻R4的一端連接；第二接插件P2的15腳為復位腳；第二接插件P2的17腳與第九電阻R9的一端連接；第二接插件P2的19腳與第十電阻RlO的一端連接；第四電阻R4的另一端與第五電阻R5的另一端、第六電阻R6的另一端、第七電阻R7的另一端連接並作為3.3V電壓輸出端；第八電阻R8的另一端與第九電阻R9的另一端、第十電阻RlO的另一端連接並接地；第二接插件P2的4腳與6腳、8腳、10腳、12腳、14腳、16腳、18腳、20腳連接並接地；第二接插件P2的11腳架空。微處理器晶片U3的剩餘引腳均架空。 該水下觀測網絡控制電路工作過程如下: 太陽能板為通過太陽能板控制器為12V6AH的聚合物鋰電池充電，鋰電池提供12V電源，供給觀測節點附帶的水文傳感器或其他測量模塊電源；同時，12V電源通過LM2596提供控制板上其他模塊所需的5V電源，如GPS模塊、ZigBee模塊等；5V電源通過LM1117轉換為3.3V電源，提供STM32F207微處理器、SD卡存貯單元、通信接口單元等部分供電。控制單元通過GPS收集本節點所處位置，通過RS232串口收集串行接口的傳感器採集的信息，通過AD採集其他狀態信息，然後將這些信息處理後存貯於SD卡，同時由ZigBee模塊通過其他中繼節點送至中心節點(本地的ZigBee模塊同時作為其他節點的中繼節點)，中心節點再將信息通過GPRS/WDMA網絡送至數據中心存貯顯示。中心節點控制板本身與普通節點相同，區別之處在於普通節點控制板只安裝ZigBee無線模塊，中心節點控制板除安裝ZigBee模塊外，尚需安裝GPRS/WDMA無線通信模塊。
權利要求1.水下觀測網絡控制電路，包括電源管理模塊、微處理器電路模塊、傾角傳感器單元電路、模擬信號復用調理電路單元、SD卡存貯電路單元、UART接口電路單元和JLINK調試電路單元，所述的電源管理模塊包括5V電源轉換電路，5V轉±12V電源轉換電路和3.3V電源轉換電路； 其特徵在於:5V電源轉換電路包括第一接插件P1、第一極性電容Cl、第二極性電容C2、第一二極體D1、第一電壓轉換晶片U1、第一發光二極體D2、第一電阻R1、第一電感LI,電壓轉換晶片Ul的I腳與第一接插件Pl的2腳、第一極性電容Cl的正極連接；電壓轉換晶片Ul的2腳與第一二極體Dl的陰極、第一電感LI的一端連接；電壓轉換晶片Ul的3腳、5腳與第一極性電容Cl的負極、第一接插件Pl的I腳連接並接地連接；電壓轉換晶片Ul的4腳與第一電感LI的另一端、第二極性電容C2的正極、第一發光二極體D2的正極連接並作為5V電壓輸出端；第一發光二極體D2的負極與第一電阻Rl的一端連接；第一電阻Rl的另一端、第二極性電容C2的負極、第一二極體Dl的正極均接地，第一電壓轉換晶片Ul的型號採用 LM25768 ； .3.3V電源轉換電路包括第二電壓轉換晶片U2、第三極性電容C3、第四電容C4、第五電容C5、第二電感L2，第二電壓轉換晶片U2的I腳與第三極性電容C3的負極、第四電容C4的一端、第五電容C5的一端連接並接地；第二電壓轉換晶片U2的2腳與4腳、第三極性電容C3的正極、第四電容C4的另一端、第二電感L2的一端連接；第二電壓轉換晶片U2的3腳作為5V電壓輸出端；第二電感L2的另一端與第五電容C5的另一端連接並作為5V電壓輸出端，第二電壓轉換晶片U2的型號採用REGl117-3.3 ； 5V轉±12V電路包括第二i^一極性電容C21、第二十二極性電容C22、第二十三極性電容C23、第二十四電容C24、第二十五電容C25、電壓轉換模塊U9，電壓轉換模塊U9的I腳與第二H^一極性電容C21的正極連接並作為5V電壓輸出端；電壓轉換模塊U9的2腳接地連接；電壓轉換模塊U9的7腳與第二十二極性電容C22的正極、第二十四電容C24的一端連接並作為+12V電壓的輸出端；電壓轉換模塊U9的9腳與第二十三極性電容C23的負極、第二十五電容C25的一 端連接並作為-12V電壓輸出端；電壓轉換模塊U9的10腳與第二十三極性電容C23的正極、 第二十五電容C25的另一端連接並接地；第二i^一極性電容C21的負極、第二十二極性電容C22的負極、第二十四電容C24的另一端均接地； 微處理器電路模塊包括微處理器晶片U3，第四發光二極體D4，第五發光二極體D5，第六發光二極體D6，第七發光二級管D7，第六電容C6，第七電容C7，第八電容C8，第九電容C9，第十電容C10，第i^一電容C11，第十二電容C12，第十三電容C13，第十四電容C14，第十五電容C15，第十六電容C16，第十七電容C17，第十八電容C18，第十九電容C19，第二十電容C20，第四十二電容C42，第一晶振Y1，第二晶振Y2，第二電阻R2，第三電阻R3，第i^一電阻R11，第十二電阻R12，第十三電阻R13，第十四電阻R14，第十五電阻R15，第十六電阻R16，參考電源晶片U4，微處理器晶片U3的I腳與第四發光二極體D4的陰極連接；微處理器晶片U3的2腳與第五發光二極體D5的陰極連接；微處理器晶片U3的3腳與第六發光二極體D6的陰極連接；微處理器晶片U3的4腳與第七發光二級管D7的陰極連接；第四發光二極體D4的陽極與第五發光二極體D5的陽極、第六發光二極體D6的陽極、第七發光二級管D7的陽極連接並作為3.3V電壓輸出端；微處理器晶片U3的12腳與第一晶振Yl的2端和第六電容C6的一端連接；微處理器晶片U3的13腳與第一晶振Π的I端和第七電容C7的一端連接；第六電容C6的另一端與第七電容C7的另一端連接並接地；微處理器晶片U3的14腳與第十電容ClO的一端和第^ 電阻Rll的一端連接；第十電容ClO的另一端接地；第i 電阻Rll的另一端作為3.3V電壓輸出端；微處理器晶片U3的49腳與第八電容C8的一端連接；第八電容C8的另一端與第九電容C9的一端連接並接地；微處理器晶片U3的73腳與第九電容C9的另一端連接；微處理器晶片U3的94腳與第二電阻R2的一端連接；第二電阻R2的另一端接地；微處理器晶片U3的99腳與第三電阻R3的一端連接；第三電阻R3的另一端接地；微處理器晶片U3的74腳與27腳、10腳、20腳連接並接地；微處理器晶片U3的21腳與第十三電容C13的一端、第十二電阻R12的一端、參考電源晶片U4的陰極連接；第十二電阻R12的另一端作為3.3V電壓輸出端；第十三電容C13的另一端和參考電源晶片U4的陽極均接地;微處理器晶片U3的22腳與19腳、11腳、28腳、100腳、75腳、50腳連接並作為3.3V電壓輸出端；微處理器晶片U3的6腳與第四十二電容C42的一端、Bat的I腳連接；Bat的2腳和第四十二電容C42的另一端接地；微處理器晶片U3的9腳與第二晶振Y2的I端、第十二電容C12的一端連接；微處理器晶片U3的8腳與第二晶振Y2的2端、第^ 電容Cll的一端連接；第^ 電容Cll的另一端和第十二電容C12的另一端均接地；第十四電容C14的一端與第十五電容C15的一端、第十六電容C16的一端、第十七電容C17的一端、第十八電容C18的一端、第十九電容C19的一端、第二十電容C20的一端連接並作為3.3V電壓輸出端；第十四電容C14的另一端與第十五電容C15的另一端、第十六電容C16的另一端、第十七電容C17的另一端、第十八電容C18的另一端、第十九電容C19的另一端、第二十電容C20的另一端連接並接地，參考電源晶片U4的型號為LM4040AM3-2.5 ；微處理器晶片U3的型號為STM32F207 ； 傾角傳感器單元電路包括傾角傳 感器U13，第二十七電容C27，第四十電容C40，第四i^一電容C41，第一運算放大器U11，第二運算放大器U12，第十七電阻R17，第十八電阻R18，第十九電阻R19，第二十電阻R20，傾角傳感器U13的5腳與第二運算放大器U12的3腳連接；第二運算放大器U12的2腳與I腳、第十九電阻R19的一端連接；第二運算放大器U12的4腳接地；第二運算放大器U12的8腳與第四十電容C40的一端連接並作為5V電壓輸出端；第二運算放大器U12的5腳與第十九電阻R19的另一端、第二十電阻R20的一端連接；第二運算放大器U12的6腳與7腳、微處理器晶片U3的34腳連接；第二十電阻R20的另一端、第四十電容C40的另一端均接地；傾角傳感器U13的6腳接地；傾角傳感器Ul3的11腳與第一運算放大器Ull的3腳連接；第一運算放大器Ull的2腳與I腳、第十七電阻R17的一端連接；第一運算放大器Ull的4腳接地；第一運算放大器Ull的8腳與第二十七電容C27的一端連接並作為5V電壓輸出端；第一運算放大器Ull的5腳與第十七電阻R17的另一端、第十八電阻R18的一端連接；第一運算放大器Ull的6腳與7腳、微處理器晶片U3的35腳連接；第十八電阻R18的另一端和第二十七電容C27的另一端均接地；第一運算放大器Ull的12腳與第四^^一電容C41的一端連接；第四i^一電容C41的另一端接地；第一運算放大器Ull的其餘腳架空，第一運算放大器Ull的型號為SCA100T ； 模擬信號復用調理電路單元包括第十接插件P10，第二十六電容C26，第三十八電容C38，第三十九電容C39，第三二極體D3，模擬開關晶片U8，運算放大器晶片U10，第二i^一電阻R21，第二十二電阻R22，模擬開關晶片U8的3腳與第三十八電容C38的一端連接並作為-12V電壓輸出端；第三十八電容C38的另一端接地；模擬開關晶片U8的9腳與第十接插件PlO的I腳連接；模擬開關晶片U8的10腳與第十接插件PlO的3腳連接；模擬開關晶片U8的11腳與第十接插件PlO的5腳連接；模擬開關晶片U8的12腳與第十接插件PlO的7腳連接；模擬開關晶片U8的7腳與第十接插件PlO的9腳連接；模擬開關晶片U8的6腳與第十接插件PlO的11腳連接；模擬開關晶片U8的5腳與第十接插件PlO的13腳連接；模擬開關晶片U8的4腳與第十接插件PlO的15腳連接；模擬開關晶片U8的13腳與第三十九電容C39的一端連接並作為+12V電壓輸出端；第三十九電容C39的另一端接地；模擬開關晶片U8的2腳與微處理器晶片U3的29腳連接；模擬開關晶片U8的15腳與微處理器晶片U3的32腳連接；模擬開關晶片U8的16腳與微處理器晶片U3的31腳連接；模擬開關晶片U8的I腳與微處理器晶片U3的30腳連接；模擬開關晶片U8的8腳與第三二極體D3的陰極、運算放大器晶片UlO的3腳連接；第三二極體D3的陽極接地；運算放大器晶片UlO的2腳與I腳、第二十一電阻R21的一端連接；運算放大器晶片UlO的4腳接地；運算放大器晶片UlO的8腳與第二十六電容C26的一端連接並作為5V電壓輸出端；第二十六電容C26的另一端接地；模擬開關晶片U8的14腳接地；第二十一電阻R21的另一端與第二十二電阻R22的一端、運算放大器晶片UlO的5腳連接；第二十二電阻R22的另一端接地；運算放大器晶片UlO的6腳與7腳、微處理器晶片U3的33腳連接；第十接插件PlO的2腳與4腳、6腳、8腳、10腳、12腳、14腳、16腳連接並接地，模擬開關晶片U8的型號為MAX308CSE ； SD卡存貯電路單元包括第四十三電容C43，第二十五電阻R25，第二十六電阻R26，第二十七電阻R27，第二十八電阻R28，第二十九電阻R29，第三十電阻R30，SD卡插座U7，SD卡插座U7的I腳與第三十電阻R30的一端、微處理器晶片U3的78腳連接；SD卡插座U7的2腳與第二十九電阻R29的一端、微處理器晶片U3的79腳連接；SD卡插座U7的3腳與第二十八電阻R28的一端、微處理器晶片U3的83腳連接；SD卡插座U7的4腳與第四十三電容C43的一端連接；第四十三電容C43的另一端接地；SD卡插座U7的5腳與第二十五電阻R25的一端、微處理器晶片U3的80腳連接；SD卡插座U7的6腳接地；SD卡插座U7的7腳與第二十六電阻R26的一端、微處理器晶片U3的65腳連接；SD卡插座U7的8腳與第二十七電阻R27的一端、微處理器晶片U3的66腳連接；SD卡插座U7的9腳接地；第二十五電阻R25的另一端與第二十六電阻R26的另一端、第二十七電阻R27的另一端連接並作為.3.3V電壓輸出端，SD卡插座U7的型號為MicroSD ； UART接口電路單元包括第二十八電容C28，第二十九電容C29，第三十電容C30，第電容C31，第三十二電容C32，第三十三電容C33，第三十四電容C34，第三十五電容C35，第三十六電容C36，第三十七電容C37，第一 UART電平轉換晶片U5，第二 UART電平轉換晶片U6，第三接插件P3，第四接插件P4，第五接插件P5，第一 UART電平轉換晶片U5的I腳與第二十八電容C28的一端連接；第一 UART電平轉換晶片U5的3腳與第二十八電容C28的另一端連接；第一 UART電平轉換晶片U5的4腳與第二十九電容C29的一端連接；第一UART電平轉換晶片U5的5腳與第二十九電容C29的一端連接；第一 UART電平轉換晶片U5的11腳與微處理器晶片U3的23腳連接；第一 UART電平轉換晶片U5的10腳與微處理器晶片U3的25腳連接；第一 UART電平轉換晶片U5的12腳與微處理器晶片U3的24腳連接；第一 UART電平轉換晶片U5的9腳與微處理器晶片U3的26腳連接 』第一 UART電平轉換晶片U5的16腳與第三i^一電容C31的一端連接並作為3.3V電壓輸出端；第一 UART電平轉換晶片U5的2腳與第三十電容C30的一端連接；第三十電容C30的另一端與第三i一電容C31的另一端連接並接地；第一 UART電平轉換晶片U5的14腳與第四接插件P4的2腳連接；第一 UART電平轉換晶片U5的7腳與第四接插件P4的6腳連接；第一 UART電平轉換晶片U5的13腳與第四接插件P4的I腳連接；第一 UART電平轉換晶片U5的8腳與第四接插件P4的5腳連接；第一 UART電平轉換晶片U5的6腳與第三十二電容C32的一端連接；第三十二電容C32的另一端、第一 UART電平轉換晶片U5的15腳、第四接插件P4的剩餘腳均接地；第二 UART電平轉換晶片U6的I腳與第三十三電容C33的一端連接；第二 UART電平轉換晶片U6的3腳與第三十三電容C33的另一端連接；第二 UART電平轉換晶片U6的4腳與第三十四電容C34的一端連接；第二 UART電平轉換晶片U6的5腳與第三十四電容C34的另一端連接；第二 UART電平轉換晶片U6的11腳與微處理器晶片U3的55腳連接；第二UART電平轉換晶片U6的10腳與微處理器晶片U3的63腳連接；第二 UART電平轉換晶片U6的12腳與微處理器晶片U3的56腳連接；第二 UART電平轉換晶片U6的9腳與微處理器晶片U3的64腳連接；第二 UART電平轉換晶片U6的16腳與第三十六電容C36的一端連接並作為3.3V電壓輸出端；第二 UART電平轉換晶片U6的2腳與第三十五電容C35的一端連接；第三十五電容C35的另一端與第三十六電容C36的另一端連接並接地；第二 UART電平轉換晶片U6的14腳與第五接插件P5的5腳連接；第二 UART電平轉換晶片U6的7腳與第五接插件P5的I腳連接；第二 UART電平轉換晶片U6的13腳與第五接插件P5的6腳連接；第二 UART電平轉換晶片U6的8腳與第五接插件P5的2腳連接；第二 UART電平轉換晶片U6的6腳與第三十七電容C37的一端連接；第三十七電容C37的另一端、第二 UART電平轉換晶片U6的15腳、第五接插件P5的剩餘腳均接地；第三接插件P3的I腳與微處理器晶片U3的93腳連接；第三接插件P3的2腳與微處理器晶片U3的92腳連接；第三接插件P3的3腳接地，第一 UART電平轉換晶片U5的型號為MAX3232CSE，第二 UART電平轉換晶片U6的型號為MAX3232CSE ； JLINK調試電路單元包括第四電阻R4，第五電阻R5，第六電阻R6，第七電阻R7，第八電阻R8，第九電阻R9，第十電阻R10，第二接插件P2，第二接插件P2的I腳和2腳均作為3.3V電壓輸出端；第二接插件P2的3腳與微處理器晶片U3的90腳、第七電阻R7的一端連接；第二接插件P2的5腳與微處理器晶片U3的77腳、第六電阻R6的一端連接；第二接插件P2的7腳與微處理器晶片U3的72腳、第五電阻R5的一端連接；第二接插件P2的9腳與微處理器晶片U3的76腳、第八電阻R8的一端連接；第二接插件P2的13腳與微處理器晶片U3的89腳、第四電阻R4的一端連接；第二接插件P2的15腳為復位腳；第二接插件P2的17腳與第九電阻R9的一端連接；第二接插件P2的19腳與第十電阻RlO的一端連接；第四電阻R4的另一端與第五電阻R5的另一端、第六電阻R6的另一端、第七電阻R7的另一端連接並作為3.3V電壓輸出端；第八電阻R8的另一端與第九電阻R9的另一端、第十電阻RlO的另一端連接並接地；第二接插件P2的4腳與6腳、8腳、10腳、12腳、14腳、16腳、18腳、20腳連接並接地；第二接插件P2的11腳架空； 微處理器晶片U3的剩餘引腳均架空。
專利摘要本實用新型公開一種水下觀測網絡控制電路，包括電源管理模塊、微處理器電路模塊、傾角傳感器單元電路、模擬信號復用調理電路單元、SD卡存貯電路單元、UART接口電路單元和JLINK調試電路單元。電源管理模塊包括5V電源轉換電路、5V轉±12V電源轉換電路和3.3V電源轉換電路。本實用新型設備通信擴展能力強，提供CMOS電平及RS232電平共5個UART串口，傳輸速度快，實時性強。不同節點之間通過ZigBee無線通信，網絡容量大，可支持大範圍水域的調查需求，設備功耗低，環境適應性強，設備處理速度快，功能強大。本實用新型採用高性能處理器，外擴多路AD、RS232串口、多路IO，支持高速大容量外設存貯。
文檔編號H04W84/18GK202976444SQ20122072859
公開日2013年6月5日 申請日期2012年12月25日 優先權日2012年12月25日
發明者劉純虎, 顧梅園 申請人:杭州電子科技大學