一種可編程計數器裝置製造方法
2023-06-05 17:29:41 3
一種可編程計數器裝置製造方法
【專利摘要】本實用新型公開了一種可編程計數器裝置，包括8254計數器和單片機控制電路、八相三態緩衝器74LS244輔助電路；8254計數器和單片機控制電路完成8254通道級聯和單片機對8254預送正脈衝任務，利用8254計數器讀回指令加1修正解決計數問題；八相三態緩衝器74LS244輔助電路完成計數初值裝入，當脈衝來臨時完成計數器的減1計數，解決無計數脈衝和計數值偏低問題；本實用新型的裝置具有提高8254計數器計數精準度的特點。
【專利說明】
【技術領域】
[0001] 本實用新型涉及一種可編程計數器的應用，屬於半導體應用領域，具體地說，涉及 一種可編程計數器的裝置。 一種可編程計數器裝置
【背景技術】
[0002] Intel8254是一種通用的可編程定時/計數器，內含3個獨立的16位定時/計數 器（T/C)，由於晶片本身的特性，使之在事件計數時存在一定的問題。
[0003] (1)無計數脈衝問題；8254控制字的裝入與時鐘無關，即使沒有時鐘輸入，控制字 仍然可以裝入控制字寄存器，但是，計數初值必須經過一個完整的正脈衝才能被裝入計數 寄存器；當外部沒有時鐘輸入時，初值則不能被裝入計數寄存器，此時從計數器中讀取的值 是不確定的，無意義。
[0004] (2)計數值偏低問題；在寫入初值後第一個正脈衝的下降沿只是把初值裝入計數 寄存器，並不開始計數，而是在下一個正脈衝的下降沿才開始減1計數。
[0005] (3)通道級聯問題；當外部計數範圍超過65536時，可以把計數器0和計數器1通 道級聯，構成一個32位的計數器，其計數初值分別為隊和&，但同時也出現了問題；問題 一：當計數值小於65536時，計數器1的初值N1沒被裝入寄存器，則從通道1讀出的值是無 意義的；問題二：計數器〇的計數值應減至〇時，才向計數器1借位，但實際上計數器〇的計 數值減到1時，就向計數器1借位，計數器1開始減1，若此時讀值，則計數器1多減1，計數 值比實際值大隊；問題三：當讀後一個通道的計數值時，前一個通道的計數值可能改變了。
[0006] 《8254在事件計數方面的問題與解決》，三明職業大學電子系的饒連周在三明職業 大學學報第1期發表，發表時間1999年，該文獻公開了一種利用MCS-51單片機和74LS74 雙D觸發器外加解碼器的方法解決8254計數器在事件計數方面存在的問題，該方法電路連 接繁瑣，僅僅使用雙D觸發器難以避免計數值偏低的問題。 實用新型內容
[0007] 針對上述存在的問題和現有技術的不足，本實用新型的目的在於提供一種解決 8254可編程計數器在計數方面問題的可編程計數器裝置。
[0008] 本實用新型的技術方案是：一種可編程計數器裝置，包括8254計數器和單片機控 制電路，其特徵在於，還包括74LS244八相三態緩衝器輔助電路。
[0009] 所述8254計數器和單片機控制電路包括8254計數器U3、8254計數器U5、單片機 U4、電阻R3、電容C3、電容C1、晶振Y1、電容C2 ;8254計數器U3的1腳至8腳和8254計數 器U5的1腳至8腳共同與單片機U4的22腳至29腳依次相連，8254計數器U3的21腳與 單片機U4的36腳相連，8254計數器U3的22腳、8254計數器U5的22腳與單片機U4的37 腳相連，8254計數器U3的23腳、8254計數器U5的23腳與單片機U4的38腳相連，8254計 數器U3的19腳、8254計數器U5的19腳與單片機U4的39腳相連，8254計數器U3的20 腳、8254計數器U5的20腳與單片機U4的40腳相連，8254計數器U3的16腳和8254計數 器U3的18腳共同接地，8254計數器U3的14腳、8254計數器U3的11腳與8254計數器U5 的14腳、8254計數器U5的11腳共同接電源Vcc，8254計數器U5的21腳與單片機U4的 35腳相連，8254計數器U5的16腳和8254計數器U5的18腳共同接地，單片機U4的9腳 與電阻R3的一端、電容C3的一端相連，電阻R3的另一端接電源Vcc，電容C3的另一端接 地，單片機U4的12腳與晶振Y1的一端、電容C1的一端相連，電容C1的另一端接地，單片 機U4的13腳與晶振Y1的另一端、電容C2的一端相連，電容C2的另一端接地，單片機U4 的10腳、單片機U4的30腳、單片機U4的32腳共同接電源Vcc，單片機U4的31腳、單片機 U4的11腳共同接地。
[0010] 所述74LS244八相三態緩衝器輔助電路包括7474雙D觸發器Ul、74LS244八相三 態緩衝器U2、外部信號輸入端P1 ;7474雙D觸發器U1的3腳與7474雙D觸發器U1的9 腳相連，7474雙D觸發器U1的4腳接電源Vcc，7474雙D觸發器U1的2腳與單片機U4的 34腳相連，7474雙D觸發器U1的1腳、單片機U4的2腳與8254計數器U5的13腳相連， 7474雙D觸發器U1的10腳、7474雙D觸發器U1的11腳與74LS244八相三態緩衝器U2 的4腳、外部信號輸入端P1的3腳相連，7474雙D觸發器U1的12腳與7474雙D觸發器 U1的13腳共同接地，7474雙D觸發器U1的6腳與74LS244八相三態緩衝器U2的1腳相 連，74LS244八相三態緩衝器U2的2腳與8254計數器U3的10腳相連，74LS244八相三態 緩衝器U2的6腳與8254計數器U5的10腳相連，74LS244八相三態緩衝器U2的8腳與外 部信號輸入端P1的2腳相連，74LS244八相三態緩衝器U2的19腳與單片機U4的33腳相 連，74LS244八相三態緩衝器U2的11腳、74LS244八相三態緩衝器U2的13腳、74LS244八 相三態緩衝器U2的15腳、74LS244八相三態緩衝器U2的17腳與單片機U4的1腳相連， 74LS244八相三態緩衝器U2的18腳、74LS244八相三態緩衝器U2的3腳與8254計數器U3 的15腳相連，74LS244八相三態緩衝器U2的16腳、74LS244八相三態緩衝器U2的5腳與 8254計數器U3的9腳相連，74LS244八相三態緩衝器U2的14腳、74LS244八相三態緩衝器 U2的7腳與8254計數器U5的15腳相連，74LS244八相三態緩衝器U2的12腳、74LS244八 相三態緩衝器U2的9腳與8254計數器U5的9腳相連，外部信號輸入端P1的1腳接地。 [0011] 與現有技術相比，本實用新型的有益效果是：
[0012] 1.解決8254計數器的計數問題。利用74LS244八相三態緩衝器和7474雙D觸發 器，結合軟體編程能有效解決8254計數器存在的無計數脈衝問題、計數值偏低問題和通道 級聯問題。
[0013] 2.準確度高。通過軟硬體結合，解決問題的同時大大提高了 8254計數器的計數精 準度。
[0014] 3.操作簡單。本實用新型採用單片機和8254計數器為核心部件，組件少，操作簡 單。
【專利附圖】
【附圖說明】
[0015] 圖1是本實用新型的8254可編程計數器通用晶片的內部邏輯圖。
[0016] 圖2是本實用新型的8254可編程計數器通用晶片的計數器內部邏輯圖。
[0017] 圖3是本實用新型的8254可編程計數器通用晶片的外部引腳圖。
[0018] 圖4是本實用新型的8254方式2的工作時序圖。
[0019] 圖5是本實用新型的8254的控制字格式圖。
[0020] 圖6是本實用新型的8254讀回命令控制字格式圖。
[0021] 圖7是8254所存在的計數值偏低問題波形示意圖。
[0022] 圖8是本實用新型的八相三態緩衝器74LS244的引腳和對應真值表圖。
[0023] 圖9是本實用新型的8254計數器和單片機控制電路連接圖。
[0024] 圖10是本實用新型的八相三態緩衝器74LS244輔助電路連接圖。
【具體實施方式】
[0025] 下面結合附圖和具體實施例對本實用新型作進一步詳細的說明。
[0026] 首先，簡述8254可編程計數器的基本構成和工作方式。參見圖1，8254計數器內 部邏輯包括與CPU相連的數據總線緩衝器、讀/寫控制邏輯、控制字寄存器和三個計數器； (PU通過數據總線緩衝器向8254計數器寫入控制命令、計數初值或讀當前計數值；讀/寫 控制邏輯用於控制8254計數器內部寄存器的讀/寫操作；控制字寄存器存儲控制字指令， 設定8254計數器不同的工作方式；三個計數器完全相同但是彼此獨立，各自可按照編程設 定的方式工作。
[0027] 參見圖2,計數器內部邏輯包括初始值寄存器CR、一個減"1"計數執行部件CE和 一個16位輸出鎖存計數器0L，配有控制邏輯電路、控制字寄存器和狀態寄存器等。初始值 一旦寫入CR，則自動送入CE ;當門控信號GATE有效時，CE按時鐘信號CLK減"1"計數，CE 減為0時，由OUT引腳輸出計數回零信號；在計數過程中，0L跟隨CE的變化。當CPU寫入 鎖存命令時，0L鎖存當前計數值，直至CPU讀取計數值之後，0L再繼續跟隨CE的值；作為 發生器時計數初值N = fi/%，&為輸入CLK頻率，&為OUT輸出頻率，在不同工作方式及定 時/計數時的應用不同。
[0028] 參見圖3,8254計數器外部引腳中％?D7為三態雙向數據端；涵、頑為讀寫信 號，低電平有效；在為片選端，低電平有效ApAiS接口寄存器選擇端；0^?0^ 2為時鐘 輸入端，輸入定時/計數脈衝；GAT^?GATE2為門控制輸入端，控制計數器的啟動或停止， 高電平有效；0UI；?0UT 2為輸出端，輸出波形取決於工作模式；Vcc為+5V供電電源端；GND 接地。
[0029] 參見圖4,8254計數器的每個計數器都有六種計數方式，在本實施例中，我們使用 的是工作方式2,方式2的具體工作過程為：8254計數器先完成初始化，控制字CW寫入之 後，OUT初始電平為高，在計數初值N被裝入初值寄存器CR後第一個CLK的下降沿將N裝 入計數執行單元CE，待CLK的下一個下降沿到來且門控信號GATE為高電平時，計數器啟動 減" 1"計數，此時OUT仍保持高電平，直到計數值減到" 1"時，OUT才輸出低電平，維持一個 時鐘周期後又恢復為高電平，同時自動將計數初值N加載到CE，再重複以上過程，形成循環 計數；輸出低電平的時間是一個時鐘周期，從一個輸出脈衝到下一個輸出脈衝的時間等於 計數初值N。
[0030] 參見圖5,顯示了 8254計數器的控制字格式，因為對8254計數器的編程是通過先 寫控制字，再寫初值來實現的，其中SQSQ為計數器選擇位，SQSQ = 00對應選擇計數器 0, SQSQ = 01對應選擇計數器1，SQSQ = 10對應選擇計數器2, SQSQ = 11對應讀回命 令；為讀/寫格式選擇位，= 00時計數器鎖存，= 01時只讀/寫計數 器的低字節，= 10時只讀/寫計數器的高字節，= 11時先讀/寫計數器的低 字節，再讀/寫計數器的高字節；Μ2ΜΛ為工作方式選擇位，Μ2ΜΛ = 110或111對應選擇工 作方式2, BCD對應的是計數碼制選擇位，取0時以16位二進位計數，取1時以二-十進位 計數。
[0031] 參見圖6,8254計數器的一個顯著特點就是具有讀回狀態功能，讀回命令可以將 三個計數器的計數值和狀態鎖存，並向CPU返回一個狀態字，控制字格式中D 7D6 = 11是讀 回命令的標誌位，D5 = 0為鎖存計數值，D4 = 0為鎖存狀態信息，D3?Di是計數器選擇位， 一次可以鎖存一個或多個計數器的狀態值或狀態信息，當某一計數器中的狀態值或狀態信 息被CPU讀取後，鎖存失效；讀回命令寫入控制埠，狀態信息和計數值都通過計數器埠 讀取；如果使讀回命令的D 5和D4位都為0,即狀態信息和計數值都要讀回，讀取的順序是： 先讀取狀態信息，後讀取計數值。
[0032] 8254計數器在計數時所存在的問題可參見圖7,8254計數器在寫入初值後第一個 正脈衝的下降沿只是把初值裝入計數寄存器，並不開始計數，而是在下一個正脈衝的下降 沿才開始減" 1"計數；因此，涵在a處被拉高時，計數器少計1個脈衝；涵在b處被拉高 時，計數器少計2個脈衝，從而出現計數值偏低的現象。
[0033] 參見圖8,在本實施例中使用八相三態緩衝器74LS244解決無計數脈衝問題和計 數值偏低問題，八相三態緩衝器74LS244中1石和2石為使能控制端，低電平有效，1A1?1A4 和2A1?2A4為輸入端，1Y1?1Y4和2Y1?2Y4為輸出端，當使能端為低電平時，輸出與輸 入保持一致，當使能端為高電平時，輸入端無論為高電平還是低電平，輸出端均為高阻態。
[0034] 參見圖9,8254計數器和單片機控制電路包括8254計數器U3、8254計數器U5、單 片機U4、電阻R3、電容C3、電容C1、晶振Y1、電容C2 ;8254計數器U3的1腳至8腳和8254 計數器U5的1腳至8腳共同與單片機U4的22腳至29腳相連，8254計數器U3的21腳與 單片機U4的36腳相連，8254計數器U3的22腳、8254計數器U5的22腳與單片機U4的37 腳相連，8254計數器U3的23腳、8254計數器U5的23腳與單片機U4的38腳相連，8254計 數器U3的19腳、8254計數器U5的19腳與單片機U4的39腳相連，8254計數器U3的20 腳、8254計數器U5的20腳與單片機U4的40腳相連，8254計數器U3的16腳和8254計數 器U3的18腳共同接地，8254計數器U3的14腳、8254計數器U3的11腳與8254計數器U5 的14腳、8254計數器U5的11腳共同接電源Vcc，8254計數器U5的21腳與單片機U4的 35腳相連，8254計數器U5的16腳和8254計數器U5的18腳共同接地，單片機U4的9腳 與電阻R3的一端、電容C3的一端相連，電阻R3的另一端接電源Vcc，電容C3的另一端接 地，單片機U4的12腳與晶振Y1的一端、電容C1的一端相連，電容C1的另一端接地，單片 機U4的13腳與晶振Y1的另一端、電容C2的一端相連，電容C2的另一端接地，單片機U4 的10腳、單片機U4的30腳、單片機U4的32腳共同接電源Vcc，單片機U4的31腳、單片機 U4的11腳共同接地。
[0035] 參見圖10,74LS244八相三態緩衝器輔助電路包括7474雙D觸發器UU74LS244 八相三態緩衝器U2、外部輸入信號端P1 ;7474雙D觸發器U1的3腳與7474雙D觸發器U1 的9腳相連，7474雙D觸發器U1的4腳接電源Vcc，7474雙D觸發器U1的2腳與單片機U4 的34腳相連，7474雙D觸發器U1的1腳、單片機U4的2腳與8254計數器U5的13腳相 連，7474雙D觸發器U1的10腳、7474雙D觸發器U1的11腳與74LS244八相三態緩衝器 U2的4腳、外部輸入信號端P1的3腳相連，7474雙D觸發器U1的12腳與7474雙D觸發 器U1的13腳共同接地，7474雙D觸發器U1的6腳與74LS244八相三態緩衝器U2的1腳 相連，74LS244八相三態緩衝器U2的2腳與8254計數器U3的10腳相連，74LS244八相三 態緩衝器U2的6腳與8254計數器U5的10腳相連，74LS244八相三態緩衝器U2的8腳與 外部輸入信號端P1的2腳相連，74LS244八相三態緩衝器U2的19腳與單片機U4的33腳 相連，74LS244八相三態緩衝器U2的11腳、74LS244八相三態緩衝器U2的13腳、74LS244 八相三態緩衝器U2的15腳、74LS244八相三態緩衝器U2的17腳與單片機U4的1腳相連， 74LS244八相三態緩衝器U2的18腳、74LS244八相三態緩衝器U2的3腳與8254計數器U3 的15腳相連，74LS244八相三態緩衝器U2的16腳、74LS244八相三態緩衝器U2的5腳與 8254計數器U3的9腳相連，74LS244八相三態緩衝器U2的14腳、74LS244八相三態緩衝器 U2的7腳與8254計數器U5的15腳相連，74LS244八相三態緩衝器U2的12腳、74LS244八 相三態緩衝器U2的9腳與8254計數器U5的9腳相連，外部輸入信號端P1的1腳接地。單 片機U4的PA7輸出低電平使74LS244八相三態緩衝器U2的控制端使能，74LS244八相 三態緩衝器U2的輸入端2Α1和輸出端2Υ1、輸入端2Α2和輸出端2Υ2、輸入端2Α3和輸出端 2Υ3、輸入端2Α4和輸出端2Υ4分別導通，單片機U4的ΡΒ0埠與CLK1-0、CLK1-1、CLK0-0 和CLK0-1相連，並且單片機U4的ΡΒ0埠輸出正脈衝，在有計數脈衝時8254計數器U3和 8254計數器U5的內部計數器0和內部計數器1的計數初值同時都被裝入8254計數器的內 部寄存器，然後單片機U4輸出高電平使74LS244八相三態緩衝器U2的控制端2G不使能， 單片機U4向7474雙D觸發器U1的數據輸入端發送高電平，7474雙D觸發器U1的反向輸 出端輸出低電平使74LS244八相三態緩衝器U2的控制端0使能，74LS244八相三態緩衝器 U2的輸入端1Α1和輸出端1Υ1、輸入端1Α2和輸出端1Υ2、輸入端1Α3和輸出端1Υ3、輸入端 1Α4和輸出端1Υ4分別導通，外部計數脈衝經外部計數脈衝外部信號輸入端Ρ1的2腳輸入 與8254計數器U5的內部計數器0的脈衝端相連，74LS244八相三態緩衝器U2的輸入端1Α1 與8254計數器U3的內部計數器0的借位輸出端相連，74LS244八相三態緩衝器U2的輸入 端1Α3與8254計數器U5內部計數器0的借位輸出端相連，內部計數器0和內部計數器1 均開始計數；通過單片機U4對8254計數器U3和8254計數器U5的CLK預送正脈衝，使得 計數初值裝入8254計數器的內部寄存器，再當CLK與外部計數脈衝輸入相連時，8254計數 器開始減1計數，解決了計數值偏低的問題，即使外部無計數脈衝，由於初值已被裝入寄存 器，此時計數器內的值也是正確的。
【權利要求】
1. 一種可編程計數器裝置，包括8254計數器和單片機控制電路，其特徵在於，還包括 74LS244八相三態緩衝器輔助電路。
2. 根據權利要求1所述的可編程計數器裝置，其特徵在於，所述8254計數器和單片機 控制電路包括8254計數器U3、8254計數器U5、單片機U4、電阻R3、電容C3、電容C1、晶振 Y1、電容C2 ;8254計數器U3的1腳至8腳和8254計數器U5的1腳至8腳共同與單片機 U4的22腳至29腳依次相連，8254計數器U3的21腳與單片機U4的36腳相連，8254計數 器U3的22腳、8254計數器U5的22腳與單片機U4的37腳相連，8254計數器U3的23腳、 8254計數器U5的23腳與單片機U4的38腳相連，8254計數器U3的19腳、8254計數器U5 的19腳與單片機U4的39腳相連，8254計數器U3的20腳、8254計數器U5的20腳與單片 機U4的40腳相連，8254計數器U3的16腳和8254計數器U3的18腳共同接地，8254計數 器U3的14腳、8254計數器U3的11腳與8254計數器U5的14腳、8254計數器U5的11腳 共同接電源Vcc，8254計數器U5的21腳與單片機U4的35腳相連，8254計數器U5的16腳 和8254計數器U5的18腳共同接地，單片機U4的9腳與電阻R3的一端、電容C3的一端相 連，電阻R3的另一端接電源Vcc，電容C3的另一端接地，單片機U4的12腳與晶振Y1的一 端、電容C1的一端相連，電容C1的另一端接地，單片機U4的13腳與晶振Y1的另一端、電 容C2的一端相連，電容C2的另一端接地，單片機U4的10腳、單片機U4的30腳、單片機U4 的32腳共同接電源Vcc，單片機U4的31腳、單片機U4的11腳共同接地。
3. 根據權利要求1所述的可編程計數器裝置，其特徵在於，所述74LS244八相三態緩 衝器輔助電路包括7474雙D觸發器UU74LS244八相三態緩衝器U2、外部信號輸入端P1 ; 7474雙D觸發器U1的3腳與7474雙D觸發器U1的9腳相連，7474雙D觸發器U1的4腳 接電源Vcc，7474雙D觸發器U1的2腳與單片機U4的34腳相連，7474雙D觸發器U1的 1腳、單片機U4的2腳與8254計數器U5的13腳相連，7474雙D觸發器U1的10腳、7474 雙D觸發器U1的11腳與74LS244八相三態緩衝器U2的4腳、外部信號輸入端P1的3腳 相連，7474雙D觸發器U1的12腳與7474雙D觸發器U1的13腳共同接地，7474雙D觸發 器U1的6腳與74LS244八相三態緩衝器U2的1腳相連，74LS244八相三態緩衝器U2的2 腳與8254計數器U3的10腳相連，74LS244八相三態緩衝器U2的6腳與8254計數器U5的 10腳相連，74LS244八相三態緩衝器U2的8腳與外部信號輸入端P1的2腳相連，74LS244 八相三態緩衝器U2的19腳與單片機U4的33腳相連，74LS244八相三態緩衝器U2的11 腳、74LS244八相三態緩衝器U2的13腳、74LS244八相三態緩衝器U2的15腳、74LS244八 相三態緩衝器U2的17腳與單片機U4的1腳相連，74LS244八相三態緩衝器U2的18腳、 74LS244八相三態緩衝器U2的3腳與8254計數器U3的15腳相連，74LS244八相三態緩衝 器U2的16腳、74LS244八相三態緩衝器U2的5腳與8254計數器U3的9腳相連，74LS244 八相三態緩衝器U2的14腳、74LS244八相三態緩衝器U2的7腳與8254計數器U5的15腳 相連，74LS244八相三態緩衝器U2的12腳、74LS244八相三態緩衝器U2的9腳與8254計 數器U5的9腳相連，外部信號輸入端P1的1腳接地。
【文檔編號】H03K21/38GK203896330SQ201420265009
【公開日】2014年10月22日 申請日期:2014年5月22日 優先權日:2014年5月22日
【發明者】王利強, 周麗, 王飛, 張德星 申請人:天津職業技術師範大學