平面顯示器結構的製作方法

2023-06-04 02:03:01

專利名稱：平面顯示器結構的製作方法
技術領域：
本發明有關一種平面顯示器結構，且特別是有關一種將移位寄存器(Shift
register)電路放置在面板奇偶兩側驅動的平面顯示器結構。
背景技術：
傳統的單邊驅動掃描電路是將移位寄存器電路設置於像素陣列(Pixel matrix) 的左右任何一側，然而在設計高解析度時，這樣的單邊驅動方式將提高面板額緣 寬度。隨著消費者要求產品輕薄短小的需求下，雙邊驅動掃描電路的設計便隨之 而生。
圖1A及圖IB是美國專利第20040217935號所揭示的一種柵極驅動電路方塊 圖。如圖1A所示，移位寄存器SRC一0p SRC一02等奇數級移位寄存器設置於像素陣 列(未顯示於圖中)的一側，並分別提供掃描信號GL1、 GL3等奇數級掃描信號，以 驅動奇數列像素。如圖1B所示，移位寄存器SRC—SRC—^等偶數級移位寄存器 設置於像素陣列的另一側，並分別提供掃描信號GL2、 GU等偶數級掃描信號，以 驅動偶數列像素。
移位寄存器SRC—是根據控制電路(未顯示於圖中)所提供的起始信號ST_0 以及時脈信號CK_0來輸出掃描信號GL"而移位寄存器SRC—是根據控制電路所 提供的另一起始信號ST一E以及時脈信號CK—E來輸出掃描信號GL2。再者，移位 寄存器SRC—02及SRC—E2則分別利用移位寄存器SRCJ)l及SRC一Ei輸出的驅動信號 SI及S2作為起始信號，並分別根據時脈信號CKB—0與CKB—E來輸出掃描信號GL3 及GL4。由於移位寄存器SRC—及SRC—必須分別使用控制電路輸出的不同起始 信號STJ)及ST—E，來產生掃描信號GLi及GL2，而且整個移位寄存器總共使用了 四個時脈信號CK_0、 CK—E、 CKB—0以及CKB一E，皆會提高整個驅動電路的功率損 耗。

發明內容
有鑑於此，本發明的目的就是在提供一種平面顯示器結構。直接使用第一級 移位寄存器的起始信號或輸出信號作為第二級移位寄存器的起始信號，或者僅使 用三個時脈信號來驅動奇偶級的移位寄存器，有效降低平面顯示器的功率損耗。
根據本發明的目的，提出一種平面顯示器結構，包括基板、像素陣列、第一
級移位寄存器以及第二級移位寄存器。基板包括一信號走線。像素陣列設置於基 板上。第一級移位寄存器設置於像素陣列的第一側，並耦接至信號走線，用以根 據第一起始信號的觸發，輸出第一級掃描信號至該像素陣列。第二級移位寄存器 設置於像素陣列的第二側，並耦接至信號走線，用以經由信號走線接收一第二起 始信號。
根據本發明的目的，提出另一種平面顯示器結構，包括像素陣列、第一級移 位寄存器以及第二級移位寄存器。第一級移位寄存器設置於像素陣列的第一側， 用以根據第一時脈信號以及第二時脈信號輸出第一級掃描信號至像素陣列。第二 級移位寄存器設置於像素陣列的第二側，用以根據第二時脈信號以及第三時脈信 號輸出第二級掃描信號至像素陣列。於第一時序階段中，第一時脈信號具有第一 準位，且第二時脈信號以及第三時脈信號具有第二準位；於第二時序階段中，第 一時脈信號以及第三時脈信號具有第二準位，且第二時脈信號具有第一準位；於 第三時序階段中，第一時脈信號以及第二時脈信號具有第二準位，且第三時脈信 號具有第一準位。
為讓本發明的上述目的、特徵、和優點能更明顯易懂，下文特舉兩較佳實施 例，並配合附圖進行詳細說明如下


圖1A及圖1B是美國專利案號20040217935所揭示的一種柵極驅動電路方塊圖。
圖2是依照本發明第一實施例的一種平面顯示器結構方塊圖。 圖3是圖2中平面顯示器的模擬信號時序圖。
圖4是依照本發明第一實施例的平面顯示結構中第二級移位寄存器接收第一 掃描信號的另一走線配置圖。
圖5是依照本發明第一實施例的平面顯示結構中第二級移位寄存器接收第一 級移位寄存器的起始信號的走線配置圖。
圖6是依照本發明第二實施例的一種平面顯示器結構方塊圖。
圖7是圖6中移位寄存器電路結構圖。
圖8是圖6中平面顯示器的模擬信號時序圖。
具體實施例方式
第一實施例
請參照圖2，其是依照本發明第一實施例的一種平面顯示器結構方塊圖。 平面顯示器200，例如是一種非晶矽薄膜電晶體液晶顯示器(a-Si TFT LCD), 其結構包括基板210、像素陣列220、多級移位寄存器以及數據驅動器230。 像素陣列220設置於基板210上。多級移位寄存器，例如是設置於基板210 上，其包括第一級移位寄存器SR1、第三級移位寄存器SR3等奇數級移位寄存 器，以及第二級移位寄存器SR2、第四級移位寄存器SR4等偶數級移位寄存器。 奇數級移位寄存器SR1、 SR3是設置於像素陣列220的左側，且偶數級移位寄 存器SR2、 SR4是設置於像素陣列220的右側。所有移位寄存器是使用相同的 操作電壓VDD及VSS。
第一級移位寄存器SR1接收第三級掃描信號S3，且經由起始信號STV的 觸發後，根據第一時脈信號CK1以及第三時脈信號CK3而輸出第一級掃描信 號Sl，經由掃描線Ll致能像素陣列220的第一列像素Pl，以接收數據驅動 器230的數據信號。第二級移位寄存器SR2，耦接至掃描線Ll，用以接收第 一級掃描信號Sl以作為所需的起始信號。第二級移位寄存器SR2接收第四級 掃描信號S4，且經由第一級掃描信號Sl(起始信號)的觸發，根據第二時脈信 號CK2以及第四時脈信號CK4而輸出第二級掃描信號S2，以致能像素陣列220 的第二列像素P2，接收數據驅動器230的數據信號。接下來，奇數級移位寄 存器SR3…接收下一級奇數級掃描信號S5、…，且經由前一級奇數級掃描信 號S1、…(起始信號)的觸發，根據第一時脈信號CK1以及第三時脈信號CK3， 輸出奇數級掃描信號S3、…至像素陣列220;偶數級移位寄存器SR4、…接收 下一級偶數級掃描信號S6、…，且經由前一級偶數級掃描信號S2、…(起始
信號)的觸發，並根據第二時脈信號CK2以及第四時脈信號CK4，輸出偶數級 掃描信號S4、…至像素陣列220。
請參照圖3，其是圖2中平面顯示器200的模擬信號時序圖。如圖3所示， 於時序階段Tl中，起始信號STV輸出高準位，例如是IOV。第一級移位寄存 器SR1經起始信號STV觸發後，於時序階段T2中根據第一時脈信號CK1為高 準位而輸出具有高準位(10V)的第一級掃描信號Sl至像素陣列220。接著，第 二級移位寄存器SR2經第一級掃描信號Sl觸發後，於時序階段T3中根據第 二時脈信號CK2為高準位而輸出具有高準位(10V)的第二級掃描信號S2至像 素陣列220。以此類推，於接下來的時序中，移位寄存器SR3、 SR4、…便依 序輸出高準位(10V)的掃描信號S3、 S4、…至像素陣列220，達到於面板奇偶 兩側驅動的目的。
如上所述，本實施例的平面顯示器中第二級移位寄存器SR2是直接經由 掃描線Ll接收第一級掃描信號Sl作為起始信號，不僅可達到在面板奇偶兩 側驅動的正常操作，而且由於不需要額外由控制電路提供另一起始信號，因 此可有效降低驅動電路的功率損耗及成本。
本發明雖以第二級移位寄存器SR2耦接掃描線Ll以接收掃描信號Sl作 為起始信號為例作說明，然而如圖4所示，本發明的平面顯示器結構也可以 在基板210上像素陣列220以外區域設置信號走線400，耦接至第一級移位寄 存器SR1的掃描信號輸出端VOUT以及第二級移位寄存器SR2的起始信號輸入 端IN。第二級移位寄存器SR2是經由信號走線400接收第一級掃描信號Sl作 為起始信號。此一設計更可降低第一級移位寄存器SR1輸出的掃描信號Sl經 由像素陣列220左側傳送到右側第二級移位寄存器SR2作為其起始信號所產 生的信號延遲。
或者如圖5所示，本發明的平面顯示器結構也可以在基板210上像素陣 列220以外區域設置信號走線500，耦接至第一級移位寄存器SR1的起始信號 輸入端IN以及第二級移位寄存器SR2的起始信號輸入端IN。第二級移位寄存 器SR2是直接利用起始信號STV作為所需的起始信號。只要是在基板上設置 耦接第一級移位寄存器及第二級移位寄存器的信號走線，使得第二級移位寄 存器經由此信號走線接收第一級移位寄存器相關信號作為所需的起始信號，
不必額外使用控制電路所提供的起始信號，並達到在面板奇偶兩側驅動的目 的，皆不脫離本發明的技術範圍。 第二實施例
請參照圖6，其是依照本發明第二實施例的一種平面顯示器結構方塊圖。 平面顯示器600，例如是一種非晶矽薄膜電晶體液晶顯示器，其結構包括基板 610、像素陣列620、多級移位寄存器以及數據驅動器630。像素陣列620設 置於基板610上。多級移位寄存器，例如是設置於基板610上，其包括第一 級移位寄存器SR1、第三級移位寄存器SR3等奇數級移位寄存器，以及第二級 移位寄存器SR2、第四級移位寄存器SR4等偶數級移位寄存器。奇數級移位寄 存器SR1、 SR3、…是設置於像素陣列620的左側，且偶數級移位寄存器SR2、 SR4、…是設置於像素陣列620的右側。
第一級移位寄存器SR1接收第三級掃描信號S3，且經由第一起始信號STV1 的觸發後，根據第一時脈信號CK1以及第二時脈信號CK2而輸出第一級掃描 信號S1，致能像素陣列620的第一列像素Pl，以接收數據驅動器630的數據 信號。第二級移位寄存器SR2接收第四級掃描信號S4，且經由第二起始信號 STV2的觸發後，根據第二時脈信號CK2以及第三時脈信號CK3而輸出第二級 掃描信號S2，致能像素陣列620的第二列像素P2，以接收數據驅動器630的 數據信號。其中第一起始信號STV1與第二起始信號STV2例如是由控制電路(未
顯示於圖中)所提供不同的兩個起始信號。
另外，第三級移位寄存器SR3接收第五級掃描信號S5，且經由第一級掃 描信號Sl的觸發，根據第三時脈信號CK3以及第一時脈信號CK1，輸出第三 級掃描信號S3，致能像素陣列620的第三列像素P3，以接收數據驅動器630 的數據信號。接下來，每三個移位寄存器為一周期，即移位寄存器SR(i)、SRd + l) 及SR(i+2)(i^4)分別接收下兩級掃描信號S(i+2)、 S(i+3)及S(i+4)，且經 由前兩級掃描信號S(i-2)、 S(i-l)及S(i)(起始信號)的觸發後，根據時脈信 號CK1與CK2、 CK2與CK3及CK3與CK1 ，輸出掃描信號S (i) 、 S (i+l)及S (i+2) 至像素陣列620。
請同時參照圖7及圖8，其分別是圖6中移位寄存器電路結構圖以及平面 顯示器600的柵極驅動模擬信號時序圖。如圖7所示，上述的移位寄存器SR(i)
包括11個N-型金屬氧化物半導體(N-type Metal Oxide Semiconductor,聽S) 電晶體M1 M11。輸入信號Sin輸入電晶體Ml的柵極，耦接電晶體Mil的源 極，並作為移位寄存器SR(i)的起始信號。另外，電晶體M2及M4的柵極接收 下兩級掃描信號S(i+2)。時脈信號C1(《K1、 CK2或CK3)耦接電晶體M3的漏 極，且時脈信號C2(《K2、 CK3或CK1)控制電晶體M6、 M10及M11的柵極。
如圖8所示，第一時脈信號CK1包括多個高準位時序Th以及低準位時序 Tl，高準位時序Th與低準位Tl交替產生，且低準位時序Tl是高準位時序的 兩倍。第二時脈信號CK2的時序是第一時脈信號CK1延遲一個高準位時序Th 的時序，而第三時脈信號CK3的時序是第二時脈信號CK2延遲一個高準位時 序Th的時序。
在初始時序階段TO中，對第一級(i-l)移位寄存器SRl而言，輸入信號Sin 即第一起始信號STV1是輸出高準位(例如是10V)，且掃描信號S3以及時脈信 號CltCKl)與C2(《K2)皆輸出低準位。因此，移位寄存器SR1中電晶體M1、 M3、 M7及M8為導通狀態，使得節點Pl的電壓為高準位，且電晶體M4、 M9及 M10為不導通狀態，此時掃描信號Sl將被時脈信號C1(^CK1)的低準位拉至為 低準位。
此時，對第二級(1=2)移位寄存器而言，輸入信號Sin即第二起始信號STV2 是輸出低準位(例如是-IOV)，且時脈信號C1(《K2)與C2(《K3)為低準位。因 此，移位寄存器SR2中電晶體M1 M11皆為不導通狀態，使得掃描信號S2也 為低準位。同理，對後續的移位寄存器SR3、…而言，由於其輸入信號Sin為 前兩級掃描信號Sl、…皆為低準位，且時脈信號Cl及C2皆為低準位。因此 移位寄存器SR3、…輸出的掃描信號S3、…皆為低準位。
接著，於第一時序階段T1中，對第一級移位寄存器SR1而言，輸入信號 Sin^STVl)是輸出低準位，時脈信號Cl(《Kl)改為高準位，而時脈信號C2(《K2) 仍為低準位，此時，節點Pl的電壓因自舉升壓(bootstrap)效應而被拉至較 高準位，使得移位寄存器SR1的電晶體M3導通，且致使掃描信號Sl輸出為 完美的時脈信號Cl (=CK1)的高準位。
對第二級移位寄存器SR2而言，輸入信號Sin^STV2)是輸出高準位，且 時脈信號C1^CK2)與C2^CK3)皆為低準位。類似上一時序階段T0中第一級
移位寄存器SR1的操作情況，第二級移位寄存器SR2的節點Pl電壓為高準位， 且掃描信號S2輸出為低準位。
而對第三級移位寄存器SR3而言，起始信號Sin為掃描信號Sl也輸出高 準位，且時脈信號C1^CK3)為低準位，而時脈信號C2^CK1)為高準位，因此 移位寄存器SR3的電晶體M10導通，並輸出低準位的掃描信號S3。以此類推 可知，掃描信號S4、…皆為低準位。
接著，於第二時序階段T2中，對第一級移位寄存器SR1而言，輸入信號 SinbSTVl)是低準位，時脈信號C1(二CK1)為低準位，而時脈信號C2(二CK2)為 高準位。此時移位寄存器SR1的電晶體M10導通，使得掃描信號Sl輸出為低 準位。
對第二級移位寄存器SR2而言，輸入信號Sin(-STV2)是輸出低準位，時 脈信號C1^CK2)為高準位，而時脈信號C2(-CK3)為低準位。類似上一時序階 段Tl中第一級移位寄存器SR1的操作情況，移位寄存器SR2中節點Pl的電 壓仍為高準位，使得移位寄存器SR2的電晶體M3導通，且掃描信號S2輸出 為時脈信號C1(《K2)的高準位。
而對第三級移位寄存器SR3而言，起始信號Sin為掃描信號Sl是輸出低 準位，且時脈信號C1(K;K3)與C2^CK1)皆為低準位。此時，移位寄存器SR3 的電晶體M3導通，使得掃描信號S3輸出為時脈信號C1^CK3)的低準位。以 此類推可知，掃描信號S4、…皆為低準位。
接著，在第三時序階段T3中，對第一級移位寄存器SR1而言，輸入信號 Sin(4TVl)是低準位，時脈信號C1(^CK1)與C2(^K2)皆為低準位。由於第三 掃描信號S3輸出高準位，使得移位寄存器SR1的電晶體M2導通，節點Pl的 電壓為低準位，並導致電晶體M3關閉，因此掃描信號S1為低準位。
對第二級移位寄存器SR2而言，輸入信號Sin(二STV2)是輸出低準位，時 脈信號C1^CK2)為低準位，而時脈信號C2^CK3)為高準位。類似上一時序階 段T2中第一級移位寄存器SR1的操作情況，移位寄存器SR2的電晶體M10導 通，使得掃描信號S2輸出低準位。
而對第三級移位寄存器SR3而言，起始信號Sin為掃描信號Sl是輸出低 準位，且時脈信號C1^CK3)為高準位，而時脈信號C2(^K1)為低準位。類似
上一時序階段T2中第二級移位寄存器SR2的操作情況，移位寄存器SR3中節 點Pl的電壓仍為高準位，使得移位寄存器SR2的電晶體M3導通，且掃描信 號S2輸出為時脈信號C1(二CK3)的高準位。以此類推可知，掃描信號S4、… 皆為低準位。因此，本實施例的平面顯示器結構中移位寄存器電路僅需要三 個時脈信號CK1 CK3即可達到在面板奇偶兩側驅動的目的。
本發明雖以第一級移位寄存器SR1與第二級移位寄存器SR2分別接收不 同的起始信號STV1及STV2為例作說明，然本發明的平面顯示器結構也可以 如圖2所示，第二級移位寄存器SR1是耦接掃描線Ll以接收掃描信號Sl作 為起始信號。或者如圖4所示，第二級移位寄存器SR2是經由基板210上像 素陣列220以外區域所設置的信號走線400耦接至第一級移位寄存器SR1的 掃描信號輸出端V0UT，並經由信號走線400接收第一級掃描信號Sl作為起始 信號。或者如圖5所示，第二級移位寄存器SR2也可以經由基板210上像素 陣列220以外區域所設置的信號走線500耦接至第一級移位寄存器SR1的起 始信號輸入端IN，並直接利用起始信號STV作為所需的起始信號。只要是使 用三個時脈信號CK1 CK3，達到在面板奇偶兩側驅動的目的，皆不脫離本發 明的技術範圍。
本發明上述兩實施例所揭示平面顯示器結構的優點在於第二級移位寄存 器直接使用第一級移位寄存器的起始信號或輸出的掃描信號作為所需的起始 信號，或者奇偶級移位寄存器電路僅需利用三個時脈信號，便可達到在面板 奇偶兩側驅動的目的，皆可有效降低驅動電路的功率損耗與成本，提高平面 顯示器的市場競爭力。
綜上所述，雖然本發明已以兩較佳實施例揭示如上，然而其並非用以限 定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明的精神 和範圍內，當可作各種的等同的更動與潤飾。因此，本發明的保護範圍當視 後附的本申請權利要求範圍所界定的為準。
權利要求
1.一種平面顯示器結構，包括一基板，包括一信號走線；一像素陣列，設置於該基板上；一第一級移位寄存器，設置於該像素陣列的一第一側，並耦接至該信號走線，用以根據一第一起始信號的觸發，輸出一第一級掃描信號至該像素陣列；以及一第二級移位寄存器，設置於該像素陣列的一第二側，並耦接至該信號走線，用以經由該信號走線接收一第二起始信號。
2. 如權利要求1所述的平面顯示器結構，其特徵在於該第二起始信號是該 第一起始信號，該信號走線耦接至該第一級移位寄存器的一起始信號輸入端，且 該信號走線是配置於該基板上位於該像素陣列以外的區域。
3. 如權利要求1所述的平面顯示器結構，其特徵在於該第二起始信號是該 第一級掃描信號，該信號走線是耦接至該第一級移位寄存器的一掃描信號輸出端， 且該信號走線是耦接該像素陣列的一掃描線。
4. 如權利要求1所述的平面顯示器結構，其特徵在於該第二起始信號是該 第一級掃描信號，該信號走線是耦接至該第一級移位寄存器的一掃描信號輸出端， 且該信號走線是配置於該基板上位於該像素陣列以外的區域。
5. 如權利要求1所述的平面顯示器結構，其特徵在於還包括一第三級移位 寄存器以及一第四級移位寄存器，其中該第一級掃描信號是作為該第三級移位寄 存器的一起始信號，且該第二級移位寄存器輸出的一第二級掃描信號是作為該第 四級移位寄存器的一起始信號。
6. 如權利要求1所述的平面顯示器結構，其特徵在於該第一級移位寄存器 以及該第二級移位寄存器是設置於該基板上。
7. 如權利要求1所述的平面顯示器結構，其特徵在於其是一非晶矽薄膜晶 體管液晶顯示器結構。
8. —種平面顯示器結構，包括 一像素陣列；一第一級移位寄存器，設置於該像素陣列的一第一側，用以根據一第一 時脈信號以及一第二時脈信號輸出一第一級掃描信號至該像素陣列；以及一第二級移位寄存器，設置於該像素陣列的一第二側，用以根據該第二時脈信號以及一第三時脈信號輸出一第二級掃描信號至該像素陣列；其中，於一第一時序階段中，該第一時脈信號具有一第一準位，且該第 二時脈信號以及該第三時脈信號具有一第二準位；於一第二時序階段中，該第一 時脈信號以及該第三時脈信號具有該第二準位，且該第二時脈信號具有該第一準 位；於一第三時序階段中，該第一時脈信號以及該第二時脈信號具有該第二準位， 且該第三時脈信號具有該第一準位。
9. 如權利要求8所述的平面顯示器結構，其特徵在於該第一級移位寄存器 是經由一掃描線輸出該第一級掃描信號至該像素陣列，且該第二級移位寄存器是 經由該掃描線接收該第一級掃描信號作為一起始信號。
10. 如權利要求8所述的平面顯示器結構，其特徵在於還包括一基板，用 以配置該像素陣列，其中該基板包括一信號走線，設置於該像素陣列以外區域， 並耦接該第一級移位寄存器與該第二級移位寄存器，且該第一級移位寄存器經由 該信號走線輸出該第一級掃描信號，以作為該第二級移位寄存器的一起始信號。
11. 如權利要求8所述的平面顯示器結構，其特徵在於還包括一基板，用 以配置該像素陣列，其中該基板包括一信號走線，設置於該像素陣列以外區域， 並耦接該第一級移位寄存器與該第二級移位寄存器，且該第一級移位寄存器的一 起始信號是經由該信號走線輸出，以作為該第二級移位寄存器的一起始信號。
12. 如權利要求8所述的平面顯示器結構，其特徵在於還包括一基板，用 以配置該像素陣列，其中該第一級移位寄存器以及該第二級移位寄存器是設置於 該基板上。
13. 如權利要求8所述的平面顯示器結構，其特徵在於還包括一第三級移 位寄存器以及一第四級移位寄存器，其中該第一級掃描信號是作為該第三級移位 寄存器的一起始信號，且該第二級掃描信號是作為該第四級移位寄存器的一起始信號。
14. 如權利要求13所述的平面顯示器結構，其特徵在於該第三級移位寄存 器是根據該第三時脈信號以及該第一時脈信號輸出一第三級掃描信號至該像素陣 列，且該第四級移位寄存器是根據該第一時脈信號以及該第二時脈信號輸出一第 四級掃描信號至該像素陣列。
15. 如權利要求8所述的平面顯示器結構，其特徵在於該第一準位為一高準位，且該第二準位為一低準位。
16. 如權利要求8所述的平面顯示器結構，其特徵在於該第一時脈信號包 括具有該第一準位的多個第一準位時序，該第二時脈信號是該第一時脈信號延遲一個該第一準位時序，且該第三時脈信號是該第二時時脈信號延遲一個該第一準 位時序。
17. 如權利要求8所述的平面顯示器結構，其特徵在於其是一非晶矽薄膜 電晶體液晶顯示器結構。
全文摘要
一種平面顯示器結構，包括基板、像素陣列、第一級移位寄存器以及第二級移位寄存器。基板包括一信號走線。像素陣列設置於基板上。第一級移位寄存器設置於像素陣列的第一側，並耦接至信號走線，用以根據第一起始信號的觸發，輸出第一級掃描信號至該像素陣列。第二級移位寄存器設置於像素陣列的第二側，並耦接至信號走線，用以經由信號走線接收一第二起始信號。
文檔編號G09G3/00GK101110179SQ200610105729
公開日2008年1月23日 申請日期2006年7月18日 優先權日2006年7月18日
發明者廖文堆, 蔡易宬, 詹建廷, 韓西容 申請人:勝華科技股份有限公司