使用於數字模擬轉換器的動態偏壓控制電路及其相關裝置的製作方法
2023-10-09 14:36:29 3
專利名稱：使用於數字模擬轉換器的動態偏壓控制電路及其相關裝置的製作方法
技術領域：
本發明提供一種使用於數字模擬轉換器的動態偏壓控制電路，尤指一種 利用一差動放大器來動態調整的動態偏壓控制電路。
背景技術：
現有技術中，一 10/100高速網絡晶片的數字模擬轉換器(Digital-to-analog Converter, DAC)是由數十組切換電流源所組成，例如二十、四十、或六十組 切換電流源以並聯的方式耦接在一起來組成。請參考圖1。圖1為高速網絡 晶片IO的部分電路的示意圖，高速網絡晶片IO尚包括一數字模擬轉換器102 以及一切換電流源103。隨著集成電路製程的進步，供應電壓端Vdd逐浙降 低。例如在.18製程中，供應電壓端VoD為1.8V，第一輸出電壓端Voutl的信 號大小落在電壓VDD - 1.25與VDD + 1.25之間，則最低電壓與接地GND只相 差550mV,很有可能擠壓到下方的切換電流源103使其進入三極區，造成電 流I,變小，輸出信號的振幅下降。當供應電壓端VoD愈來愈低時，此種現象 將更加嚴重。
現有解決辦法為增加電流源組件的面積，降低其飽和汲源電壓(Vdsat), 使其不易進入三極區。但若數十組切換式電流源的組件面積一齊增加，在面 積成本的考慮上是較為不利的。
發明內容
如上所述，本發明的目的之一為提供一應用於數字模擬轉換器的動態偏 壓控制電路，利用一差動放大器來動態補償電流，且不需增加電流組件面積。
本發明提供一種應用於數字模擬轉換器的動態偏壓控制電路，其包含一 電流源、 一第一開關、 一差動放大器及一第三開關。該電流源是用來輸出一 第一電流。該第一開關的控制端是耦接於該電流源的輸出端，用以產生該第一電流。該差動放大器具有一第一輸入端用來接收一參考電壓，及一第二輸 入端耦接於該第一開關的第一端。該第三開關耦接於該差動放大器的輸出端 與該第一開關之間，用來根據該差動放大器輸出的結果調整該第一開關的第 一端的電壓。該第一開關的控制端是耦接於一第二開關，該第二開關是用以 將與該第一電流為一特定比例的一第二電流輸入該第二開關。
本發明提供一種高速網絡晶片，其包含一動態偏壓控制電路及一數字模 擬轉換電路。該動態偏壓控制電路包含一電流源、 一第一開關、 一差動放大 器以及一第三開關。該電流源是用來輸出一第一電流。該第一開關的控制端 是耦接於該電流源的輸出端，用以產生該第一電流。該差動放大器具有一第 一輸入端用來接收一參考電壓，及一第二輸入端耦接於該第 一開關的第 一端。 該第三開關耦接於該差動放大器的輸出端與該第一開關之間，用來根據該差 動放大器輸出的結果調整該第一開關的第一端的電壓。該數字模擬轉換電路 包含一第四開關及一第五開關。該第四開關的第二端是耦接於該第二開關的
第一端。該第五開關的第二端是耦接於該第二開關的第一端。其中，該第一 開關的一控制端是耦接於一第二開關的控制端，該第四開關的一第二端是耦 接於該第二開關的第一端，該第五開關的一第二端是耦接於該第二開關的第 一端。該第二開關是用以將與該第 一 電流為 一特定比例的 一第二電流輸入該 第二開關。
圖1為現有技術一高速網絡晶片的部分電路的示意圖。 圖2為本發明一高速網絡晶片的部分電路的示意圖。
圖3為圖2的的第一輸出電壓端與電壓Vdsl的波形圖。 圖4為本發明另一高速網絡晶片的部分電路的示意圖。
主要組件符號說明
10、 20、 40
204、 404
102、 202、 402
103
42
高速網絡晶片
偏壓控制電^各
數字模擬轉換器
切換電流源
電流源
544差動放大器Qi、Q21、 Q31第一開關
Q2、Q22、 Q32第二開關
Q33第三開關Q34第四開關
Q35第五開關Q51第六開關
Q52第七開關Q53第八開關
L,第一電感器L2第二電感器
Ri第一電阻器R2第二電阻器
Voutl 第一輸出電壓端Vout2第二輸出電壓端
vDD供應電壓端Vin電壓輸入端
I,第 一 電流
212、222、 314、 324、334、344、 354、
242、252、 262、 272、514、524、 534第一端
214、224、 316、 326、336、346、 356、
244、254、 264、 274、516、526、 536第二端
312、322、 332、 512、522、532控制端
442第 一輸入端444第二輸入端
422輸入端424、 446輸出端
具體實施例方式
請參考圖2。圖2為一高速網絡晶片20的部分電路的示意圖，高速網絡 晶片20包括有本發明的一數字模擬轉換器(Digital-to-Analog Converter, DAC)202以及一偏壓控制電路204。偏壓控制電路204包含一電流源42、 一 第一開關Q31、 一差動放大器44以及一第三開關Q33。電流源42的輸入端 422是耦接於一電壓輸入端Vin，電流源42是用來輸出 一第 一電流I,。第一 開關Q31具有一控制端312耦接於電流源42的輸出端424，用以產生第一電 流I,， 一第一端314,以及一第二端316耦接於地。高速網絡晶片20尚包含 數字模擬轉換器202的一電流源組件(Current Cell)- —第二開關Q32，第二開 關Q32具有一控制端322耦接於第一開關Q31的控制端312, —第一端324, 以及一第二端326耦接於地，用以將一大小等於第一電流I,的2.5倍的電流 輸入第二開關Q32。差動放大器44具有一第一輸入端442用來接收由數字編碼決定的一參考電壓Vref,及一第二輸入端444耦接於第一開關Q31的第一 端314。第三開關Q33具有一控制端332耦接於差動放大器44的輸出端446, 一第一端334耦接於電流源42的輸出端424，及一第二端336耦接於第一開 關Q31的第一端314,第三開關Q33是用來根據差動放大器44輸出的結果調 整第三開關Q33的控制端332,使第一開關Q31的第一端314的電壓等於參 考電壓Vref的電壓值。其中，第一開關Q31與第二開關Q32是一電流鏡電 路(Current Mirror Circuit)的兩電晶體。而電流源42、第一開關Q31、差動 放大器44及第三開關Q33構成數字模擬轉換器202的偏壓控制電路。
請繼續參考圖2。數字模擬轉換器202包含一第四開關Q34及一第五開關 Q35。第四開關Q34具有一第一端344耦接於一第一輸出電壓端Voutl,及一 第二端346耦接於第二開關Q32的第一端324。第五開關Q35具有一第一端 354耦接於一第二輸出電壓端Vout2，及一第二端356耦接於第二開關Q32 的第一端324。高速網絡晶片20尚包含一第一電感器Lp —第二電感器L2、 一第一電阻器R,以及一第二電阻器R2，該些組件是網絡線的等效電路，供電 路仿真之用。第一電感器"具有一第一端242耦接於第一輸出電壓端Voutl, 第二電感器L2具有一第一端252耦接於第一電感器L,的第二端244且耦接於 一供應電壓端VDD,及一第二端254耦接於第二輸出電壓端Vout2。第一電阻 器R,具有一第一端262耦接於第一輸出電壓端Voutl，第二電阻器R2具有一 第一端272耦接於第一電阻器R,的第二端264且耦接於供應電壓端VDD,及 一第二端274耦接於第二輸出電壓端Vout2。其中，第一開關Q31、第二開關 Q32、第三開關Q33、第四開關Q34及第五開關Q35可為N型金氧半導體晶 體管或者NPN型雙極電晶體。
請參考圖3。圖3為圖2的的第一輸出電壓端Voutl與電壓Vdsl的波形 圖。電壓Vdsl為第一開關Q31的第一端314的電壓。若數字模擬轉換器202 需達到峰對峰值(Peak-to-peakvalue)為5V的電壓信號，則第一輸出電壓端 Voutl以供應電壓端VDD為中心點，振幅落在電壓VDD - 1.25與VDD + 1.25之
間。隨著集成電路製程的進步供應電壓端VoD逐漸降低。假設供應電壓端VDD
為1.8V,如圖3所示，第一輸出電壓端Voutl的信號大小落在電壓VDD - 1.25 與VDD + 1.25之間，與接地GND只相差550mV。
請繼續參考圖3與圖2。通過差動放大器44的應用，其輸入端442是用 來接收由數字編碼決定的參考電壓Vref,則第三開關Q33的電壓會同時調整，進而控制第一端314的電壓Vdsl，使得第一開關Q31工作於三極區。而第一 開關Q31與第二開關Q32是一電流鏡電路的兩電晶體，若流經第一開關Q31 的電流值被固定在第一電流Ip則流經第二開關Q32的電流值被固定在第一 電流I,的2.5倍。在此請注意，在此實施例中，流經第一開關Q31的第一電 流]^與流經第二開關Q32的電流值的比例1:2.5,但此僅為一實施例，本發明 的範圍不限定於此。
請參考圖4。圖4為本發明另一高速網絡晶片40的部分電路的示意圖。 高速網絡晶片40與高速網絡晶片20不同之處在於多串聯了一級電路。高速 網絡晶片40包括有本發明的一數字模擬轉換器402以及一偏壓控制電路404。 數字模擬轉換器402另包含一第六開關Q51及一第七開關Q52，偏壓控制電 路404另包含一第八開關Q53。第六開關Q51具有一控制端512耦接於第八 開關Q53的控制端532, —第一端514耦接於第一輸出電壓端Voutl,及一第 二端516耦接於第四開關Q34的第一端344。第七開關Q52具有一控制端522 耦接於第八開關Q53的控制端532, —第一端524耦接於第二輸出電壓端 Vout2,及一第二端526耦接於第五開關Q35的第一端354。第八開關Q53具 有一第一端534耦接於電流源42的輸出端424，及一第二端536耦接於第三 開關Q33的第一端334。
請繼續參考圖2與圖4。由於差動放大器44的兩輸入端是用來接收該數 字編碼所決定的參考電壓Vref及第一開關Q31的第一端314的電壓，當該參 考電壓Vref發生改變時，也就是第二開關Q32因為過低的電壓被迫進入三極 區時，此時差動放大器44會調整第三開關Q33的控制端332的電壓，進而 控制第一開關Q31的第一端314的電壓，使得第一開關Q31同樣工作於三極 區(triode region),並且使第一開關Q31的第一端314的電壓值近似於第二 開關Q32的第一端324的電壓值。而第一開關Q31與第二開關Q32是一電流 鏡電路的兩電晶體，若流經第一開關Q31的電流值被固定在第一電流In因 為Q31與Q32的三端電壓相同，流經第二開關Q32的電流值亦被固定在第一 電流I,的2.5倍。如此一來，可以維持數字模擬轉換器202及數字模擬轉換 器402的電流維持不變。
以上所述的實施例僅用來說明本發明，並不局限本發明的範疇。文中所 提到的各個開關並不局限於N型金氧半導體電晶體及NPN型雙極電晶體， 亦可由其它組件代替。而本發明所提供的高速網絡晶片20、高速網絡晶片40
8僅用來說明本發明，也不限定為本發明所舉的實施例。而流經第一開關Q31
的第 一 電流I,與流經第二開關Q32的電流值的比例1:2.5, ^f旦此^f又為 一 實施例， 本發明的範圍不限定於此。此外，第三開關Q33的位置不一定要放置在差動 放大器44的輸出端，也可以放置在其它的位置，譬如說放在差動放大器44 的第二輸入端，可隨著參考電壓Vref改變。
由上可知，本發明提供一動態調整電流的數字模擬轉換器。利用一差動 放大器44來觀看該由數字編碼決定的參考電壓Vref的變化，並隨著參考電 壓Vref的變化來調整第一開關Q31及第三開關Q33的電壓，使得第一開關 Q3]在特定區間(即第二開關Q32因為過低的電壓被迫進入三極區時)暫時工 作於三極區並且使得Q32的電流維持固定不變。利用本發明，可以輕易達到 動態補償電流的效果，又不需增加電流組件面積，可以節省不少成本。此外， 由數字編碼決定的參考電壓Vref為高速網絡晶片20及高速網絡晶片40原先 具有的信息，無須再通過其它方式取得。
以上所述僅為本發明的優選實施例，凡依本發明申請專利範圍所做的均 等變化與修飾，皆應屬本發明的涵蓋範圍。
9
權利要求
1. 一種應用於一數字模擬轉換器的動態偏壓控制電路(Bias ControlCircuit)，包含有一電流源，用來輸出一第一電流；一第一開關，其控制端是耦接於該電流源的輸出端，用以產生該第一電流；一差動放大器，其具有一第一輸入端，用來接收一參考電壓，及一第二輸入端，耦接於該第一開關的第一端；以及一第三開關，耦接於該差動放大器的輸出端與該第一開關之間，用來根據該差動放大器輸出的結果調整該第一開關的第一端的電壓；其中該第一開關的一控制端耦接(Coupled To)於一第二開關，該第二開關是用以將與該第一電流為一特定比例的一第二電流輸入該第二開關。
2. 如權利要求1所述的動態偏壓控制電路，其中該第一開關與該第二開 關為 一 電流鏡電路的兩電晶體。
3. 如權利要求1所述的動態偏壓控制電路，其中該電流源的輸入端是耦 接於一電壓輸入端。 、
4. 如權利要求1所述的動態偏壓控制電路，其中該第三開關是一電晶體， 其包含一控制端耦接於該差動放大器的輸出端， 一第一端是耦接於該電流源， 以及一第二端耦接於該第一開關的第一端。
5. 如權利要求1所述的動態偏壓控制電路，其中該第一開關、該第二開 關及該第三開關各為一 N型金氧半導體電晶體。
6. 如權利要求1所述的動態偏壓控制電路，其中該第一開關、該第二開 關及該第三開關各為一NPN型雙極電晶體。
7. 如權利要求1所述的動態偏壓控制電路，其中該參考電壓是由數字編 碼所決定。
8. 如權利要求1所述的動態偏壓控制電路，其中該第二開關是一電流源 組件(Current Cell)。
9. 一種高速網絡晶片，包含有一動態偏壓控制電路，該動態偏壓控制電路包含有 一電流源，用來輸出一第一電流；一第一開關，其控制端是耦接於該電流源的輸出端，用以產生該第一電流；一差動放大器，其具有一第一輸入端，用來接收一參考電壓，及一 第二輸入端，耦接於該第一開關的第一端；及一第三開關，耦接於該差動放大器的輸出端與該第一開關之間，用 來根據該差動放大器輸出的結果調整該第一開關的第一端的電壓；以及 一數字模擬轉換電路，該數字模擬轉換電路包含有 一第四開關；及 一第五開關；其中該第 一開關的一控制端耦接(Coupled To)於一第二開關的控制端，該 第四開關的一第二端是耦接於該第二開關的第一端，該第五開關的一第二端 是耦接於該第二開關的第一端，該第二開關是用以將與該第一電流為一特定 比例的 一 第二電流輸入該第二開關。
10. 如權利要求9所述的高速網絡晶片，其中該第三開關是一電晶體， 其包含一控制端耦接於該差動放大器的輸出端， 一第一端是耦接於該電流源， 以及一第二端耦接於該第一開關的第一端。
11. 如權利要求9所述的高速網絡晶片，其中該參考電壓是由數字編碼 所決定。
12. 如權利要求9所述的高速網絡晶片，其中該第二開關是一電流源組 件(Current Cell)。
全文摘要
動態偏壓控制電路包含一電流源、一第一開關、一差動放大器及一第三開關。電流源用來輸出一第一電流。第一開關耦接於電流源的輸出端以產生第一電流。差動放大器具有一第一輸入端用來接收一參考電壓，及一第二輸入端耦接於第一開關。第三開關耦接於差動放大器的輸出端與第一開關的第一端，根據差動放大器輸出的結果調整第一開關的電壓。第一開關的控制端耦接於一第二開關，第二開關用以將與第一電流為一特定比例的電流輸入第二開關。
文檔編號H03M1/66GK101521510SQ20081008129
公開日2009年9月2日 申請日期2008年2月26日 優先權日2008年2月26日
發明者李明翰 申請人:瑞昱半導體股份有限公司