陣列基板的結構及製造方法
2023-10-30 01:33:12
專利名稱：陣列基板的結構及製造方法
技術領域：
本發明涉及顯示技術領域，尤其涉及一種陣列基板的結構及製造方法。
背景技術：
利用薄膜電晶體來產生電壓以控制液晶轉向的顯示器，叫做薄膜電晶體液晶顯示器(TFT LCD)。薄膜電晶體液晶顯示器包括液晶面板，液晶面板的上下兩層玻璃間夾著液晶形成了平行板電容器，稱之為Clc (capacitor of liquid crystal)，它的大小約為0. IpF0 所述Q。用於保持控制液晶轉型的電壓，但在實際應用時，在薄膜電晶體TFT對Q充好電後到下一次TFT再對C^充電得時間段內，C^無法將電壓保持住，使得電壓發生變化，導致所顯示的灰階不正確。一般最常見的儲存電容Cs (storage capacitor)架構有兩種，分別是Cs on gate 與Cs on common這兩種.這兩種顧名思義就可以知道，它的主要差別就在於儲存電容是利用gate走線或是common走線來完成的。其中，該Cs。n。。_n的通過像素電極和公用電極形成，所述像素電極與公共電極之間夾著柵極絕緣層和鈍化層。在實現本發明的過程中，發明人發現，Cs on common這種架構的Cs電容中像素電極與公共電極之間距離較大，在Cs充好電的情況下也不能保持控制液晶轉向的電壓恆定， 使得液晶面板出現由於液晶兩端電壓變化所導致的灰階異常問題。
發明內容
本發明的實施例提供一種陣列基板的結構及製造方法，解決了 Cs電容中像素電極與公共電極之間距離較大，在Cs充好電的情況下也不能保持控制液晶轉向的電壓恆定，使得液晶面板出現由於液晶兩端電壓變化所導致的灰階異常問題。為達到上述目的，本發明的實施例採用如下技術方案—種陣列基板，包括基板，以及在基板上形成的柵極掃描線、數據掃描線、像素電極和第一薄膜電晶體，該第一薄膜電晶體的柵極與柵極掃描線相連、該第一薄膜電晶體的源極與數據掃描線相連、該第一薄膜電晶體的漏極與像素電極相連；還包括存儲電容，所述存儲電容的底電極與所述數據掃描線位於同一層面，所述存儲電容的頂電極與所述像素電極位於同一層面。具體的，所述存儲電容的頂電極為所述像素電極，所述存儲電容的底電極對應於所述像素電極的下半部分的邊緣處，所述存儲電容的底電極接有恆壓電源。所述存儲電容的底電極接有恆壓電源的具體連接方式為所述底電極通過所述底電極上方的過孔連接到外圍的公共電極電源上。進一步的，為了在優化Cs的電容容量的同時增加像素的開口率，所述存儲電容的底電極為第一薄膜電晶體的漏極，所述存儲電容的頂電極對應於所述第一薄膜電晶體的漏極，所述存儲電容的頂電極獨立於所述像素電極且所述頂電極接有恆壓電源。 所述頂電極接有恆壓電源的具體連接方式為所述頂電極通過該頂電極上設有的引線與外部電壓輸入端連接。進一步地，為了避免當所述存儲電容的頂電極通過引線與外部電壓輸入端相連引入外部恆壓時，所述外部恆壓電源給所述存儲電容提供的電壓噪音較大的問題，達到在優化(；的電容容量、增加像素的開口率的同時減小所述存儲電容引入外部電壓的噪音目的， 所述陣列基板上還形成有第二薄膜電晶體，所述第二薄膜電晶體的柵極與所述柵極掃描線連接；所述第二薄膜電晶體的源極與所述柵極掃描線連接；所述頂電極接有恆壓電源的具體連接方式為所述頂電極與所述第二薄膜電晶體的漏極連接。可選的，所述第二薄膜電晶體位於所述柵極掃描線的上方，所述第二薄膜電晶體的柵極為所述柵極掃描線的一部分。所述頂電極與所述第二薄膜電晶體的漏極連接具體連接方式為所述頂電極通過所述第二薄膜電晶體的漏極上方的過孔連接。所述第二薄膜電晶體的源極與所述柵極掃描線連接具體連接方式為所述第二薄膜電晶體的源極上方形成有過孔；所述柵極掃描線上方形成有過孔；連接電極通過所述第二薄膜電晶體的源極上方的過孔和所述柵極掃描線上方的過孔將所述第二薄膜電晶體的源極與所述柵極掃描線連接起來。一種陣列基板的製造方法，包括在具有柵圖案和絕緣層的基板上通過構圖工藝形成有源層圖案、數據掃描線、源極、漏極和存儲電容的底電極，所述存儲電容的底電極與所述數據掃描線位於同一層；在所述基板上沉積一層鈍化層，通過掩膜構圖工藝形成過孔； 在所述基板上沉積一層透明導電薄膜，通過掩膜構圖工藝形成像素電極和存儲電容頂電極，其中像素電極通過所述漏極上方的過孔和漏極連接，所述過孔位於所述漏極的上方。具體的，所述在具有柵圖案和絕緣層的基板上通過構圖工藝形成有源層圖案、數據掃描線、源極、漏極和存儲電容的底電極，包括在具有柵圖案和絕緣層的基板上沉積有源層薄膜，通過掩膜構圖工藝形成有源層圖案；在具有柵圖案、絕緣層和有源層圖案的基板上沉積金屬薄膜，通過掩膜構圖工藝形成數據掃描線、源極、漏極和存儲電容的底電極；所述在所述基板上沉積一層鈍化層，通過掩膜構圖工藝形成過孔，包括在所述基板上沉積一層鈍化層，通過掩膜構圖工藝在對應於所述底電極的兩端上方形成過孔以及在所述漏極上方形成過孔；所述在所述基板上沉積一層透明導電薄膜，通過掩膜構圖工藝形成像素電極和存儲電容頂電極，包括在所述基板上沉積一層透明導電薄膜，通過掩膜構圖工藝形成像素電極，其中位於底電極上方的像素電極構成存儲電容的頂電極。進一步的，為了在優化Cs的電容容量的同時增加像素的開口率，所述在具有柵圖案和絕緣層的基板上通過構圖工藝形成有源層圖案、數據掃描線、源極、漏極和存儲電容的底電極，包括在具有柵圖案和絕緣層的基板上沉積有源層薄膜和金屬薄膜，通過灰色調或半色調構圖工藝形成有源層圖案、數據掃描線、源極和漏極，所述漏極同時也作為存儲電容的底電極；
所述在所述基板上沉積一層透明導電薄膜，通過掩膜構圖工藝形成像素電極和存儲電容頂電極，包括在所述基板上沉積一層透明導電薄膜，通過掩膜構圖工藝形成像素電極和存儲電容的頂電極，所述存儲電容的頂電極獨立於所述像素電極。且所述方法，還包括在所述存儲電容的頂電極上形成有用於與所述外部電壓輸入端相連弓I線。進一步地，為了避免當所述存儲電容的頂電極通過引線與外部電壓輸入端相連引入外部恆壓時，所述外部恆壓電源給所述存儲電容提供的電壓噪音較大的問題，達到在優化(；的電容容量、增加像素的開口率的同時減小所述存儲電容引入外部電壓的噪音目的， 所述在具有柵圖案和絕緣層的基板上通過構圖工藝形成有源層圖案、數據掃描線、源極、漏極和存儲電容的底電極，包括在具有柵圖案和絕緣層的基板上沉積有源層薄膜，通過掩膜構圖工藝在柵圖案的柵極上方形成第一有源層，在所述柵圖案的柵極掃描線上方形成第二有源層，所述第一有源層和所述第二有源層構成有源層圖案；在具有柵圖案、絕緣層和有源層圖案的基板上沉積金屬薄膜，通過掩膜構圖工藝形成數據掃描線、第一源極、第一漏極、第二源極和第二漏極，所述第一漏極同時也作為存儲電容底電極；所述在所述基板上沉積一層鈍化層，通過掩膜構圖工藝形成過孔，包括在所述基板上沉積一層鈍化層，通過掩膜構圖工藝形成第一漏極上方的過孔、第二漏極上方的過孔、第二源極上方的過孔和柵極掃描線上方的過孔；所述在所述基板上沉積一層透明導電薄膜，通過掩膜構圖工藝形成像素電極和存儲電容頂電極，其中像素電極通過所述過孔和漏極連接，包括在所述基板上沉積一層透明導電薄膜，通過掩膜構圖工藝形成像素電極、存儲電容的頂電極和連接電極，所述存儲電容的頂電極對應於所述第一漏極且所述存儲電容的頂電極通過第二漏極上方的過孔與所述第二漏極相連；所述連接電極通過第二源極上方的過孔和柵極掃描線上方的過孔將第二源極和柵極掃描線連接。本發明實施例提供的陣列基板的結構及製造方法，所述存儲電容的底電極與所述數據掃描線位於同一層面，所述存儲電容的頂電極與所述像素電極位於同一層面，該存儲電容的底電極與頂電極之間的距離為鈍化層的厚度，使得上極板與所述下極板的距離減小，優化了存儲電容的電容容量，解決了由於現有技術中陣列基板上的Cs的像素電極和存儲電容底電極之間的距離較大，導致Cs的電容容量較小且有波動，Cs電壓不能恆定保持到下一次更新畫面的問題。
為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲得其他的附圖。圖1為本發明實施例提供的陣列基板的俯視圖2為本發明又一實施例提供的陣列基板的俯視圖一；圖3為本發明又一實施例提供的陣列基板的俯視圖二 ；圖4為圖3所示的本發明實施例提供的陣列基板的A-A剖視圖；圖5為本發明實施例提供的陣列基板的製造方法流程圖；圖6為本發明又一實施例提供的陣列基板的製造方法流程圖；圖7為本發明另一實施例提供的陣列基板的製造方法流程圖；圖8為本發明再一實施例提供的陣列基板的製造方法流程圖。圖中標記1-基板；2-柵極掃描線；3-數據掃描線；4-像素電極；5、第一薄膜電晶體；51-柵極；52-源極；53-漏極；6-存儲電容；61-底電極；62-頂電極；7-引線；8-第二薄膜電晶體；82-漏極；83-源極；9-連接電極。
具體實施例方式本發明實施例提供一種陣列基板的結構及製造方法，解決了 Cs電容中像素電極與公共電極之間距離較大，在Cs充好電的情況下也不能保持控制液晶轉向的電壓恆定，使得液晶面板出現由於液晶兩端電壓變化所導致的灰階異常問題。如圖1所示，本發明實施例提供的陣列基板，包括基板1，以及在基板1上形成的柵極掃描線2、數據掃描線3、像素電極4和第一薄膜電晶體5，該第一薄膜電晶體5的柵極51 與柵極掃描線2相連、源極52與數據掃描線3相連、漏極53與像素電極4相連；還包括存儲電容6，所述存儲電容6的底電極61與所述數據掃描線3位於同一層面，所述存儲電容6 的頂電極與所述像素電極4位於同一層面。在具體運用時，所述存儲電容6的頂電極為像素電極4，所述存儲電容的底電極61 平行於所述柵極掃描線2並與所述像素電極4的下半部分的邊緣處相對應，且所述存儲電容的底電極61接有恆壓電源，圖1中未給出具體的連接方式，例如，底電極61可通過底電極61上方的過孔連接到外圍的公共電極電源上，所述底電極61的兩端的上方設有過孔，多個底電極61之間可以通過連接線相互連接，選取其中的一個底電極61通過所述底電極61 上的過孔連接到外圍的公共電極電源上。本發明的實施例提供的陣列基板的結構，所述存儲電容的底電極與所述數據掃描線位於同一層面，所述存儲電容的頂電極與所述像素電極位於同一層面，該存儲電容的底電極與頂電極之間的距離為鈍化層的厚度，使得上極板與所述下極板的距離減小，優化了存儲電容的電容容量，解決了現有技術中陣列基板上的Cs的像素電極和存儲電容底電極之間的距離較大，導致Cs的電容容量較小且有波動，Cs電壓不能恆定保持到下一次更新畫面的問題。如圖2所示，本發明又一實施例提供的陣列基板的結構，包括基板1，以及在基板1 上形成的柵極掃描線2、數據掃描線3、像素電極4和第一薄膜電晶體5，該第一薄膜電晶體 5的柵極51與柵極掃描線2相連、源極52與數據掃描線3相連、漏極53與像素電極4相連；還包括存儲電容6，所述存儲電容6的底電極與所述數據掃描線3位於同一層面，所述存儲電容6的底電極為所述第一薄膜電晶體5的漏極53，所述存儲電容6的頂電極62與所述像素電極4位於同一層面。所述存儲電容的頂電極62對應於所述第一薄膜電晶體5的漏極53，所述存儲電容的頂電極62獨立於所述像素電極4且所述頂電極62接有恆壓電源。
具體應用時，所述頂電極62接有恆壓電源的具體連接方式為所述頂電極62通過該頂電極62上設有的引線7與外部電壓輸入端連接。此處所述外部電壓可由PCB板提供。在本實施例中，所述存儲電容6由所述第一薄膜電晶體5的漏極53和對應於所述第一薄膜電晶體5的漏極53，且獨立於所述像素電極4的頂電極62組成，在優化Cs的電容容量的同時增加了像素的開口率。進一步地，為了避免當所述存儲電容的頂電極62通過引線7與外部電壓輸入端相連引入外部恆壓時，所述外部恆壓電源給所述存儲電容6提供的電壓噪音較大的問題，達到在優化Cs的電容容量、增加像素的開口率的同時減小所述存儲電容引入外部電壓的噪音目的，如圖3所示，所述陣列基板上還形成有第二薄膜電晶體8，所述第二薄膜電晶體8的柵極與所述柵極掃描線2連接；所述第二薄膜電晶體8的源極83與所述柵極掃描線2連接； 所述頂電極62接有恆壓電源的具體連接方式為所述頂電極62與所述第二薄膜電晶體8 的漏極82連接。可選的，所述第二薄膜電晶體8位於所述柵極掃描線2的上方，所述第二薄膜電晶體8的柵極為所述柵極掃描線2的一部分。所述頂電極62與所述第二薄膜電晶體8的漏極82連接具體連接方式為所述頂電極62通過所述第二薄膜電晶體8的漏極82上方的過孔連接。如圖4所示，所述第二薄膜電晶體8的源極83與所述柵極掃描線2連接具體連接方式為所述第二薄膜電晶體8的源極83上方形成有過孔；所述柵極掃描線2上方形成有過孔；連接電極9通過所述第二薄膜電晶體8的源極83上方的過孔和所述柵極掃描線2上方的過孔將所述第二薄膜電晶體8的源極83與所述柵極掃描線2連接起來。在具體使用時，所述柵極掃描線2上的信號傳到第二薄膜電晶體8的源極83上， 此時第二薄膜電晶體8的柵極打開，信號傳至第二薄膜電晶體8的漏極82上。所述存儲電容6的頂電極62與所述第二薄膜電晶體8的漏極82相連，所以薄膜電晶體8的漏極82信號傳輸至存儲電容6的頂電極62。同樣的，數據掃描線3上的信號傳輸到第一薄膜電晶體 5的漏極53上。在本實施例中，所述數據掃描線3、第一薄膜電晶體5的漏極53和源極52、第二薄膜電晶體8的漏極82和源極83是在一次光刻構圖工藝中形成的，具有相同的厚度以及相同的腐蝕後的坡度；所述頂電極62，所述連接電極9以及像素電極4是在一次構圖工藝中形成的，具有相同的厚度以及相同的腐蝕後的坡度。所述柵極掃描線2上覆蓋了絕緣層以及鈍化層，所述數據掃描線3上覆蓋了鈍化層。本發明的實施例提供的陣列基板的結構，所述存儲電容的底電極與所述數據掃描線位於同一層面，所述存儲電容的頂電極與所述像素電極位於同一層面，該存儲電容的底電極與頂電極之間的距離為鈍化層的厚度，使得上極板與所述下極板的距離減小，優化了存儲電容的電容容量，解決了現有技術中陣列基板上的Cs的像素電極和存儲電容底電極之間的距離較大，導致Cs的電容容量較小且有波動，Cs電壓不能恆定保持到下一次更新畫面的問題。如圖5所示，本發明實施例提供的陣列基板的製造方法，包括
步驟101，在具有柵圖案和絕緣層的基板上通過構圖工藝形成有源層圖案、數據掃描線、源極、漏極和存儲電容的底電極，所述存儲電容的底電極與所述數據掃描線位於同一層。步驟102，在所述基板上沉積一層鈍化層，通過掩膜構圖工藝形成過孔。步驟103，在所述基板上沉積一層透明導電薄膜，通過掩膜構圖工藝形成像素電極和存儲電容頂電極，其中像素電極通過過孔和漏極連接，所述過孔位於所述漏極的上方。本發明的實施例提供的陣列基板的製造方法，所述存儲電容的底電極與所述數據掃描線位於同一層面，所述存儲電容的頂電極與所述像素電極位於同一層面，該存儲電容的底電極與頂電極之間的距離為鈍化層的厚度，使得上極板與所述下極板的距離減小，優化了存儲電容的電容容量，解決了現有技術中陣列基板上的Cs的像素電極和存儲電容底電極之間的距離較大，從而影響了 Cs的電容容量的大小，導致Cs充好電的電壓也不能保持到下一次更新畫面的時候，使得電壓有了變化，所顯示的灰階就會不正確的問題。如圖6所示，本發明又一實施例提供的陣列基板的製造方法，包括步驟201，在具有柵圖案和絕緣層的基板上沉積有源層薄膜，通過掩膜構圖工藝形成有源層圖案。所述步驟201的具體實現方式為利用化學氣相沉積法在具有柵圖案的基板上依次沉積絕緣層薄膜和有源層薄膜，所述絕緣層薄膜的厚度在1000埃-6000埃之間，所述有源層薄膜的厚度在1000埃-6000埃之間。所述絕緣層薄膜的材料通常是氮化矽，也可以使用氧化矽和氮氧化矽等。所述有源層薄膜通常採用非晶矽薄膜。在本實施例中用有源層的掩模版對所述有源層薄膜進行曝光後進行幹法刻蝕，形成有源層圖案，而所述柵圖案和非晶矽之間的絕緣層薄膜起到阻擋刻蝕的作用。值得說明的是，在步驟201中，具有柵圖案的基板可以通過以下實施方式實現在玻璃基板上製備一層柵金屬薄膜，通過掩膜構圖工藝在玻璃基板的一定區域上形成柵圖案，所述柵圖案包括柵極掃描線以及與柵極掃描線相連的柵極。在本實施方式中，採用磁控濺射方法在玻璃基板上製備一層柵金屬薄膜，該柵金屬薄膜的厚度在1000埃-7000埃之間。所述柵金屬薄膜材料通常採用鉬、鋁、鋁鎳合金、鉬鎢合金、鉻、或銅等金屬，也可以採用上述幾種材料薄膜的組合結構。步驟202，在具有柵圖案、絕緣層和有源層圖案的基板上沉積一層金屬薄膜，通過掩膜構圖工藝形成數據掃描線、源極、漏極和存儲電容的底電極，所述存儲電容的底電極與所述數據掃描線位於同一層。在步驟202中，金屬薄膜的厚度在1000埃-7000埃之間。所述金屬薄膜材料通常採用鉬、鋁、鋁鎳合金、鉬鎢合金、鉻、或銅等金屬，也可以採用上述幾種材料薄膜的組合結構。步驟203，在所述基板上沉積一層鈍化層，通過掩膜構圖工藝在對應於所述底電極的兩端上方形成過孔以及在所述漏極上方形成過孔。在所述步驟203中，所述鈍化層的厚度在1000埃-6000埃之間，所述鈍化層的材料通常是氮化矽或二氧化矽。在所述基板上沉積一層鈍化層之後，所述柵極掃描線上面覆蓋絕緣層和鈍化層，並通過掩膜構圖工藝形成底電極兩端上方的過孔和漏極上方的過孔。步驟204，在所述基板上沉積一層透明導電薄膜，通過掩膜構圖工藝形成像素電極，其中位於底電極上方的像素電極構成存儲電容的頂電極。在所述步驟204中，所述像素電極通過漏極上方的過孔和漏極連接，所述透明導電薄膜常用的透明電極為銦錫氧化物半導體透明導電膜ITO或銦鋅氧化物半導體透明導電膜ΙΖ0，該透明導電薄膜的厚度在100埃-1000埃之間，所述存儲電容的頂電極、底電極以及所述頂電極與底電極之間夾著的鈍化層構成存儲電容。在本實施例中，所述存儲電容的底電極平行於所述柵極掃面線並對應於所述像素電極的下半部分的邊緣處。本發明的實施例提供的陣列基板的製造方法，所述存儲電容的底電極與所述數據掃描線位於同一層面，所述存儲電容的頂電極與所述像素電極位於同一層面，該存儲電容的底電極與頂電極之間的距離為鈍化層的厚度，使得上極板與所述下極板的距離減小，優化了存儲電容的電容容量，解決了現有技術中陣列基板上的Cs的像素電極和存儲電容底電極之間的距離較大，從而影響了 Cs的電容容量的大小，導致Cs充好電的電壓也不能保持到下一次更新畫面的時候，使得電壓有了變化，所顯示的灰階就會不正確的問題。如圖7所示，本發明另一實施例提供的陣列基板的製造方法，包括步驟301，在具有柵圖案和絕緣層的基板上沉積有源層薄膜和金屬薄膜，通過灰色調或半色調構圖工藝形成有源層圖案、數據掃描線、源極和漏極，所述漏極同時也作為存儲電容的底電極。所述步驟301中，通過採用灰色調或半色調構圖工藝在一次構圖工藝中形成有源層、數據掃描線、源極和漏極，可以減少工藝步驟、節省成本。所述具有柵圖案和絕緣層圖案的基板的具體實現方式與上述實施例相同，此處不再贅述。步驟302，在所述基板上沉積一層鈍化層，通過掩膜構圖工藝形成過孔。步驟303，在所述基板上沉積一層透明導電薄膜，通過掩膜構圖工藝形成像素電極和存儲電容的頂電極，所述存儲電容的頂電極獨立於所述像素電極。所述步驟303中，所述像素電極通過所述漏極上方的過孔與所述漏極連接。本實施例中，在前述步驟或後續步驟中所述存儲電容的頂電極上可形成有用於與所述外部電壓輸入端相連引線。所述存儲電容的頂電極、底電極以及所述頂電極與底電極之間夾著的鈍化層構成存儲電容。 在本實施例中，採用漏極作為電容底電極，並在像素電極的同一層通過掩膜構圖形成與所述像素電極同一材質的存儲電容的頂電極，去除了上述實施例中存儲電容對像素麵積的佔用，進而增加了像素開口率。本發明的實施例提供的陣列基板的製造方法，所述存儲電容的底電極與所述數據掃描線位於同一層面，所述存儲電容的頂電極與所述像素電極位於同一層面，該存儲電容的底電極與頂電極之間的距離為鈍化層的厚度，使得上極板與所述下極板的距離減小，優化了存儲電容的電容容量，解決了現有技術中陣列基板上的Cs的像素電極和存儲電容底電極之間的距離較大，從而影響了 Cs的電容容量的大小，導致Cs充好電的電壓也不能保持到下一次更新畫面的時候，使得電壓有了變化，所顯示的灰階就會不正確的問題。如圖8所示，本發明再一實施例提供的陣列基板的製造方法，包括步驟401，在具有柵圖案和絕緣層的基板上沉積有源層薄膜，通過掩膜構圖工藝在柵圖案的柵極上方形成第一有源層，在所述柵圖案的柵極掃描線上方形成第二有源層，所述第一有源層和第二有源層構成有源層圖案。所述步驟401中製備所述柵圖案和絕緣層的基板的具體實現方式與上述實施例相同，此處不再贅述。步驟402，在具有柵圖案、絕緣層和有源層圖案的基板上沉積金屬薄膜，通過掩膜構圖工藝形成數據掃描線、第一源極、第一漏極、第二源極和第二漏極，所述第一漏極同時也作為存儲電容底電極。步驟403，在所述基板上沉積一層鈍化層，通過掩膜構圖工藝形成第一漏極上方的過孔、第二漏極上方的過孔、第二源極上方的過孔和柵極掃描線上方的過孔。步驟404，在所述基板上沉積一層透明導電薄膜，通過掩膜構圖工藝形成像素電極、存儲電容的頂電極和連接電極，所述存儲電容的頂電極對應於所述第一漏極且所述存儲電容的頂電極通過第二漏極上方的過孔與所述第二漏極相連；所述連接電極通過第二源極上方的過孔和柵極掃描線上方的過孔將第二源極和柵極掃描線連接。本實施例中，柵極、第一有源層、第一源極和第一漏極構成第一薄膜電晶體；柵極掃描線、第二有源層、第二源極和第二漏極構成第二薄膜電晶體；所述存儲電容的頂電極、 底電極以及所述頂電極與底電極之間夾著的鈍化層構成存儲電容。在本實施例中，在增加開口率的同時，由於所述存儲電容通過第二薄膜電晶體與柵極掃描線相連，通過所述第二薄膜電晶體對通過所述柵極掃描線引入的外部電壓進行噪音消除，減小了外部電壓由於噪音問題對所述存儲電容的影響。本發明的實施例提供的陣列基板的製造方法，所述存儲電容的底電極與所述數據掃描線位於同一層面，所述存儲電容的頂電極與所述像素電極位於同一層面，該存儲電容的底電極與頂電極之間的距離為鈍化層的厚度，使得上極板與所述下極板的距離減小，優化了存儲電容的電容容量，解決了現有技術中陣列基板上的Cs的像素電極和存儲電容底電極之間的距離較大，從而影響了 Cs的電容容量的大小，導致Cs充好電的電壓也不能保持到下一次更新畫面的時候，使得電壓有了變化，所顯示的灰階就會不正確的問題。本發明實施例主要應用於顯示領域，尤其適用於液晶顯示面板。本發明實施例主要以Cs on common進行描述，實踐中可將Cs on gate與Cson common這兩種方式配合使用，如說明書附圖一樣。以上所述，僅為本發明的具體實施方式
，但本發明的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本發明揭露的技術範圍內，可輕易想到變化或替換，都應涵蓋在本發明的保護範圍之內。因此，本發明的保護範圍應以所述權利要求的保護範圍為準。
權利要求
1.一種陣列基板，包括基板，以及在基板上形成的柵極掃描線、數據掃描線、像素電極和第一薄膜電晶體，該第一薄膜電晶體的柵極與柵極掃描線相連、該第一薄膜電晶體的源極與數據掃描線相連、該第一薄膜電晶體的漏極與像素電極相連；其特徵在於，還包括存儲電容，所述存儲電容的底電極與所述數據掃描線位於同一層面，所述存儲電容的頂電極與所述像素電極位於同一層面。
2.根據權利要求1所述的陣列基板，其特徵在於，所述存儲電容的頂電極為所述像素電極，所述存儲電容的底電極對應於所述像素電極的下半部分的邊緣處，所述存儲電容的底電極接有恆壓電源。
3.根據權利要求2所述的陣列基板，其特徵在於，所述存儲電容的底電極接有恆壓電源的具體連接方式為所述底電極通過所述底電極上方的過孔連接到外圍的公共電極電源上。
4.根據權利要求1所述的陣列基板，其特徵在於，所述存儲電容的底電極為第一薄膜電晶體的漏極，所述存儲電容的頂電極對應於所述第一薄膜電晶體的漏極，所述存儲電容的頂電極獨立於所述像素電極且所述頂電極接有恆壓電源。
5.根據權利要求4所述的陣列基板，其特徵在於，所述頂電極接有恆壓電源的具體連接方式為所述頂電極通過該頂電極上設有的引線與外部電壓輸入端連接。
6.根據權利要求4所述的陣列基板，其特徵在於，所述陣列基板上還形成有第二薄膜電晶體，所述第二薄膜電晶體的柵極與所述柵極掃描線連接；所述第二薄膜電晶體的源極與所述柵極掃描線連接；所述頂電極接有恆壓電源的具體連接方式為所述頂電極與所述第二薄膜電晶體的漏極連接。
7.根據權利要求6所述的陣列基板，其特徵在於，所述第二薄膜電晶體的漏極和源極與第一薄膜電晶體的漏極和源極、數據掃描線是在一次光刻構圖工藝中形成的，具有相同的厚度以及相同的腐蝕後的坡度。
8.根據權利要求6所述的陣列基板，其特徵在於，所述第二薄膜電晶體位於所述柵極掃描線的上方，所述第二薄膜電晶體的柵極為所述柵極掃描線的一部分。
9.根據權利要求6所述的陣列基板，其特徵在於，所述頂電極與所述第二薄膜電晶體的漏極連接具體連接方式為所述頂電極通過所述第二薄膜電晶體的漏極上方的過孔連接。
10.根據權利要求6至9任一所述的陣列基板，其特徵在於，所述第二薄膜電晶體的源極與所述柵極掃描線連接具體連接方式為所述第二薄膜電晶體的源極上方形成有過孔；所述柵極掃描線上方形成有過孔；連接電極通過所述第二薄膜電晶體的源極上方的過孔和所述柵極掃描線上方的過孔將所述第二薄膜電晶體的源極與所述柵極掃描線連接起來。
11.根據權利要求10所述的陣列基板，其特徵在於，所述連接電極與所述存儲電容的頂電極及所述像素電極為一次構圖工藝中形成的，具有相同的厚度以及相同的腐蝕後的坡度。
12.—種陣列基板的製造方法，其特徵在於，包括在具有柵圖案和絕緣層的基板上通過構圖工藝形成有源層圖案、數據掃描線、源極、漏極和存儲電容的底電極，所述存儲電容的底電極與所述數據掃描線位於同一層； 在所述基板上沉積一層鈍化層，通過掩膜構圖工藝形成過孔； 在所述基板上沉積一層透明導電薄膜，通過掩膜構圖工藝形成像素電極和存儲電容頂電極，其中像素電極通過過孔和漏極連接，所述過孔位於所述漏極的上方。
13.根據權利要求12所述的方法，其特徵為，所述在具有柵圖案和絕緣層的基板上通過構圖工藝形成有源層圖案、數據掃描線、源極、漏極和存儲電容的底電極，包括在具有柵圖案和絕緣層的基板上沉積有源層薄膜，通過掩膜構圖工藝形成有源層圖案；在具有柵圖案、絕緣層和有源層圖案的基板上沉積金屬薄膜，通過掩膜構圖工藝形成數據掃描線、源極、漏極和存儲電容的底電極；所述在所述基板上沉積一層鈍化層，通過掩膜構圖工藝形成過孔，包括 在所述基板上沉積一層鈍化層，通過掩膜構圖工藝在對應於所述底電極的兩端上方形成過孔以及在所述漏極上方形成過孔；所述在所述基板上沉積一層透明導電薄膜，通過掩膜構圖工藝形成像素電極和存儲電容頂電極，包括在所述基板上沉積一層透明導電薄膜，通過掩膜構圖工藝形成像素電極，其中位於底電極上方的像素電極構成存儲電容的頂電極。
14.根據權利要求12所述的方法，其特徵在於，所述在具有柵圖案和絕緣層的基板上通過構圖工藝形成有源層圖案、數據掃描線、源極、漏極和存儲電容的底電極，包括在具有柵圖案和絕緣層的基板上沉積有源層薄膜和金屬薄膜，通過灰色調或半色調構圖工藝形成有源層圖案、數據掃描線、源極和漏極，所述漏極同時也作為存儲電容的底電極；所述在所述基板上沉積一層透明導電薄膜，通過掩膜構圖工藝形成像素電極和存儲電容頂電極，包括在所述基板上沉積一層透明導電薄膜，通過掩膜構圖工藝形成像素電極和存儲電容的頂電極，所述存儲電容的頂電極獨立於所述像素電極。
15.根據權利要求14所述的方法，其特徵在於，還包括在所述存儲電容的頂電極上形成有用於與所述外部電壓輸入端相連弓I線。
16.根據權利要求12所述的方法，其特徵在於，在具有柵圖案和絕緣層的基板上通過構圖工藝形成有源層圖案、數據掃描線、源極、漏極和存儲電容的底電極，包括在具有柵圖案和絕緣層的基板上沉積有源層薄膜，通過掩膜構圖工藝在柵圖案的柵極上方形成第一有源層，在所述柵圖案的柵極掃描線上方形成第二有源層，所述第一有源層和所述第二有源層構成有源層圖案；在具有柵圖案、絕緣層和有源層圖案的基板上沉積金屬薄膜，通過掩膜構圖工藝形成數據掃描線、第一源極、第一漏極、第二源極和第二漏極，所述第一漏極同時也作為存儲電容底電極；所述在所述基板上沉積一層鈍化層，通過掩膜構圖工藝形成過孔，包括 在所述基板上沉積一層鈍化層，通過掩膜構圖工藝形成第一漏極上方的過孔、第二漏極上方的過孔、第二源極上方的過孔和柵極掃描線上方的過孔；所述在所述基板上沉積一層透明導電薄膜，通過掩膜構圖工藝形成像素電極和存儲電容頂電極，其中像素電極通過過孔和漏極連接，包括在所述基板上沉積一層透明導電薄膜，通過掩膜構圖工藝形成像素電極、存儲電容的頂電極和連接電極，所述存儲電容的頂電極對應於所述第一漏極且所述存儲電容的頂電極通過第二漏極上方的過孔與所述第二漏極相連；所述連接電極通過第二源極上方的過孔和柵極掃描線上方的過孔將第二源極和柵極掃描線連接。
全文摘要
本發明公開一種陣列基板的結構及製造方法，涉及顯示技術領域，以解決CS電容中像素電極與公共電極之間距離較大，在CS充好電的情況下也不能保持控制液晶轉向的電壓恆定，使得液晶面板出現由於液晶兩端電壓變化所導致的灰階異常問題，所述陣列基板包括基板，以及在基板上形成的柵極掃描線、數據掃描線、像素電極和第一薄膜電晶體，該第一薄膜電晶體的柵極與柵極掃描線相連、該第一薄膜電晶體的源極與數據掃描線相連、該第一薄膜電晶體的漏極與像素電極相連；還包括存儲電容，所述存儲電容的底電極與所述數據掃描線位於同一層面，所述存儲電容的頂電極與所述像素電極位於同一層面。本發明實施例主要應用於顯示領域，尤其適用於液晶顯示面板。
文檔編號G02F1/1362GK102280443SQ20101020017
公開日2011年12月14日 申請日期2010年6月8日 優先權日2010年6月8日
發明者張彌 申請人:北京京東方光電科技有限公司