峰值保持電路和使用該峰值保持電路的信號強度檢測電路的製作方法

2023-09-24 02:35:45

專利名稱：峰值保持電路和使用該峰值保持電路的信號強度檢測電路的製作方法
技術領域：
本發明涉及保持輸入信號的峰值的峰值保持電路和使用該峰值保持 電路的信號強度檢測電路。
背景技術：
圖2是下述專利文獻1所記載的現有的信號強度檢測電路的結構圖。 該信號強度檢測電路用於在無線通信設備等中檢測發送信號和接收信號的強度，根據4級級聯連接的飽和放大器101 104的各輸出信號來 輸出信號強度RSS。各飽和放大器101 104具有2個增益控制端子VC1、 VC2。由恆定 gm偏置生成部151所生成的偏置信號被提供給增益控制端子VC1，以使 各級的飽和放大器101 104以恆定的放大率放大而與溫度無關。另一方 面，各飽和放大器101 104的輸出信號分別經由全波整流器111 114、 低通濾波器121 124以及振幅控制用偏置生成部131 134被提供給增 益控制端子VC2。各振幅控制用偏置生成部131 134生成振幅控制用偏 置信號，以使飽和放大器101 104的輸出信號分別不超過恆定的振幅值。然後，從各低通濾波器121 124所輸出的信號被輸入到加法電路 141進行相加，作為綜合的信號強度RSS來輸出。專利文獻1日本特開2003 — 163556號公報上述信號強度檢測電路構成為，通過設置飽和放大器101 104的增 益補償單元和飽和限制振幅的調整單元，不使用外附部件而使用1個芯 片來校正信號強度RSS的溫度依賴性、電源依賴性以及過程依賴性。然而，增益補償單元和飽和限制振幅的調整單元即振幅控制用偏置 生成部131 134如上述專利文獻1記載具體的電路例那樣，具有需要的 電路構成元件數很多的課題。發明內容本發明的目的是提供一種可採用比較簡單的電路結構來準確地保持 輸入信號的峰值而不依賴於溫度、電源以及過程的峰值保持電路和使用 該峰值保持電路的信號強度檢測電路。本發明的峰值保持電路的特徵在於，該峰值保持電路具有差動放 大器，其具有構成差動對的第1和第2電晶體，輸入信號被提供給該第1電晶體的控制電極；第3電晶體，其連接在第1電源電位與連接上述第2 電晶體的控制電極的輸出節點之間，由上述差動放大器的輸出信號對導 通狀態進行控制；峰值電壓保持用的電容器，其連接在上述輸出節點與 第2電源電位之間；電荷放電用的電阻，其與上述電容器並聯連接；以 及第4電晶體，其與上述第1電晶體並聯連接，並將電壓限制用的基準 電壓提供給控制電極。並且，本發明的信號強度檢測電路的特徵在於，該信號強度檢測電 路具有第1放大電路，其將輸入信號放大來輸出第1信號；第2放大 電路，其將上述第1信號放大來輸出第2信號；第l峰值保持電路，其 在上述第1信號小於等於第1基準電壓時，輸出該第1基準電壓，在該 第1信號超過該第1基準電壓時，保持並輸出該第1信號的峰值；第2 峰值保持電路，其在上述第2信號超過比上述第1基準電壓高的第2基 準電壓時，輸出該第2基準電壓，在該第2信號小於等於該第2基準電 壓時，保持並輸出該第2信號的峰值；以及加法電路，其將上述第1和 第2峰值保持電路的輸出電壓相加來輸出與上述輸入信號的強度對應的 信號。本發明的峰值保持電路由於把電壓限制用的電晶體並聯附加在差動 放大器的差動對的電晶體上，因而具有以下效果，即電路結構簡單， 具有不依賴於電源電壓、周圍溫度以及製造過程的變動的特性。並且，本發明的信號強度檢測電路具有第1峰值保持電路，其根 據從第1放大電路所輸出的信號來檢測具有下限的峰值；第2峰值保持 電路，其根據從第2放大電路所輸出的信號來檢測具有上限的峰值；以及加法電路，其將由這些第1和第2峰值保持電路所檢測的電壓相加來 輸出與輸入信號的強度對應的信號。由此，具有能檢測並輸出動態範圍 寬的信號強度的優點。並且，通過按第1發明的峰值保持電路那樣來構 成各峰值保持電路，具有以下效果，SP:能以簡單的電路結構獲得不依 賴於電源電壓、周圍溫度以及製造過程的高精度輸出。本發明的上述以及其他目的和新特徵在參照附圖閱讀以下優選實施 例的說明時將會更完全地明白。然而，附圖專門用於解說，而不限定本 發明的範圍。


圖1是示出本發明的實施例1的信號強度檢測電路的結構圖。圖2是現有的信號強度檢測電路的結構圖。圖3是示出圖1中的峰值保持電路4的動作的信號波形圖。圖4是示出圖1中的峰值保持電路7的動作的信號波形圖。 圖5是表示峰值保持電路4、 7的輸入輸出特性的曲線圖。 圖6是表示圖1的信號強度檢測電路的輸入輸出特性的曲線圖。 圖7是示出本發明的實施例2的信號強度檢測電路的結構圖。 圖8是表示圖7中的各峰值保持電路的輸入輸出特性的曲線圖。 圖9是表示圖7的信號強度檢測電路的輸入輸出特性的曲線圖。
具體實施方式
實施例1圖1是示出本發明的實施例1的信號強度檢測電路的結構圖。 該信號強度檢測電路具有2級級聯連接的放大電路1、 3;保持各放大電路l、 3的輸出信號的峰值的峰值保持電路4、 7;以及將這些峰值保持電路4、 7的輸出信號相加的加法器91。放大電路1具有被提供有輸入信號IN的輸入端子，該輸入端子經由串聯連接的電容器11和電阻12與反轉放大器13的負極輸入端子連接。基準電壓VR1被提供給反轉放大器13的正極輸入端子，從該反轉放大器13的輸出端子所輸出的信號S1經由電阻14被反饋給負極輸入端子。 放大電路3將從放大電路1所提供的信號Sl放大來輸出信號S3，與放大 電路1一樣，放大電路3由串聯連接的電容器31和電阻32、反轉放大器 33以及反饋用的電阻34構成。峰值保持電路4具有構成差動放大部的N溝道MOS電晶體(以下 稱為"NMOS") 41a、 42a，信號Sl被提供給該NMOS 41a的柵極，NMOS 42a的柵極與節點N4連接。NMOS 41a、 42a的漏極分別經由P溝道MOS 電晶體(以下稱為"PMOS") 43、 44與電源電位VDD連接。NMOS 41a、 42a的源極共同連接，經由恆定電流部45與接地電位GND連接。PMOS 43、 44的柵極與NMOS41a的漏極連接。並且，NMOS 41b的漏極和源極分別與NMOS 41a的漏極和源極連 接，基準電壓VR2 (其中，VR2〉VR1)被提供給該NMOS41b的柵極。 NMOS 42b的漏極和源極分別與NMOS 42a的漏極和源極連接，該NMOS 42b的柵極與接地電位GND連接。並且，該峰值保持電路4具有連接在節點N4與電源電位VDD之間 的NMOS 46，該NMOS 46的柵極與NMOS 42a的漏極連接。峰值電壓 保持用的電阻47和電容器48並聯連接在節點N4與接地電位GND之間。 然後，節點N4的信號經由電壓跟隨器49作為信號S4來輸出。峰值保持電路7具有構成差動放大部的NMOS 71、 72，信號S3被 提供給該NMOS 71的柵極，NMOS 72的柵極與節點N7連接。NMOS 71、 72的漏極分別經由PMOS73、 74與電源電位VDD連接，源極共同連接 並經由恆定電流部75與接地電位GND連接。PMOS 73、 74的柵極與 NMOS71的漏極連接。並且，在節點N7與電源電位VDD之間連接有NMOS 76，該NMOS 76的柵極與NMOS72的漏極連接。並且，峰值電壓保持用的電阻77和 電容器78並聯連接在節點N7與接地電位GND之間。然後，節點N7的 信號被提供給構成差動放大部的PMOS 81a、 82a內的PMOS 81a的柵極。 並且，PMOS82a的柵極與節點N8連接。PMOS81a、 82a的漏極分別經由NMOS83、 84與接地電位GND連接。PMOS81a、 82a的源極共同連接，並經由恆定電流部85與電源電位 VDD連接。NMOS 83、 84的柵極與PMOS 82a的漏極連接。PMOS 81b的漏極和源極分別與PMOS 81a的漏極和源極連接，基準 電壓VR3 (其中，VR3>VR2)被提供給該PMOS 81b的柵極。PMOS 82b 的漏極和源極分別與PMOS 82a的漏極和源極連接，該PMOS 82b的柵 極與電源電位VDD連接。並且，在節點N8與接地電位GND之間連接有NMOS 86，該NMOS 86的柵極與PMOS 81a的漏極連接。並且，在節點N8與電源電位VDD 之間連接有恆定電流部87，從該節點N8輸出信號S7。並且，從峰值保 持電路4、 7分別輸出的信號S4、 S7由加法器91相加，作為表示信號強 度的輸出信號OUT來輸出。下面，按照峰值保持電路4的動作(1)、峰值保持電路7的動作(2) 以及整體動作(3)的順序對該信號強度檢測電路的動作進行說明。 (1)峰值保持電路4的動作圖3是示出圖1中的峰值保持電路4的動作的信號波形圖。在所輸入的信號Sl的電壓高於基準電壓VR2的情況下，NMOS41a 的柵極/源極間電壓大於NMOS 41b的柵極/源極間電壓。因此，在這些 NMOS41a、 41b的gm (相互電導)充分大的情況下，PMOS 43的源極/ 漏極電流全部流入NMOS 41a。另一方面，NMOS 42b用於取得差動平衡， 總是在斷開狀態。因此，PMOS44的源極/漏極電流全部流入NMOS42a。 即，在信號S1的電壓高於基準電壓VR2的情況下，得到以NMOS41a、 42a為差動對的差動電路結構。這裡，當信號S1的電壓上升時，NMOS42a的漏極電壓也上升，與 該NMOS 42a的漏極連接的NMOS 46的柵極電壓也上升。由於NMOS 46 與電阻47—起構成源極跟隨器，因而其漏極電壓(即，節點N4的電壓) 跟隨柵極電壓而上升。與節點N4連接的NMOS42a的柵極電壓上升，從 而該節點N4的電壓按照等於信號S1的電壓的方式跟隨。然後，從電壓 跟隨器49輸出與信號Sl相同電壓的信號S4。另一方面，當信號Sl的電壓下降時，NMOS 42a的漏極電壓也下降，與該NMOS 42a的漏極連接的NMOS 46的柵極電壓也下降。NMOS 46 與電阻47 —起構成源極跟隨器，然而由於電容器48與該NMOS 46的漏 極連接，因而由該電容器48保持與下降前的信號SI相同的電壓。在該 時刻，由於NMOS 42b的柵極電壓高於NMOS 41a的柵極電壓，因而該 NMOS 42b的漏極電壓進一步下降，與該NMOS 42b的漏極連接的NMOS 46的柵極電壓也進一步下降。由此，NMOS 46處於切斷狀態，電容器 48以由其電容值C48和電阻47的電阻值R47所決定的時間常數進行放 電。該放電是在信號SI的電壓低於節點N4的電壓的狀態持續期間進行。 節點N4的電壓從電壓跟隨器49作為信號S4來輸出。即，該峰值保持電 路4在信號SI的電壓高於基準電壓VR2的情況下，作為以NMOS 41a 的柵極為輸入的峰值保持電路進行動作。相比之下，在信號SI的電壓低於基準電壓VR2的情況下，NMOS 41a 的柵極/源極間電壓小於NMOS41b的柵極/源極間電壓。因此，PMOS43 的源極/漏極電流全部流入NMOS41b。此時，由於電流未全部流入NMOS 41a，因而得到以NMOS 41b、 42a為差動對的差動電路結構。g卩，峰值 保持電路4具有以NMOS 41b的柵極為輸入的峰值保持電路的結構。由 於基準電壓VR2總是被施加給NMOS 41b的柵極，因而NMOS 42a的柵 極具有等於基準電壓VR2的恆定電壓而與信號S1的電壓無關，該NMOS 42a的柵極電壓從電壓跟隨器49作為信號S4來輸出。艮P，峰值保持電路4構成為，當所輸入的信號Sl小於等於基準電壓 VR2時，輸出該基準電壓VR2，並當超過基準電壓VR2時，保持並輸出 該峰值。換句話說，峰值保持電路4是以基準電壓VR2為下限的具有下 限的峰值保持電路。(2)峰值保持電路7的動作圖4是示出圖1中的峰值保持電路7的動作的信號波形圖。 在該峰值保持電路7中，以NMOS 71、 72為差動對的差動放大部以 及由NMOS 76、電阻77和電容器78構成的峰值保持部進行與在上述的 峰值保持電路4中信號Sl高於基準電壓VR2的情況相同的動作。並且， 以PMOS81a、 81b、 82a、 82b為差動對的差動放大部具有使峰值保持電路4上下反轉來調換PMOS和NMOS的結構。並且，上述差動放大部構 成由NMOS 86和恆定電流部87構成的源極接地放大電路和電壓跟隨器。在PMOS 81a的柵極電壓(即，節點N7的電壓)低於基準電壓VR3 的情況下，PMOS 81a的柵極/源極間電壓大於PMOS 81b的柵極/源極間 電壓。因此，在這些PMOS81a、 81b的gm充分大的情況下，NMOS 83 的漏極/源極電流全部從PMOS 81a流出。另一方面，PMOS 82b用於取 得差動平衡，總是在斷開狀態。因此，NMOS84的漏極/源極電流全部從 PMOS82a流出。g卩，在節點N7的電壓低於基準電壓VR3的情況下，得 到以PMOS81a、 82a為差動對的差動電路結構。由於由NMOS86和恆 定電流部87構成的源極接地放大電路與該差動電路連接，因而與節點 N7的電壓相等的電壓的信號S7總是被輸出到節點N8。另一方面，在PMOS 81a的柵極電壓高於基準電壓VR3的情況下， PMOS 81a的柵極/源極間電壓小於PMOS 81b的柵極/源極間電壓，NMOS 83的漏極/源極電流全部從PMOS81b流出。此時，由於電流未全部流入 PMOS 81a，因而得到以PMOS 81b、82a為差動對的差動放大電路的結構。 即，包含該差動放大電路的電壓跟隨器的輸入端子是PMOS 81b的柵極。 由於基準電壓VR3總是被施加給PMOS 81b的柵極，因而與基準電壓VR3 相等的恆定電壓的信號S7被輸出到電壓跟隨器的輸出端子即節點N8， 而與節點N7的電壓無關。根據以上對峰值保持電路7的動作進行說明，在所輸入的信號S3的 電壓上升的情況下，節點N7的電壓跟隨信號S3而達到與該信號S3相等 的電壓。這裡，在節點N7的電壓低於基準電壓VR3的情況下，PMOS81a 的柵極電壓低於基準電壓VR3，因而節點N8的信號S7跟隨信號S3而 達到與該信號S3相同的電壓。並且，在節點N7的電壓高於基準電壓VR3 的情況下，PMOS 81a的柵極電壓高於基準電壓VR3，因而節點N8的信 號S7達到被限制在基準電壓VR3的恆定電壓。另一方面，在所輸入的信號S3的電壓下降的情況下，節點N7的電 壓被維持在由電容器78所保持的下降前的電壓。此時，在節點N7的電 壓低於基準電壓VR3的情況下，比基準電壓VR3低的電壓被施加給PMOS 81a的柵極，因而與信號S3的下降前的電壓相等的電壓的信號S7 被輸出到節點N8。並且，在節點N7的電壓高於基準電壓VR3的情況下， 比基準電壓VR3高的電壓被施加給PMOS 81a的柵極，因而被限制在基 準電壓VR3的恆定電壓的信號S7被輸出到節點N8。艮P，峰值保持電路7構成為，當所輸入的信號S3超過基準電壓VR3 時，輸出該基準電壓VR3，並當小於等於基準電壓VR3時，保持並輸出 該峰值。換句話說，峰值保持電路7是以基準電壓VR3為上限的具有上 限的峰值保持電路。 (3)整體動作圖5是表示峰值保持電路4、 7的輸入輸出特性的曲線圖，圖6是表 示圖1的信號強度檢測電路的輸入輸出特性的曲線圖。該各圖中，橫軸 表示分貝顯示的輸入功率，縱軸表示輸出電壓。信號強度檢測電路的輸入信號IN由級聯連接的放大電路1、 3放大。 這裡，如果把電阻12、 14、 32、 34的電阻值分別設定為R12、 R14、 R32、 R34,則放大電路1的放大率Al和放大電路3的放大率A3分別由下式A1=R14/R12 A3=R34/R32並且，如果把輸入信號IN的交流信號的振幅設定為VIP-P，則從放 大電路l、 3所輸出的信號S1、 S3的振幅V01p，、 V03p-p分別由下式表V03p—P=A1 A3 VIP—p由於放大電路1、 3的輸入側分別由電容器11、 31交流耦合，因而 這些放大電路1、 3的輸出的動作點是對反轉放大器13、 33的正極輸入 端子施加的基準電壓VR1。因此，信號S1、 S3是以基準電壓VR1為中 心的振幅V01p—p、V03p-p的交流信號，這些信號S1、S3的峰值電壓VP1、 VP3分別由下式表示。VPl=VRl+V01p-p/2V01D-D=A1 VI,VP3=VRl+V03p—p/2在把輸入信號IN設定為單位dBpV的功率PI的情況下，上述峰值 電壓VP1、 VP3分別由下式表示，與輸入信號IN的關係是圖5中的虛線 表示的指數曲線。VP1 = VR1 + A1'V^.102Qpi 6VP3 = VR1 + Al. A3 102Q由於從初級放大電路1所輸出的信號SI被輸入到具有下限的峰值保 持電路4，因而當該信號SI超過基準電壓VR2時進行峰值檢測，從峰值 保持電路4所輸出的信號S4具有圖5的b—c間的範圍的實線表示的特 性。另一方面，當信號S1小於等於基準電壓VR2時，在峰值保持電路4 中以基準電壓VR2為輸入信號進行峰值檢測，因而信號S4具有圖5的a 一b間的範圍的實線表示的特性。並且，由於從下級放大電路3所輸出的信號S3被輸入到具有上限的 峰值保持電路7，因而當該信號S3小於等於基準電壓VR3時進行峰值檢 測，從峰值保持電路7所輸出的信號S7具有圖5的a—b間的範圍的實 線表示的特性。另一方面，當信號S3超過基準電壓VR3時，在峰值保 持電路7中以基準電壓VR3為輸入信號進行峰值檢測，因而信號S7具 有圖5的b—c間的範圍的實線表示的特性。從峰值保持電路4、 7所輸出的信號S4、 S7被輸入到加法器91進行 相加。這裡如圖5所示，當把基準電壓VR2、 VR3設定成使峰值保持電 路4、 7的輸出特性的曲線部分不重疊時，從加法器91所輸出的輸出信 號OUT如圖6所示為2層結構，獲得線性良好的特性。如上所述，該實施例1的信號強度檢測電路具有峰值保持電路4， 其根據從初級放大電路1所輸出的信號Sl來檢測具有下限的峰值；峰值 保持電路7，其根據從下級放大電路3所輸出的信號S3來檢測具有上限 的峰值；以及加法器91，其將由這些峰值保持電路4、 7所檢測的信號 S4、 S7相加來輸出表示信號強度的輸出信號OUT。由此，具有可檢測並 輸出動態範圍寬的信號強度的優點。並且，由於各電路要素由單純的負 反饋電路構成，因而具有能以少的元件數實現不依賴於電源電壓、周圍溫度以及製造過程的高精度輸出的優點。實施例2圖7是示出本發明的實施例2的信號強度檢測電路的結構圖，與圖 1中的要素共同的要素被附上共同符號。該信號強度檢測電路在圖1中的2級級聯連接的放大電路1、 3之間 插入中間級放大電路2而具有3級結構，並設置有保持該插入的放大電 路2的輸出信號峰值的峰值保持電路5。並且，設置有將峰值保持電路4、 5、 7的輸出信號相加的加法器92，而取代圖1中的加法器91。放大電路2具有與放大電路1、 3相同的結構，將從放大電路l所提 供的信號Sl放大來作為信號S2進行輸出。信號S2被提供給放大電路3， 並且還被提供給峰值保持電路5。另一方面，峰值保持電路5是使峰值保持電路4、 7組合而成的電路， 是檢測具有上限和下限的峰值的具有上下限的峰值保持電路。由於在實 施例1中對峰值保持電路4、 7進行了詳細說明，因此這裡不進行重複， 在該峰值保持電路5中，採用與峰值保持電路4相同的電路而構成為， 當所輸入的信號S2小於等於基準電壓VR4 (其中，VR3〉VR4>VR2) 時，輸出該基準電壓VR4。並且，在該峰值保持電路5中，採用與峰值 保持電路7相同的電路而構成為，當所輸入的信號S2超過基準電壓VR5 (其中，VR3>VR5>VR4)時，輸出該基準電壓VR5。艮卩，該峰值保持 電路5輸出以基準電壓VR4為下限且以基準電壓VR5為上限的信號S5。圖8是表示圖7中的各峰值保持電路的輸入輸出特性的曲線圖，圖 9是表示圖7的信號強度檢測電路的輸入輸出特性的曲線圖。以下，參照 該圖8和圖9對圖7的信號強度檢測電路的概略動作進行說明。輸入信號IN由級聯連接的放大電路1、 2、 3放大，從各個放大電路 輸出信號S1、 S2、 S3。信號S1被提供給峰值保持電路4，由該峰值保持 電路4檢測峰值電壓VP1，輸出以基準電壓VR2為下限的信號S4。該信 號S4如圖8的實線所示，是輸入功率PI在a—c之間為基準電壓VR2、 且在c一d之間為峰值電壓VP1的信號。信號S2被提供給峰值保持電路5，由該峰值保持電路5檢測峰值電壓VP2，輸出以基準電壓VR4為下限且以基準電壓VR5為上限的信號 S5。該信號S5如圖8的實線所示，是輸入功率PI在a—b之間為基準電 壓VR4、在b—c之間為峰值電壓VP2、以及在c—d之間為基準電壓VR5 的信號。信號S3被提供給峰值保持電路7，由該峰值保持電路7檢測峰值電 壓VP3，輸出以基準電壓VR3為上限的信號S7。該信號S7如圖8的實 線所示，是輸入功率PI在a—b之間為峰值電壓VP3、且在b—d之間為 基準電壓VR3的信號。信號S4、 S5、 S7由加法器92相加。這裡如圖8所示，當把基準電 壓VR2 VR5設定成使峰值保持電路4、 5、 7的輸出特性的曲線部分不 重疊時，從加法器92所輸出的輸出信號OUT如圖9所示為3層結構， 與圖6的2層結構相比獲得線性良好的特性。如上所述，該實施例2的信號強度檢測電路在實施例1中的放大電 路l、 3的中間設置有中間級放大電路2，並追加了峰值保持電路5，該 峰值保持電路5根據從該放大電路2所輸出的信號S2來檢測具有上下限 的峰值。由此，除了具有與實施例1 一樣，採用簡單的電路結構來獲得 不依賴於電源電壓、周圍溫度以及製造過程的高精度輸出的優點以外， 還具有能檢測並輸出與實施例1相比線性更良好的特性的信號強度的優 點。另外，本發明不限於上述實施例，可進行各種變形。作為該變形例，例如有如下變形例。(a) 實施例2中的中間級放大電路可設置2個以上，可針對這些中間級放大電路的輸出信號分別設置具有上下限的峰值保持電路。由此， 可獲得線性更良好的特性。(b) 峰值保持電路4、 5、 7的電路結構不限於例示的電路結構。只 要是具有相同功能的電路，就能應用任何電路結構。(c) 對將多個峰值保持電路的輸出信號相加來輸出輸入信號的信號 強度的信號強度檢測電路作了說明，然而例如像具有下限的峰值保持電 路4那樣，將電壓限制用的電晶體並聯附加在差動放大器的差動對電晶體上的峰值保持電路，作為具有不依賴於電源電壓、周圍溫度以及製造 過程的變動的特性的峰值保持電路，也能應用於信號強度檢測電路以外 的用途。
權利要求
1. 一種峰值保持電路，其特徵在於，該峰值保持電路具有差動放大器，其具有構成差動對的第1和第2電晶體，輸入信號被提供給該第1電晶體的控制電極；第3電晶體，其連接在第1電源電位與連接上述第2電晶體的控制電極的輸出節點之間，由上述差動放大器的輸出信號對導通狀態進行控制；峰值電壓保持用的電容器，其連接在上述輸出節點與第2電源電位之間；電荷放電用的電阻，其與上述電容器並聯連接；以及第4電晶體，其與上述第1電晶體並聯連接，並將電壓限制用的基準電壓提供給控制電極。
2. —種信號強度檢測電路，其特徵在於，該信號強度檢測電路具有 第1放大電路，其將輸入信號放大來輸出第l信號； 第2放大電路，其將上述第1信號放大來輸出第2信號；第1峰值保持電路，其在上述第1信號小於等於第1基準電壓時輸 出該第1基準電壓，在該第1信號超過該第1基準電壓時保持並輸出該 第1信號的峰值；第2峰值保持電路，其在上述第2信號超過比上述第1基準電壓高 的第2基準電壓時輸出該第2基準電壓，在該第2信號小於等於該第2 基準電壓時保持並輸出該第2信號的峰值；以及加法電路，其將上述第1和第2峰值保持電路的輸出電壓相加來輸 出與上述輸入信號的強度對應的信號。
3. —種信號強度檢測電路，其特徵在於，該信號強度檢測電路具有-放大部，其由級聯連接且將輸入信號放大的初級、中間級和末級的放大電路構成；第1峰值保持電路，其在從上述初級放大電路所輸出的信號小於等 於第1基準電壓時，輸出該第1基準電壓，在從該初級放大電路所輸出的信號超過該第1基準電壓時，保持並輸出從該初級放大電路所輸出的信號的峰值；第2峰值保持電路，其在從上述中間級放大電路所輸出的信號小於 等於比上述第1基準電壓高的第2基準電壓時，輸出該第2基準電壓， 在從該中間級放大電路所輸出的信號超過比該第2基準電壓高的第3基 準電壓時，輸出該第3基準電壓，在從該中間級放大電路所輸出的信號 高於該第2基準電壓且小於等於該第3基準電壓時，保持並輸出從該中 間級放大電路所輸出的信號的峰值；第3峰值保持電路，其在從上述末級放大電路所輸出的信號超過比 上述第3基準電壓高的第4基準電壓時，輸出該第4基準電壓，在從該 末級放大電路所輸出的信號小於等於該第4基準電壓時，保持並輸出從 該末級放大電路所輸出的信號的峰值；以及加法電路，其將上述第1、第2和第3峰值保持電路的輸出電壓相 加來輸出與上述輸入信號的強度對應的信號。
4. 根據權利要求3所述的信號強度檢測電路，其特徵在於，上述中 間級放大電路使多個放大電路級聯連接來構成，對應於該級聯連接的多 個中間級放大電路設置有多個上述第2峰值保持電路。
5. —種信號強度檢測電路，其特徵在於，權利要求2、 3或4中的 各峰值保持電路是權利要求1所述的結構的峰值保持電路。
全文摘要
本發明提供一種峰值保持電路和使用該峰值保持電路的信號強度檢測電路，可採用比較簡單的電路結構來準確地保持信號的峰值而不依賴於溫度、電源以及過程的變動。從初級放大電路(1)所輸出的信號(S1)被提供給峰值保持電路(4)來檢測具有下限的峰值的信號(S4)。並且，從下級放大電路(3)所輸出的信號(S3)被提供給峰值保持電路(7)來檢測具有上限的峰值的信號(S7)。信號(S4、S7)由加法器(91)相加，作為表示輸入信號(IN)的信號強度的輸出信號(OUT)來輸出。
文檔編號H03G3/30GK101222211SQ20071014653
公開日2008年7月16日 申請日期2007年8月20日 優先權日2007年1月9日
發明者太矢隆士, 平田學, 田嶋一行 申請人:衝電氣工業株式會社