一種改善電磁幹擾的電子裝置製造方法
2023-10-28 10:24:52 1
一種改善電磁幹擾的電子裝置製造方法
【專利摘要】本發明公開了一種改善電磁幹擾的電子裝置，包括供電模塊、電源接受端和用於使電源接受端對噪聲的回波損耗最小化、在PCB走線中對噪聲的衰減最大化的電路架構，所述電路架構串聯在供電模塊和電源接受端之間，所述電路架構包括PCB走線，所述PCB走線上設置第一去耦電容、第二去耦電容和噪聲去耦補償電容組。本發明能使電源接受端對噪聲的回波損耗最小化、在PCB走線中對噪聲的衰減最大化，解決了由於LPDDR3電源引起的電磁幹擾問題。
【專利說明】一種改善電磁幹擾的電子裝置
【技術領域】
[0001]本發明涉及電路設計技術，特別涉及一種改善電磁幹擾的電子裝置。
【背景技術】
[0002]隨著移動技術的飛速發展，智慧型手機等智能終端的應用越來越豐富，新一代LPDDR3 (The Third Generation Low Power Double Date Rate Synchronous DynamicRandom Access Memory第三代低功耗雙倍速率同步動態存儲)在智慧型手機上已經應用，給智能終端提供了更寬的帶寬。[0003]由於手機電源上的噪聲及幹擾的存在，導致電源(如電源管理晶片的供電)進入LPDDR3後、或者在下一階電源網絡分配中導致噪聲進一步加強甚至產生輻射幹擾，影響智慧型手機的性能，因此，電源上的噪聲、輻射幹擾及幹擾耐受力是智能終端必須解決的問題。
【發明內容】
[0004]鑑於上述現有技術的不足之處，本發明的目的在於提供一種改善電磁幹擾的電子裝置，能解決由於LPDDR3電源引起的電磁幹擾問題。
[0005]為了達到上述目的，本發明採取了以下技術方案:
一種改善電磁幹擾的電子裝置，包括供電模塊、電源接受端和用於使電源接受端對噪聲的回波損耗最小化、在PCB走線中對噪聲的衰減最大化的電路架構，所述電路架構串聯在供電模塊和電源接受端之間，所述電路架構包括PCB走線，所述PCB走線上設置第一去耦電容、第二去耦電容和噪聲去耦補償電容組。
[0006]所述的改善電磁幹擾的電子裝置中，所述PCB走線包括首尾依次連接的若干段PCB主路線，所述噪聲去耦補償電容組包括若干盤路濾波電容，所述第一去耦電容和各盤路濾波電容依次位於每段PCB主路線的起點，所述第二去耦電容位於PCB走線的終點。
[0007]所述的改善電磁幹擾的電子裝置中，所述PCB主路線滿足以下公式:
【權利要求】
1.一種改善電磁幹擾的電子裝置，包括供電模塊和電源接受端，其特徵在於，還包括用於使電源接受端對噪聲的回波損耗最小化、在PCB走線中對噪聲的衰減最大化的電路架構，所述電路架構串聯在供電模塊和電源接受端之間，所述電路架構包括PCB走線，所述PCB走線上設置第一去耦電容、第二去耦電容和噪聲去耦補償電容組。
2.根據權利要求1所述的改善電磁幹擾的電子裝置，其特徵在於，所述PCB走線包括首尾依次連接的若干段PCB主路線，所述噪聲去耦補償電容組包括若干盤路濾波電容，所述第一去耦電容和各盤路濾波電容依次位於每段PCB主路線的起點，所述第二去耦電容位於PCB走線的終點。
3.根據權利要求1所述的改善電磁幹擾的電子裝置，其特徵在於，所述PCB主路線滿足以下公式:
4.根據權利要求1所述的改善電磁幹擾的電子裝置，其特徵在於，所述PCB走線上設置有若干條並聯開路線。
5.根據權利要求4所述的改善電磁幹擾的電子裝置，其特徵在於，所述並聯開路線的容值通過以下公式計算獲得:
6.根據權利要求4所述的改善電磁幹擾的電子裝置，其特徵在於，所述PCB走線佔用PCB的面積不大於3.5cmX 1.85cm。
7.根據權利要求5所述的改善電磁幹擾的電子裝置，其特徵在於，當PCB走線佔用PCB的面積超過最大面積要求時，採用與所述並聯開路線等值的電容代替所述並聯開路線。
8.根據權利要求4所述的改善電磁幹擾的電子裝置，其特徵在於，並聯開路線為4段，且與所述PCB走線一體設置。
9.根據權利要求1所述的改善電磁幹擾的電子裝置，其特徵在於，所述電路架構包括第一 PCB層、第二 PCB層和若干過孔，所述PCB走線、第一去耦電容、第二去耦電容和噪聲去耦補償電容組設置於所述第一 PCB層上，所述第二 PCB層為接地層；所述第一 PCB層上設置有若干與所述過孔對應的接地點；所述第一去耦電容的一端、第二去耦電容的一端和噪聲去耦補償電容組的一端與PCB走線電連接，所述第一去耦電容的另一端、第二去耦電容的另一端和噪聲去耦補償電容組的另一端分別與相應的接地點電連接，各個接地點通過一過孔連接所述第二 PCB層。
10.根據權利要求9所述的改善電磁幹擾的電子裝置，其特徵在於，噪聲去耦補償電容組包括的5個盤路濾波電容，所述過孔和接地點均為7個，所述過孔位於第一 PCB層和第二PCB層之 間。
【文檔編號】H05K1/02GK103841754SQ201410059540
【公開日】2014年6月4日 申請日期:2014年2月21日 優先權日:2014年2月21日
【發明者】李勁松 申請人:宇龍計算機通信科技(深圳)有限公司