半導體器件的阱區的製作方法
2023-09-22 18:01:25 1
專利名稱：半導體器件的阱區的製作方法
技術領域：
本發明關於一種金屬氧化物半導體場效應電晶體(MOSFET)， 尤其關於發送體偏置電壓到MOSFET的領域。本發明部分揭露用於 在表面阱區發送體偏置電壓給MOSFET的對角深阱區。
背景技術：
具有形成於半導體基板上的MOSFET的半導體器件的物理布局 圖的產生是一項挑戰性的任務。在創造該物理布局圖中消耗了大量的 時間與資源。然而，如果新物理布局圖使用現有物理布局圖的實質部 分，資源的消耗可最小化，例如，如果根據新物理設計的需要利用與 改良具有沒有體偏置的MOSFET的現有物理布局圖，具有體偏置的 MOSFET的新物理布局圖可以較少的費用來實現。不幸的是，改良現 有物理布局圖的工藝典型地要求形成一額外的體偏置電壓發送層於半 導體器件的表面上，既然現有物理布局圖使用絕大部分(如果不是全 部)可利用的表面面積，這會產生嚴重的問題。
發明內容
本發明提供對角深阱區以用於在表面阱區裡發送體偏置電壓給金 屬氧化物半導體場效應電晶體(MOSFET)。
根據本發明一個方面，提供一種將體偏置電壓發送到半導體器件 中的第一傳導性的表面阱的方法，所述方法包括在所述半導體器件 的表面之下和所述表面阱之下，形成具有所述第一傳導性的次表面網狀結構，其中所述次表面網狀結構相對於所述表面阱的取向對角地取
向；將所述次表面網狀結構與所述表面阱電耦合，以生成傳導路徑； 以及將所述體偏置電壓施加到所述次表面網狀結構。
根據本發明另一方面，提供一種將體偏置電壓發送到半導體器件 中的第一傳導性的表面阱的方法，所述方法包括在所述半導體器件 的表面之下和所述表面阱之下，形成多個平行的具有所述第一傳導性 的次表面區，其中每一平行的次表面區相對於所述表面阱的取向對角 地取向；將所述平行的次表面區與所述表面阱電耦合，以生成傳導路 徑；以及將所述體偏置電壓施加到所述平行的次表面區中的至少一個。
根據本發明另一方面，提供一種將體偏置電壓發送到半導體器件 中的第一傳導性的第一表面阱的方法，所述方法包括在所述半導體 器件的表面之下、在所述第一表面阱之下、以及在第二傳導性的第二 表面阱之下，形成具有所述第一傳導性的次表面區，其中所述次表面 區相對於所述表面阱的取向對角地取向而不將所述第二表面阱隔離； 將所述次表面區與所述表面阱電耦合，以生成傳導路徑；以及將所述 體偏置電壓施加到所述次表面區。
根據本發明另 一方面，提供一種將體偏置電壓發送到半導體器件 中的第一傳導性的表面阱的方法，所述方法包括在所述半導體器件 的表面之下和所述表面阱之下，形成具有所述第一傳導性的次表面層； 在所述次表面層中形成間隙區，其中所述間隙區相對於所述表面阱的 取向對角地取向；將所述次表面層與所述表面阱電耦合，以生成傳導 路徑；以及將所述體偏置電壓施加到所述次表面層。
根據本發明另一方面，提供一種將體偏置電壓發送到半導體器件 中的第一傳導性的表面阱的方法，所述方法包括在所述半導體器件 的表面之下和所述表面阱之下，形成具有所述第一傳導性的次表面層； 在所述次表面層中形成對角線取向的間隙區，其中所述對角線取向的 間隙區相對於所述表面阱的取向對角地取向；將所述次表面層與所述 表面阱電耦合，以生成傳導路徑；以及將所述體偏置電壓施加到所述 次表面層。根據本發明另一方面，提供一種將體偏置電壓發送到半導體器件
中的第一傳導性的第一表面阱的方法，所述方法包括在所述半導體 器件的表面之下、在所述第一表面阱之下、以及在第二傳導性的第二 表面阱之下，形成具有所述第一傳導性的次表面層；在所述次表面層 中形成間隙區，其中所述間隙區相對於所述第 一 表面阱的取向對角地 取向而不隔離所述第二表面阱；將所述次表面層與所述表面阱電耦合， 以生成傳導路徑；以及將所述體偏置電壓施加到所述次表面層。
為了能更進一步了解本發明的特徵以及技術內容，請參閱以下有 關本發明的詳細說明與附圖，然而所附圖式僅提供參考與說明用，並 非用來對本發明加以限制。
圖l為本發明一實施例的形成在N阱上的pFET的俯視圖，其繪 示pFET具有施加於其本體B端子的體偏置電壓Vnw;
圖2繪示本發明一實施例相對定位一N阱與一對角深N阱區於一 半導體器件表面之下；
圖3A為本發明實施例的多個N阱與一對角深N阱(DDNW)區
的俯碎見圖3B是本發明一實施例的圖3A沿箭頭399的側視圖； 圖4是本發明一實施例的多個N阱與形成網狀構造的多個對角深 N阱(DDNW)區的俯浮見圖5繪示本發明一實施例具有多個N阱與多個對角深N阱 (DDNW)區形成網狀構造的物理布局圖。
具體實施例方式
將對本發明的較佳實施例詳細使用標號，其例子如下附附圖所示， 雖然本發明通過這些實施例進行描述，但是，可以理解的是，這些實 施例不是用於限制本發明於這些實施例，相反，本發明可涵蓋使用了 本發明的構思且落入後附權利要求界定的本發明範圍內的選擇性的、變更的、與等同的實施例。而且，本發明下述詳細描述中，很多特定 細節的描述是為了徹底理解本發明，然而，本領域普通技術人員可意 識到本發明沒有這些特定的細節也可實施。
儘管本發明的下面描述將會集中在發送體偏置電壓給pFET(或P 型MOSFET)，其在使用P型基板與N阱工藝時經由一N型摻雜的 傳導次表面區設置在表面N阱上，本發明一樣可應用於發送體偏置電 壓給nFET (或N型MOSFET)，其在使用N型基板與P阱工藝時 經由一P型摻雜的傳導次表面區設置在表面P阱上。
圖l為本發明一實施例在使用P型基板與N阱工藝時設置在N阱 10裡的pFET 50 (或P型MOSFET )的俯視圖，該pFET 50具有施 加於其本體B端子的體偏置電壓Vnw。如圖1所示，該pFET 50具 有柵極G、漏極D ( P型摻雜)、源極S ( P型摻雜)及本體B端子。 特別是，該本體B端子與N阱IO耦合。該N阱具有N型摻雜。摻雜 有N型摻雜劑的半導體器件區具有一種傳導性，而摻雜有P型摻雜劑 的半導體器件區具有另一種傳導性。典型的是，在不同的半導體器件
區使用不同的摻雜劑濃度。
該pFET50體偏置以影響其性能。在沒有體偏置時，源極S與本 體B端子耦合在一起，而具有體偏置時，源極S與本體B端子沒耦合 在一起。如果具有電力調節pFET50的門檻電壓水平，體偏置能控制 pFET 50的源極S與本體B端子之間的勢差。
在體偏置的情況下，本體B端子接收體偏置電壓Vnw。如上所述， 本體B端子與N阱10連接，這樣，體偏置電壓Vnw施加到N阱10 上。
改良現有的物理布局圖，勝於產生全新的半導體器件物理布局圖 以支持具有體偏置電壓Vnw的pFET50，特別是，可通過使用一對角 深N阱區來發送體偏置電壓Vnw到N阱10而來改良現有的物理布局 圖，該對角深N阱可作為在N阱下面的傳導次表面阱層，這可避免需 要在沒有很多自由表面積供額外發送的半導體器件表面上設置另一表 面發送層。特別是，與表面金屬層成對比，該體偏置電壓Vnw經由一個或多 個對角深N阱區(其為傳導次表面阱層)發送到N阱。這種方式的優 點是，典型的在半導體器件的濃密充滿的表面積上沒有空間供額外的 金屬發送層的時候，由於穿過阱的發送信號通常被阱的低錄放幅頻響 應與潛在高電阻所阻礙的事實，在半導體器件表面下的面積經常未充 分使用。在本發明，勝於傳輸信號，對角深N阱區用於保持與配送體 偏置電壓Vnw。
圖2繪示本發明一實施例相對定位一 N阱10 (也稱為表面N阱) 與一對角深N阱區20於一半導體器件表面70的下面。該N阱10形 成於半導體器件表面70的下面且具有N型摻雜，該對角深N阱區20 形成於N阱10的下面，這樣，對角深N阱區20與N阱IO共享一次 表面傳導邊界25，其允許對角深N阱區20具有類似於一傳導次表面 發送層的功能以發送體偏置電壓Vnw到N阱，即，對角深N阱區20 沿次表面傳導邊界25接觸N阱。而且，對角深N阱區20埋在半導體 器件表面70的下面。該對角深N阱區20具有N型摻雜。可以理解的 是，如果使用N型基板與P阱工藝，將利用P型摻雜的對角深阱具有 象一傳導次表面發送層的功能以發送體偏置電壓到表面P阱。
該次表面傳導邊界25的規格與尺寸決定了 N阱10與對角深N阱 區20的傳導路徑的電阻，當次表面傳導邊界25的尺寸增加，N阱IO 與對角深N阱區20的次表面傳導路徑的電阻降低以形成一低電阻傳 導路徑。
如圖3A所示，其為本發明一實施例的多個N阱(如N阱1與N 阱2)與一對角深N阱(DDNW)區310的俯^L圖。勝於為一連續平 面層，該DDNW區310為一圖案化層。如圖3A所示，該對角深N阱 區310為一條狀，且位於半導體器件的N阱1與N阱2下方。該對角 深N阱區310、 N阱l與N阱2具有N型摻雜。而且，該對角深N阱 區310的方位相對於該N阱1與N阱2在其對角線上或傾斜的。在一 實施例中，該對角深N阱區310與N阱(如N阱l或N阱2)形成一 個大約45度角。可以理解的是，該對角深N阱區310可具有其它配置，且多個對 角深N阱區可圖案化成不同的排列。例如，另外的對角深N阱區可定 位與該對角深N阱區310平行且在間隔遠離該對角深N阱區310的位 置上。通過轉動對角深N阱區310的方位大約90度，也可形成該對 角深N阱區310的轉動版，而且該對角深N阱區310與其轉動版可排 列成X圖案(或十字形圖案)於N阱1與N阱2之下。
該對角深N阱區310發送體偏置電壓Vnw到N阱1與N阱2， 因此該pFET370可被體偏置。這樣，用於該體偏置電壓Vnw的端子 可形成於有自由表面積的地方，例如在N阱1、 N阱2或對角深N阱 區310之上。另外，通過防止形成nFET 380於其上的P型區或P阱 區385的隔離，對角深N阱區31(M吏nFET ( N型MOSFET) 380能 以任何方式被體偏置。這樣，該對角深N阱區310允許在P阱區385 與形成於對角深N阱區310之下的次表面層之間形成傳導路徑。而且， 該對角深N阱區310的位置與尺寸基於該N阱與P型區或P阱的分 布狀態，目標是提供低電阻傳導路徑。然而，該對角深N阱區310的 規格與尺寸應避免將P型區或P阱與形成於對角深N阱區310之下的 次表面層隔離。
圖3B是本發明一實施例的圖3A沿箭頭399的側視圖，如圖3B 所示，在N阱1與該對角深N阱區310之間形成第一次表面傳導邊界 396,而且，於N阱2與該對角深N阱區310之間形成第二次表面傳 導邊界397。該體偏置電壓Vnw經由該第一與第二表面傳導邊界396、 397發送到N阱l與N阱2。
圖4是本發明一實施例的多個N阱(如N阱I與N阱2)與形成 網狀構造的多個對角深N阱(DDNW)區的俯視圖。於此，對角深N 阱區410A、 410B與對角深N阱區412A、 412B、 412C直交，因此， 對角深N阱區410A、 410B、 412A、 412B、 412C形成次表面網狀構 造以發送體偏置電壓Vnw到N阱1與N阱2，這樣，該pFET470可 被體偏置。
相對於N阱1與N阱2的方位，網狀構造4卯處於對角線上，在一實施例中，該網狀構造490相對於N阱(如N阱1與N阱2)轉動 大約45度。每一對角深N阱區412A、 412B、 412C、 410A、 410B呈 條狀，具有N型摻雜，且位於半導體器件的N阱1與N阱2之下。可 以理解的是，網狀構造4卯也可具有其它配置，例如，相鄰對角深N 阱區之間的間隙440A、 440B可在尺寸上進行變化，而且對角深N阱 區與間隙面積430的比例可以變化。
另外，通過防止形成nFET 480於其上的P型區或P阱區485的 隔離，網狀構造490使nFET (N型MOSFET) 480能以任何方式被 體偏置。在對角深N阱區之間的區495防止P阱區485的隔離，使P 阱區485與形成於對角深N阱區412A、 412B、 412C、 410A、 410B 之下的次表面層之間能形成一傳導路徑。在一實施例中，該網狀構造 的面積可在對角深N阱區與間隙面積430之間;故等分。
如上所述，用於該體偏置電壓Vnw的端子可形成於有自由空間的 地方，例如在N阱1、 N阱2或對角深N阱區412A、 412B、 412C、 410A、 410B之上。而且，該網狀構造490的位置與尺寸基於該N阱 與P型區或P阱的分布狀態，目標是提供低電阻傳導路徑。
然而，該網狀構造4卯的尺寸應避免將P型區或P阱485與形成 於對角深N阱區之下的次表面層隔離。而且間隙面積430的尺寸設置 可提供在P型區或P阱485與形成於對角深N阱區之下的次表面層之 間的低電阻傳導路徑，間隙面積430越大，傳導路徑的電阻越小。另 外，徑向擴散與徑向損耗能進一步減小間隙面積430，潛在地掐掉該 在P型區或P阱485與形成於對角深N阱區之下的次表面層之間的傳 導路徑。作為對這種情況的解決方案，在相鄰對角深N阱區之間的間 隙440A、 440B做得足夠寬以避免掐掉該在P型區或P阱485與形成 於對角深N阱區之下的次表面層之間的傳導路徑。然而，隨著對角深 N阱區的數量與尺寸的提升，由於在N阱區與對角深N阱區之間有更 大與更多次表面傳導邊界，發送體偏置電壓Vnw的傳導路徑的電阻降 低。因此，在每種i殳計情形，在間隙面積430與對角深N阱區之間存 在一種平衡。圖5繪示本發明一實施例具有多個N阱與形成網狀構造的多個對 角深N阱(DDNW)區510的物理布局圖。如上所述，該多個對角深 N阱(DDNW)區510形成次表面網狀構造，其可發送體偏置電壓Vnw 到N阱570，且沒有將P型區或P阱580與形成於對角深N阱區510 之下的次表面層隔離。
以上所述，對於本領域的普通技術人員來說，可以根據本發明的 技術方案和技術構思作出其他各種相應的改變和變形，而所有這些改 變和變形都應屬於本發明的權利要求的保護範圍。
權利要求
1.一種將體偏置電壓發送到半導體器件中的第一傳導性的表面阱的方法，所述方法包括在所述半導體器件的表面之下和所述表面阱之下，形成具有所述第一傳導性的次表面網狀結構，其中所述次表面網狀結構相對於所述表面阱的取向對角地取向；將所述次表面網狀結構與所述表面阱電耦合，以生成傳導路徑；以及將所述體偏置電壓施加到所述次表面網狀結構。
2. 如權利要求1所述的方法，其中所述次表面網狀結構具有N 型摻雜。
3. 如權利要求2所述的方法，其中所述表面阱具有N型摻雜。
4. 如權利要求3所述的方法，其中每一表面阱包括P型金屬氧 化物半導體場效應電晶體。
5. 如權利要求1所述的方法，其中所述次表面網狀結構具有P 型摻雜。
6. 如權利要求5所述的方法，其中該表面阱具有P型摻雜。
7. 如權利要求6所述的方法，其中每一表面阱包括N型金屬氧化物半導體場效應電晶體。
8. —種將體偏置電壓發送到半導體器件中的第 一傳導性的表面阱的方法，所述方法包括在所述半導體器件的表面之下和所述表面阱之下，形成多個平行 的具有所述第一傳導性的次表面區，其中每一平行的次表面區相對於 所述表面阱的取向對角地取向；將所述平行的次表面區與所述表面阱電耦合，以生成傳導路徑；以及將所述體偏置電壓施加到所述平行的次表面區中的至少一個。
9. 如權利要求8所述的方法，其中每一平行的次表面區具有N型摻雜。
10. 如權利要求9所述的方法，其中所述表面阱具有N型摻雜。
11. 如權利要求10所述的方法，其中每一表面阱包括P型金屬 氧化物半導體場效應電晶體。
12. 如權利要求8所述的方法，其中每一平行的次表面區具有P 型摻雜。
13. 如權利要求12所述的方法，其中該表面阱具有P型摻雜。
14. 如權利要求13所述的方法，其中每一表面阱包括N型金屬 氧化物半導體場效應電晶體。
15. —種將體偏置電壓發送到半導體器件中的第一傳導性的第一 表面阱的方法，所述方法包括在所述半導體器件的表面之下、在所述第一表面阱之下、以及在 第二傳導性的第二表面阱之下，形成具有所述第一傳導性的次表面區， 其中所述次表面區相對於所述表面阱的取向對角地取向而不將所述第 二表面阱隔離；將所述次表面區與所述表面阱電耦合，以生成傳導路徑；以及 將所述體偏置電壓施加到所述次表面區。
16. 如權利要求15所述的方法，其中所述次表面區具有N型摻雜。
17. 如權利要求16所述的方法，其中所述第一表面阱具有N型摻 雜，以及其中所述第二表面阱具有P型摻雜。
18. 如權利要求17所述的方法，其中每一第一表面阱包括P型 金屬氧化物半導體場效應電晶體。
19. 如權利要求15所述的方法，其中所述次表面區具有P型摻雜。
20. 如權利要求19所述的方法，其中所述第一表面阱具有P型 摻雜，其中所述第二表面阱具有N型摻雜，以及其中每一第一表面阱 包括N型金屬氧化物半導體場效應電晶體。
21. —種將體偏置電壓發送到半導體器件中的第一傳導性的表面 阱的方法，所述方法包括在所述半導體器件的表面之下和所述表面阱之下，形成具有所述 第一傳導性的次表面層；在所述次表面層中形成間隙區，其中所述間隙區相對於所述表面 阱的取向對角地取向；將所述次表面層與所述表面阱電耦合，以生成傳導路徑；以及將所述體偏置電壓施加到所述次表面層。
22. 如權利要求21所述的方法，其中所述次表面層具有N型摻雜。
23. 如權利要求22所述的方法，其中所述表面阱具有N型摻雜。
24. 如權利要求23所述的方法，其中每一表面阱包括P型金屬 氧化物半導體場效應電晶體。
25. 如權利要求21所述的方法，其中所述次表面層具有P型摻雜。
26. 如權利要求25所述的方法，其中該表面阱具有P型摻雜。
27. 如權利要求26所述的方法，其中每一表面阱包括N型金屬 氧化物半導體場效應電晶體。
28. —種將體偏置電壓發送到半導體器件中的第一傳導性的表面 阱的方法，所述方法包括在所述半導體器件的表面之下和所述表面阱之下，形成具有所述 第一傳導性的次表面層；在所述次表面層中形成對角線取向的間隙區，其中所述對角線取 向的間隙區相對於所述表面阱的取向對角地取向；將所述次表面層與所述表面阱電耦合，以生成傳導路徑；以及將所述體偏置電壓施加到所述次表面層。
29. 如權利要求28所述的方法，其中所述次表面層具有N型摻雜。
30. 如權利要求29所述的方法，其中所述表面阱具有N型摻雜。
31. 如權利要求30所述的方法，其中每一表面阱包括P型金屬 氧化物半導體場效應電晶體。
32. 如權利要求28所述的方法，其中所述次表面層具有P型摻雜。
33. 如權利要求32所述的方法，其中該表面阱具有P型摻雜。
34. 如權利要求33所述的方法，其中每一表面阱包括N型金屬 氧化物半導體場效應電晶體。
35. —種將體偏置電壓發送到半導體器件中的第 一傳導性的第一 表面阱的方法，所述方法包括在所述半導體器件的表面之下、在所述第一表面阱之下、以及在 第二傳導性的第二表面阱之下，形成具有所述第一傳導性的次表面層；在所述次表面層中形成間隙區，其中所述間隙區相對於所述第一 表面阱的取向對角地取向而不隔離所述第二表面阱；將所述次表面層與所述表面阱電耦合，以生成傳導路徑；以及將所述體偏置電壓施加到所述次表面層。
36. 如權利要求35所述的方法，其中所述次表面層具有N型摻雜。
37. 如權利要求36所述的方法，其中所述第 一表面阱具有N型摻 雜，以及其中所述第二表面阱具有P型摻雜。
38. 如權利要求37所述的方法，其中每一第一表面阱包括P型 金屬氧化物半導體場效應電晶體。
39. 如權利要求35所述的方法，其中所述次表面層具有P型摻雜。
40. 如權利要求39所述的方法，其中所述第一表面阱具有P型 摻雜，其中所述第二表面阱具有N型摻雜，以及其中每一第一表面阱 包括N型金屬氧化物半導體場效應電晶體。
全文摘要
本發明涉及半導體器件的阱區。本發明提供對角深阱區以用於在表面阱區裡發送體偏置電壓給金屬氧化物半導體場效應電晶體(MOSFET)。具體的，本發明提供了一種將體偏置電壓發送到半導體器件中的第一傳導性的表面阱的方法，所述方法包括在所述半導體器件的表面之下和所述表面阱之下，形成具有所述第一傳導性的次表面網狀結構，其中所述次表面網狀結構相對於所述表面阱的取向對角地取向；將所述次表面網狀結構與所述表面阱電耦合，以生成傳導路徑；以及將所述體偏置電壓施加到所述次表面網狀結構。
文檔編號H01L27/02GK101604663SQ200910140938
公開日2009年12月16日 申請日期2003年12月29日 優先權日2002年12月31日
發明者詹姆斯·B·伯爾, 邁克·飛爾汗 申請人:全美達股份有限公司