具有集成導電屏蔽的微型機電裝置的製作方法

2023-12-11 14:02:32

專利名稱：具有集成導電屏蔽的微型機電裝置的製作方法
技術領域：
本發明涉及集成微型機電裝置，特別涉及具有集成導電屏蔽的半導體微型機電裝置及其製造方法。
背景技術：
微型機電裝置用於許多應用領域。這些裝置的範圍從汽車傳感器到用於空間探測車上的致動器。通常，這些傳感器和致動器提供關於環境條件的信息和/或對環境條件變化作出反應。例如，微型機電壓力傳感器裝置可用於測量汽車引擎歧管壓力(或者真空)。在操作中，微型機電壓力傳感器裝置提供與歧管壓力(或者真空)成正比的電輸出。引擎管理系統可使用該電輸出以控制輸送到汽車引擎的燃料。
在另一個實用應用中，可使用一個或者多個微型機電加速計以測量機動車的加速或者相反的減速。在碰撞的情況下，這些裝置能夠使碰撞檢測系統確定是否展開氣囊。
另外，微型機電裝置常用在許多類型的工業設備中。從簡單的單固定裝置組裝機器到大型複雜機器，這些微型機電裝置為過程和質量控制提供反饋。
微型機電裝置可作為部件包含在許多醫療設備中，諸如呼吸裝置、透析機和輸液泵。在外科手術操作中，醫生得到了來自於使用微型機電裝置的各種外科手術設備的數據的幫助。這些裝置通常提供關於外科醫生手術的周圍區域的信息。例如，可由安裝在導管頂端上的微型機電傳感器裝置的電輸出提供導管所處區域的計示壓力或者絕對壓力。在手術或者其他治療過程中，該電輸出可為外科醫生提供有價值的反饋。
這些引用的示例表明在今天自動化世界中微型機電裝置用於各種應用中的廣泛程度，但還存在其他許多微型機電裝置。另外，裝置的類型以及它們相關的應用持續增生。由於微型機電裝置的普遍採用和不斷減小的尺寸，保持或者提高這些裝置的質量和性能可能需要執行裝置和過程控制改進手段以使所述裝置精確、可靠、可再生產地和重複使用。
作用或者影響容易受到環境影響的微型機電裝置的環境條件可導致可能阻止裝置達到可接受的性能水平的不希望的影響。通常以一種形式或者以另一種形式包含能量的這些環境條件可能對裝置的電輸出產生不希望的影響，諸如漂移或者不穩定。為了減小或者消除漂移或者不穩定，需要一種能夠使得不合需要的能量交換達到最小或者被消除的系統和方法。

發明內容
根據一個實施例，一種半導體微型機電裝置，諸如壓力傳感器或者加速計，可包括襯底，傳感元件形成在襯底上。導電屏蔽可被製作在傳感元件的至少一部分上。另外，導電屏蔽可與襯底接合。通過這樣的接合，導電屏蔽和襯底可形成傳感元件的至少一部分的封裝。另外，導電屏蔽與襯底接合可允許以基本上相同的電壓設置導電屏蔽和襯底。


下面將結合附圖對實施例進行描述，其中相同的附圖標記表示各圖中的相同元件，在附圖中圖1是表示在處理第一階段的微型機電裝置的側截面的概念圖；圖2是表示在處理第二階段的微型機電裝置的側截面的概念圖；圖3是表示在處理第三階段的微型機電裝置的側截面的概念圖；圖4是表示在處理第四階段的具有集成導電屏蔽的半導體微型機電裝置的一個實施例的側截面的概念圖；圖5是表示在處理第五階段的具有集成導電屏蔽的半導體微型機電裝置的一個實施例的側截面的概念圖；圖6是表示製造具有集成導電屏蔽的半導體微型機電裝置的方法的一個實施例的概念流程圖；以及圖7是表示製造具有集成導電屏蔽的半導體微型機電裝置的方法的另一個實施例的概念流程圖。
具體實施例方式
這裡所述的微型機電裝置的實施例關於優選的微型機電壓力傳感器及其結構部件。所述用於製造微型機電壓力傳感器的結構和方法同樣應用於其他微型機電裝置。
圖1是表示在處理第一階段的微型機電裝置100的結構的側截面的一個實施例的概念圖。儘管圖1和後面其他的附圖表示處於某些處理階段的微型機電裝置的襯底，但這些階段僅是用於說明並且不是必須限制優選實施例的範圍，提供順序的處理步驟，或者提供不可改變的製造方法。
參見圖1，微型機電裝置100包括襯底102、矽襯底層102a、嵌埋的氧化物層104和設置在矽襯底層102a的頂面上的頂外延層106。
襯底102可包括非半導體襯底材料，諸如藍寶石或者陶瓷，和/或可包括半導體襯底材料，諸如N型或者P型矽晶片。最好，襯底102是塊矽襯底。矽允許使用多種矽半導體處理技術，諸如掩模、植入、蝕刻、摻雜等。在該優選微型機電壓力傳感器中，該裝置的襯底102可由重P型摻雜矽晶片製成。
襯底102可存在於最終的微型機電裝置中或者在處理過程中可被去除。例如，在製造該優選微型機電壓力傳感器時，襯底102的「背面」可被蝕刻去除以形成用於檢測壓力的矽隔膜。因此，襯底102可包含一個或者多個用以形成並且提供通向隔膜的入口的開口。在其他實施例中，襯底102可包含用於懸垂微型機電裝置的可移動元件的開口。為了形成這些開口，可利用化學蝕刻方法對部分襯底102進行蝕刻。
嵌埋氧化物層104被植入在襯底102中。最好，利用分離接著氧植入(Separation by Implantation of Oxygen)(SIMOX)方法使得該嵌埋氧化物層104形成在襯底102中。或者，可利用在絕緣體上的粘接矽(Bonded Silicon On Insulator)(BSOI)、在絕緣體上的粘接和深蝕刻矽(Bonded and Etchback Silicon On Insulator)(BESOI)或者其他類似的方法形成嵌埋氧化物層104。用於形成嵌埋氧化物層104的其他方法也是可以的。在實施SIMOX方法的過程中，利用離子植入方法使得氧離子被植入在塊矽襯底的一個或者多個表面中。最好，氧離子僅通過一個表面被植入，植入襯底表面103。通過控制離子植入方法，通過襯底表面103被植入到襯底102中的氧原子在襯底表面的下方的預定深度處產生嵌埋氧化物層104。
在襯底表面103下方形成嵌埋氧化物層104導致抵靠在嵌埋氧化物層104上方的矽襯底層102a。矽襯底層102a包括被嵌埋氧化物層104而與其餘塊矽隔離的一層塊矽。在一個優選實施例中，矽襯底層102a和襯底102「夾著」嵌埋氧化物層104。該矽襯底層102a提供基底，微型機電裝置的其他層可形成在該基底上。
SIMOX方法也可包括在形成嵌埋氧化物層104過程中和後的高溫退火步驟以有助於強化對離子植入步驟的控制以及使得襯底表面中的缺陷達到最少。在高溫退火後，襯底的單位晶胞最好布置在單晶矽結構中。這種單晶結構提供一個可使單晶外延矽層沉積在其上的表面。
利用標準的外延技術和方法，頂外延層106可被沉積在襯底102上。在一個示例的結構中，頂外延層106沉積在矽襯底層102a上。用於沉積頂外延層106的標準的外延技術和方法包括化學氣相沉積(CVD)、大氣壓化學氣相沉積(APCVD)、低壓化學氣相沉積(LPCVD)、等離子體強化化學氣相沉積(PECVD)和其他沉積技術。
另外，在沉積過程中可引入摻雜劑材料，從而可使得頂外延層106具有導電性能。或者，使得頂外延層106在沉積後被摻雜。
頂外延層106和矽襯底層102a的總厚度可提供可用的矽以形成微型機電裝置的一個或者多個元件。加到矽襯底層102a上的頂外延層106的厚度可根據電路或者微型機電裝置的類型而改變。例如，頂外延層106和矽襯底層102a的總厚度可在CMOS電路和雙極電路之間變化，其中CMOS電路的總厚度通常在500和2000的範圍內，雙極電路的總厚度通常在0.3微米和10微米的範圍內。當其他裝置的總厚度改變時，頂外延層106和矽襯底層102a的總厚度同樣可改變。
圖2是表示在處理第二階段的微型機電裝置200的結構的側截面的一個實施例的概念圖。如圖2中所示，微型機電裝置200包括襯底202、矽襯底層202a、嵌埋的氧化物層204、頂外延層206以及形成或者「生長」在頂外延層206的適用區域上的熱氧化物層210。
在一個優選實施例中，襯底202包括重摻雜P型矽襯底，嵌埋的氧化物層204包括嵌埋的二氧化矽(SiO2)層。頂外延層206可是N型頂外延層。最好，熱氧化物層210形成為「生長」在N型頂外延層頂面上的SiO2層。
微型機電裝置200也可包括形成圖案並且由熱氧化物層210蝕刻的開口230a和230b。形成開口230a和230b以選擇性地摻雜由開口230a和230b露出的下方的層，諸如頂外延層204和矽襯底層202a。可利用離子植入和/或擴散使得這些下方的層被摻雜。儘管圖2僅示出了在熱氧化物層210中的兩個開口，即開口230a和230b，但微型機電裝置200的結構可包括在熱氧化物層210中的附加開口。或者，微型機電裝置200的結構可僅包括在熱氧化物層210中的一個開口。
微型機電裝置200的結構中還包括多個第一摻雜區域，表示為第一摻雜區域234a和234b。可利用將適合的摻雜劑材料擴散或者離子植入到分別由開口230a和230b露出的微型機電裝置的層中形成第一摻雜區域234a和234b。在一個優選實施例中，可利用將P型摻雜劑通過二氧化矽熱氧化物層中的開口擴散或者離子植入到N型頂外延層中形成第一摻雜區域234a和234b。微型機電裝置200也可包括在由開口230a和230b露出的區域上生長的植入氧化物層。該植入氧化物用於在摻雜過程中保護由開口230a和230b露出的區域。
儘管圖2中僅示出了兩個第一摻雜區域，即第一摻雜區域234a和234b，但微型機電裝置200的結構可包括多於兩個第一摻雜區域。或者，微型機電裝置200的結構可僅包括一個第一摻雜區域。微型機電裝置也可包括常用於集成電路處理中的其他有益的和犧牲層。
圖3是表示在處理第三階段的微型機電裝置300的結構的側截面的一個實施例的概念圖。圖3示出了一個示例性微型機電裝置300，除了這裡所描述的以外，大部分與微型機電裝置200類似。如圖3中所示，微型機電裝置300包括襯底302、矽襯底層302a、嵌埋的氧化物層304、頂外延層306、熱氧化物層310、至少一個第二開口312、第一摻雜區域334a和334b、至少一個第二摻雜區域338、接合墊部位350a和350b以及傳感元件360。
微型機電裝置300的熱氧化物層310形成圖案和被蝕刻或者被去除以形成至少一個第二開口312。除了為流道、連接路徑和/或接合墊留出的部位，諸如接合墊部位350a和350b，第二開口312露出頂外延層306的所有區域。假定熱氧化物層310通常提供一個在處理過程中保護下方的層不被改變的阻擋層，通過形成第二開口312可利用附加的處理來改變下方幾層中的任何一層。
同樣，通過對露出的頂外延層306覆蓋摻雜可形成至少一個第二摻雜區域338。例如，如果頂外延層306是N型的，那麼第二摻雜區域338最好是P型的。可利用P型摻雜劑對N型頂外延層覆蓋摻雜形成該P型區域。覆蓋摻雜還增加了在頂外延層306的先前摻雜區域中的摻雜劑原子濃度。這樣，利用足量的P型摻雜劑對N型頂外延層覆蓋摻雜能夠使N型頂外延層的先前未摻雜或者反摻雜區域成為P型摻雜區域。另外，利用足量的P型摻雜劑對先前已P型摻雜的區域，諸如第一摻雜區域334a和334b進行覆蓋摻雜能夠提高摻雜劑濃度。為了保護下方的頂外延層在覆蓋摻雜過程中不受到損害，微型機電裝置300還可包括在露出的頂外延層306上的生長的植入氧化物。
如上所述，微型機電裝置300還包括傳感元件360。最好，傳感元件360由第一摻雜區域334a和334b和第二摻雜區域338構成。傳感元件360可提供該優選的微型機電壓力傳感器以及其他微型機電裝置，諸如加速計、抗磁傳感器或者陀螺儀的傳感部件。在這些裝置中，它可包括導電元件，電容元件或者其他傳感部件。傳感元件360也可包括二極體和電晶體。其他構造也是可以的。
在各個處理階段中的一個階段中，微型機電裝置300的某些特徵或者部件可被製造以用於後續的製造階段。根據所製造的微型機電裝置的構造和類型，在該裝置的製造過程中，來自於一層或者多層的材料可被去除以提供下方層的入口。在一個處理階段中的下方層的入口可用於後面階段中的後續處理。因此，微型機電裝置300包括至少一個通道348，通道348提供襯底302的入口。
通過形成圖案和蝕刻或者去除微型機電裝置300的層中的預定量材料形成通道348。從層中去除的材料包括部分頂外延層306、嵌埋氧化物層304、矽襯底層302a和/或在熱氧化物層310下方的任何其他有益的或者犧牲層。
與通道348類似，在微型機電裝置300的處理過程中，其他特徵或者部件，諸如電路觸點區域354可在一個階段中被製造以為了後面的處理。最好，電路觸點區域354被製造在由通道348露出的襯底302的區域上。可通過摻雜襯底302的露出區域來製造電路觸點區域354。或者，可通過摻雜襯底302的露出區域接著使摻雜區域與鉑反應來製造電路觸點區域354。最好，在重P型摻雜矽襯底中，諸如襯底302，電路觸點區域354包括N+電路觸點區域。
圖4是表示在處理第四階段的微型機電裝置400的結構的側截面的一個實施例的概念圖。如圖4中所示，微型機電裝置400包括襯底402、矽襯底層402a、嵌埋的氧化物層404、頂外延層406、熱氧化物層410、至少一個第二開口412、第一摻雜區域434a和434b、至少一個第二摻雜區域438、接合墊部位450a和450b以及傳感元件460。另外，微型機電裝置400可包括形成在襯底402上的絕緣層414和導電屏蔽層416。
在一個實施例中，絕緣層414直接被沉積在傳感元件460上。最好，絕緣層414可利用上述各種CVD沉積中一種由二氧化矽(SiO2)製成。但是，可利用使用其他氧化物或者絕緣體的其他方法製成絕緣層414。除了提供化學阻擋層以外，絕緣層414還可用作使傳感元件460與其他部件隔離的電絕緣體。另外，絕緣層414可提供機械阻擋層以保護傳感元件460在處理過程中不受到機械損害。
該微型機電裝置包括形成在傳感元件460上的導電屏蔽層416。在多層分層實施例中，導電屏蔽層416在沉積時可遵循包括傳感元件460的下方層的形狀。最好，導電屏蔽層416是由摻雜的多晶矽層製成的。如下面詳細描述的，導電屏蔽層416或者可由金屬或者金屬材料層構成。
可利用上述各種CVD方法中一種或者多種使得由摻雜的多晶矽製成的導電屏蔽層416沉積在部分或者整個襯底402上。另外，可利用三氯氧化磷(POCl3)沉積和在操作中的驅動來實施摻雜的多晶矽層的摻雜。或者，摻雜與沉積同時進行。或者，可在利用離子植入方法使得多晶矽沉積後進行摻雜。
當摻雜多晶矽層時使得導電屏蔽層416的彈性模數(楊氏模數)保持在相同的楊氏模數可防止在微型機電裝置400的輸出中的多種不合需要的影響。這些不合需要的影響包括機械和熱滯後。因此，導電屏蔽層416的機械彈性最好反映位於導電屏蔽層416下方的層(包括傳感元件460)的彈性模數(楊氏模數)。為了提供這樣的機械彈性，導電屏蔽層416最好由摻雜有1E+15原子/平方釐米的硼劑量的多晶矽層製成。可利用其他摻雜劑和配料使得導電屏蔽層416由摻雜的多晶矽製成。
如上所述，微型機電裝置400可包括由金屬或者金屬材料，諸如鎢(W)、鉻(Cr)或者鈹(Be)構成的導電屏蔽層416。在這種情況下，構成導電屏蔽層416的金屬或者金屬材料可被選擇以使金屬或者金屬材料具有與在導電屏蔽層416下方的層的彈性模數(楊氏模數)基本類似的楊氏模數。另外，如果構成導電屏蔽層416的金屬或者金屬材料被保持在其彈性變形的範圍內，那麼微型機電裝置400的輸出中的後滯可被防止。
圖5是表示在處理第五階段的微型機電裝置500的結構的側截面的一個實施例的概念圖。圖5示出了具有集成導電屏蔽的一種示例性微型機電裝置500，它大部分與微型機電裝置400，除了這裡所描述的以外。
參見圖5，微型機電裝置500包括襯底502、矽襯底層502a、嵌埋的氧化物層504、頂外延層506、熱氧化物層510、至少一個第二開口512、絕緣層514、導電屏蔽層516、第一摻雜區域534a和534b、至少一個第二摻雜區域538、接合墊部位550a和550b以及傳感元件560。另外，微型機電裝置500包括通道548、552a和552b以及電路觸點區域554、556a和556b。微型機電裝置500還可包括鈍化層518以及沉積在鈍化層518的至少一部分上的第一金屬層562。微型機電裝置500可包括幾個其他的金屬層(未示出)，諸如阻擋層和頂層金屬化層。
鈍化層518可由沉積在襯底502上的層的至少一部分上被沉積或者生長的二氧化矽製成。最好，鈍化層518被沉積在包含形成微型機電裝置500的材料層的側面。儘管鈍化層518可被沉積在襯底502的整個側面上，但最好，層的預定區域可被屏蔽以進行後續的處理。
鈍化層518可相對於影響微型機電裝置500的外部環境提供機電阻擋層。在一個實施例中，鈍化層518可包括氮化矽(Si3N4)層。除了相對於外部環境提供機電阻擋層以外，Si3N4層還可提供刮擦和潮溼保護。由未摻雜的Si3N4製成的鈍化層518可提供鈉阻擋層、強介電層以及由層保護的微型機電裝置的元件的氧化阻擋層。也可利用其他材料製造鈍化層518。
通道548、552a和552b為微型機電裝置500的下面的層提供入口。最好，通道552a和552b為熱氧化物層510提供入口。通道552a和552b也可為下方的幾層提供入口以製造其他元件，諸如接合墊和流道路徑。這樣，通道552a和552b可分別對應於接合墊部位550a和550b。儘管圖5中僅示出了三個用於接近微型機電裝置500的下方層的通道，即通道548、552a和552b，但微型機電裝置500可包括多於3個或者少於3個的通道。
微型機電裝置500中包括多個襯底電路觸點區域，諸如電路觸點區域554、556a和556b。電路觸點區域554、556a和556b可包括形成在分別對應於由通道548、552a和552b露出的區域的襯底502上的區域上的自對準多晶矽化鉑(PtSi)。襯底電路觸點區域也可包括由其他金屬或者導電金屬材料形成的觸點。
在一個實施例中，電路觸點區域554可提供用於將導電屏蔽層516接合在襯底502上的部位。導電屏蔽層516可通過通道548在電路觸點區域554處接合或者連接襯底502。通過使導電屏蔽層516與襯底502接合，導電屏蔽和襯底可處於相同電壓。該電壓可為恆定電壓或者為變化電勢。另外，該電壓可處於小於和大於地電勢，或者處於傳感元件的地電勢。
或者，如果微型機電裝置500是具有用於接合或者連接導電屏蔽層的外部節點的獨立的微型機電裝置，那麼導電屏蔽層516可接合或者連接該節點。在與外部節點接合或者連接後，導電屏蔽層516可處於外部節點的電壓。作為另一種選擇方案，如果微型機電裝置500是具有用於接合或者連接導電屏蔽層的外部節點的另一個系統的一部分，那麼同樣導電屏蔽層516可接合或者連接這樣的系統的該節點。在與外部節點接合或者連接後，導電屏蔽層516可處於該系統的電壓。
通過簡單地將N型摻雜多晶矽導電屏蔽層沉積在P型襯底中的N型電路觸點區域上，可提供一種用於使導電屏蔽層516在其中一個電路觸點區域處與襯底502接合的示例性布置形式。在另一個示例性布置形式中，可利用形成在沉積於在形成於P型襯底中的N型電路觸點區域上的PtSi觸點上的N型摻雜多晶矽導電屏蔽層之間的觸點來提供在襯底電路觸點區域554處的導電屏蔽層516與襯底502的接合。
在一種可選擇的布置形式中，可利用直接沉積在N型襯底電路觸點區域上的多晶矽膜或者金屬膜之間的物理觸點來提供導電屏蔽層516與襯底502的接合。在另一種布置形式中，導電屏蔽層516可通過通道548與襯底502接合。可利用沉積一種金屬或者金屬性導電屏蔽層並且使得該金屬或者金屬性導電屏蔽層與N型襯底電路觸點區域反應所形成的觸點來提供該接合。其他的接合結構也是可以的。
另外，根據導電屏蔽層516覆蓋傳感元件560的多少，導電屏蔽層516在電路觸點區域554處與襯底502的接合可提供傳感元件560的部分或者整個封裝。在導電屏蔽層516提供傳感元件560的整個封裝的情況下，導電屏蔽層516可保護傳感元件560不受到不合需要的離子幹擾。傳感元件560的部分封裝也可保護傳感元件560不受到不合需要的離子幹擾，儘管不如整個封裝。
在存在一種或者多種能量形式的情況下，諸如熱能，被俘獲在微型機電裝置組分內的離子可能朝向傳感元件560遷移。另外，來自於富含能量的環境的離子可從富含能量的環境朝向傳感元件560遷移。或者，來自於富含能量的環境的離子可在微型機電裝置的原子中產生能量交換，從而在微型機電裝置組分內產生離子，所述離子可能朝向傳感元件560遷移。
例如，會對鈍化層518的外表面產生影響的來自於富含能量的環境的離子，諸如源於矽油的離子，可能以變化的速率遷移通過鈍化層518。在通過鈍化層後，這些離子可能進一步遷移通過微型機電裝置結構中的空隙。另外，來自於外部源的離子可能使鈍化層518的結構中的原子離子化，從而通過鈍化和下方層的原子之間的電荷交換而又朝向傳感元件560遷移。
作為另一個示例，將包含由Si3N4製成的鈍化層518的微型機電裝置500浸浴在包含自由離子的矽油池中並且使得該裝置經受足夠的能量源可使得Si3N4鈍化層518的隨機原子被離子化。利用足夠的能量，這些帶電荷的原子可能朝向傳感元件560遷移，從而由於交換電子或者空穴傳導而可能使得微型機電裝置500的輸出漂移。
在其中導電屏蔽層516覆蓋傳感元件560的至少一部分並且導電屏蔽層516與電壓源接合的微型機電裝置500的一個實施例中，從外部源朝向傳感元件遷移的不合需要的離子可被吸引到導電屏蔽層516上。類似地，導電屏蔽層516可吸引不合需要的內部產生的離子或者帶電荷的原子。為了有助於離子吸引，導電屏蔽層516最好與襯底502接合。接著，組合處於相同的電壓，最好為地電勢。組合處於相同的電壓可導致原子朝嚮導電屏蔽遷移而不是朝向傳感元件560遷移。
圖6是表示實施用於製造一種半導體微型機電裝置的方法的功能的概念性流程圖600。參見圖6，該方法包括在襯底上形成傳感元件，如框602中所示，在傳感元件上形成導電屏蔽層，如框604中所示，以及使得導電屏蔽層與襯底接合，如框606中所示。
如圖6中所示，一個用於製造微型機電裝置的方法的示例性實施例包括在襯底上形成傳感元件，如框602中所示。傳感元件可包括用於例如壓力傳感器裝置、加速計裝置、力傳感器裝置、溼度傳感器裝置、水平傳感器、磁傳感器裝置和紅外傳感器裝置中的傳感器。在這些裝置中的傳感器可包括電晶體、二極體、電阻器或者電容器。在框602，在襯底上形成傳感元件可包括將氧植入到矽襯底中以形成嵌埋的氧化物層，接著又形成了支撐在嵌埋的氧化物層上方的矽襯底層。或者，在襯底上形成傳感元件包括利用BSOI、BESOI或者其他類似的方法形成嵌埋的氧化物層。在一種微型機電裝置中，諸如壓力傳感器/換能器，嵌埋的氧化物層可在矽襯底的一個表面下方距離該表面2000的位置處被植入。
在襯底上形成傳感元件，如框602中所示，也可包括將固有的頂外延層沉積或者設置在矽襯底層上。頂外延層的厚度最好為9000。另外，在框602，在襯底上形成傳感元件可包括在頂外延層覆蓋的襯底的可應用區域上「生長」熱氧化物層。最好，熱氧化物層生長到13800的厚度。在框602，在形成傳感元件的方法中，其中包括生長和沉積幾個半導體材料層並且蝕刻或者去除這幾層，從而可得到微型機電裝置的多層分層構造。
另外，在襯底上形成傳感元件，如框602中所示，可包括執行其他集成電路製造工藝，諸如形成圖案和蝕刻用於引線、連接路徑和接合墊的熱氧化物層。在襯底上形成傳感元件，如框602中所示，還可包括利用適合的N或者P型摻雜劑植入或者擴散被沉積和植入的層的所選擇區域。最好，這些所選擇的區域以大約80KeV植入劑量為大約2.4E+14原子/平方釐米的硼摻雜劑。
製造微型機電裝置的方法還包括在傳感元件上形成導電屏蔽，如框604中所示。在一種多層分層微型機電裝置中，導電屏蔽的形狀可遵循下方層的形狀。可利用化學氣相沉積，諸如LPCVD、超高真空CVD和分子束外延(MBE)沉積一層或者多層多晶矽來執行導電屏蔽在傳感元件上的形成。在該優選的微型機電壓力傳感器中，可通過沉積第一和第二層多晶矽來完成一層或者多層多晶矽的形成。利用LPCVD，第一層多晶矽可被沉積以達到大約1500的厚度。為了有助於沉積多晶矽層，LPCVD工藝的一個或者多個參數，諸如溫度可被控制。最好，在沉積過程中溫度被控制在610攝氏度。與LPCVD工藝的其他參數類似，但溫度可被改變。
另外，可包括機械質量或者低應力多晶矽的多晶矽的第二層，可通過LPCVD工藝被沉積以達到大約1500的厚度。在沉積過程中，溫度被控制在598攝氏度。與沉積第一層多晶矽類似，當沉積第二層多晶矽時的LPCVD工藝的溫度可被改變。
在沉積過程中，導電屏蔽可能需要摻雜多晶矽，它可通過引入適合濃度的N或者P型原子被就地提供。或者，在傳感元件上形成導電屏蔽，如框604中所示，可包括利用離子植入進行沉積後摻雜。在該優選的微型機電壓力傳感器裝置中，沉積後離子植入可包括以大約50KeV將劑量為大約1E+15原子/平方釐米的磷摻雜劑植入到被沉積的多晶矽中。在另一個示例性的可選擇方案中，利用POCl3沉積和操作中驅動可執行多晶矽的摻雜。
在傳感元件上形成導電屏蔽，如框604中所示，還可包括使包含摻雜的多晶矽層的分層襯底退火。在一種微型機電裝置中，諸如壓力傳感器或者加速計，在傳感元件上形成導電屏蔽，如框604中所示，最好可包括在不小於250分鐘的時間內在氮(N2)環境下在大約950攝氏度下進行沉積後退火。在傳感元件上形成導電屏蔽，如框604中所示，還包括用於使屏蔽形成特定構造以使得傳感元件的至少一部分被覆蓋的處理步驟。
在另一個可選擇的實施例中，在傳感元件上形成導電屏蔽，如框604中所示，可包括沉積一層金屬，諸如銅、鋁、鈦-鎢、金或者其他金屬或者合金。用於在傳感元件上沉積導電屏蔽的金屬沉積技術可包括CVD工藝，諸如超真空CVD。
製造微型機電裝置的方法還包括導電屏蔽與襯底接合，如框606所示。導電屏蔽的形狀和微型機電裝置的層的結構可影響導電屏蔽與襯底接合的方法。同樣，導電屏蔽與襯底接合，如框606所示，可改變。例如，可利用電容接合、電阻接合或者其他任何電接合使得導電屏蔽與襯底接合。
導電屏蔽與襯底接合，如框606所示，可包括在襯底中形成電路觸點區域，並且使得導電屏蔽與電路觸點區域相連。在一個優選實施例中，可通過將摻雜劑離子植入或者擴散到襯底中來製造電路觸點區域。或者，可利用金屬化互聯繫統來實現導電屏蔽與襯底接合，如下面詳細描述的。
圖7是表示執行用於製造具有集成導電屏蔽的微型機電裝置的方法的可選擇功能的概念流程圖700。圖7示出了一個示例性流程圖700，其大部分與流程圖600類似，除了這裡所描述的。在一個優選實施例中，製造半導體微型機電裝置的方法可包括(i)在襯底702上形成傳感元件；(ii)在襯底上形成一個或者多個電路觸點區域，如框710所示；(iii)形成導電屏蔽，如框704所示；(iv)在導電屏蔽和傳感元件之間形成絕緣層，如框712所示；(v)形成圖案並且蝕刻導電屏蔽，如框716所示；(vi)形成圖案並且蝕刻在導電屏蔽和襯底之間的層，如框718所示；(vii)形成金屬化互聯繫統，如框722所示；(viii)導電屏蔽與襯底接合，如框706所示；以及(ix)在襯底上形成鈍化層，如框724所示。
在襯底上形成一個或者多個電路觸點區域，如框710所示，可通過在所選擇區域中將摻雜劑離子植入或者擴散到襯底中來實現。接著被摻雜的區域與一種或者多種金屬反應，諸如鉑(Pt)和/或銅。
在框712，可通過生長氧化物層，諸如二氧化矽熱氧化物層或者沉積另一種類型的絕緣體來提供在導電屏蔽和傳感元件之間形成絕緣層。該絕緣層用作使得傳感元件與微型機電裝置的其他層隔離的電絕緣體。另外，通過在導電屏蔽和傳感元件之間形成絕緣層，該絕緣層可保護傳感元件和其他層不受到機械損害。
製造微型機電裝置的方法700還包括在傳感元件上形成導電屏蔽，如框704所示。在傳感元件上形成導電屏蔽，如框704所示，可包括利用CVD工藝在傳感元件的至少一部分或者襯底的其他部分上沉積或者設置導電屏蔽層。在形成導電屏蔽層中，一層多晶矽可被沉積在包含傳感元件的分層襯底的一部分上，接著多晶矽層可被摻雜以使其導電。或者，在傳感元件上形成導電屏蔽，如框704所示，可包括將一層金屬，諸如銅、鋁、鈦-鎢、金或者其他金屬或者合金沉積在包含傳感元件的分層襯底上。
在一個微型機電裝置的製造的優選實施例中，方法700可包括形成圖案並且蝕刻導電屏蔽的選擇區域以露出襯底和/或其他下面層的區域，如框716所示。另外，製造一種微型機電裝置的方法700可包括形成圖案並且蝕刻在導電屏蔽和襯底之間的選擇區域以露出襯底和/或其他下面層的區域，如框718所示。
製造一種微型機電裝置的方法700可包括形成金屬化互聯繫統，如框722所示。在形成金屬化互聯繫統的工藝過程中，導電屏蔽可接合或者連接襯底。形成金屬化互聯繫統，如框722所示，可包括利用濺射或者其他金屬沉積工藝在襯底的選擇區域上沉積大約650的鉑(Pt)層。另外，形成金屬化互聯繫統，如框722所示，可包括使Pt層與襯底的暴露區域反應以在襯底的暴露區域上形成自對準多晶矽化鉑(PtSi)接觸區域。另外，形成金屬化互聯繫統，如框722所示，可包括在形成PtSi觸點後利用蝕刻工藝去除剩餘的Pt。
另外，形成金屬化互聯繫統，如框722所示，可包括沉積一個或者多個金屬層。這些金屬層可被沉積或者連接到微型機電裝置的各層。因此，形成金屬化互聯繫統可包括在襯底或其他下面層的暴露區域上沉積第一層金屬，諸如鈦-鎢(TiW)。可利用濺射或者其他金屬沉積工藝實現第一層金屬的沉積。沉積第一層金屬可提供使得導電屏蔽與襯底上的PtSi觸點相連的電連接或者導電插頭。
形成金屬化互聯繫統還可包括利用濺射或者其他金屬沉積工藝沉積第二金屬層，諸如金。根據導電屏蔽和襯底之間的層的厚度，多層金屬的厚度因此而改變。類似地，根據任何層的部位和導電屏蔽的部位，第二金屬層的沉積可提供導電屏蔽與襯底之間的接合。
在製造一種微型機電裝置的方法700的一個實施例中還包括導電屏蔽與襯底接合的工藝，如框706所示。導電屏蔽與襯底接合，如框706所示，可通過導電屏蔽層與位於襯底上的電路觸點區域的接合和/或連接來實現。導電屏蔽層與電路觸點區域的接合和/或連接可利用金屬化互聯繫統來實現。在一種可選擇的實施例中，導電屏蔽與襯底接合的工藝可包括在導電屏蔽層和一些外部節點之間連接帶，諸如金線。
根據提供微型機電裝置的方法700，導電屏蔽與襯底的接合或連接可用於防止離子汙染。為了有助於防止傳感元件受到離子汙染的工藝，導電屏蔽和襯底的組合可處於特定的電壓或者電勢。在一些情況下，該組合處於恆定電壓。或者，使得導電屏蔽和襯底的組合處於大於傳感元件的最大輸出的電壓，從而可提供防止傳感元件受到離子汙染的作用。其他電壓選擇也是可以的。使得導電屏蔽處於特定的電壓或者電勢的選擇有效地使得導電屏蔽吸引不合需要的離子並且用作法拉第屏蔽。
製造微型機電裝置的方法還包括在襯底上形成鈍化層，如框724所示。最好，在襯底上形成鈍化層，如框724所示，是通過在暴露的襯底上沉積一層氮化矽Si3N4來實現的。或者，對於多晶矽導電屏蔽層，可通過在襯底上生長二氧化矽層來實現在襯底上形成鈍化層。對於金屬導電屏蔽，可通過在金屬導電屏蔽上形成矽層來實現在襯底上形成鈍化層。
由於認識到非平面微型機電裝置的當前構造在該裝置的元件和露出的能夠穩定微型機電裝置的輸出的鈍化頂表面之間沒有導電層，因此提出該微型機電裝置及其製造方法。但是，插在適合的裝置元件層之間的具有圖案的金屬或者機械質量、摻雜多晶矽層可提供導電層以防止微型機電裝置輸出漂移。導電層可形成該裝置元件導電基本完整的封裝或者可選擇性地覆蓋某些裝置元件。另外，金屬或者機械質量、摻雜多晶矽和與該裝置襯底觸點相同的電壓源接合可使得導電層經受襯底的電壓。
由於可應用本發明原理的實施例的很寬的多樣性，因此應該理解的是，所示實施例僅是示例性的，不應當用於限定本發明的範圍。例如，流程圖的步驟可按照除了所述的順序實現，並且多個或者更少的元件可用於框圖中。權利要求不應該被理解為限制所述順序或者元件，除非規定該影響。另外，在任何權利要求中的使用的術語「裝置(means)」指的是引用35 U.S.C.§112，Paragraph 6，並且沒有詞語「裝置(means)」的任何權利要求不是如此的。因此，落入下列權利要求及其等同形式的範圍和精神內的所有實施例是本發明要求保護的。
已經描述了本發明的優選和可替換的實施例。但應該理解的是，在不脫離由附屬的權利要求限定的本發明的保護範圍的情況下可對其進行改變和變型。
權利要求
1.一種半導體微型機電裝置，包括襯底；形成在襯底上的傳感元件；以及形成在傳感元件上的導電屏蔽，其中導電屏蔽與襯底接合。
2.如權利要求1所述的半導體微型機電裝置，其特徵在於，導電屏蔽包括摻雜矽。
3.如權利要求2所述的半導體微型機電裝置，其特徵在於，導電屏蔽包括摻雜多晶矽。
4.如權利要求3所述的半導體微型機電裝置，其特徵在於，導電屏蔽包括摻雜的彈性多晶矽。
5.如權利要求1所述的半導體微型機電裝置，其特徵在於，還包括形成在傳感元件和導電屏蔽之間的絕緣層。
6.如權利要求5所述的半導體微型機電裝置，其特徵在於，絕緣層包括氧化物膜。
7.如權利要求5所述的半導體微型機電裝置，其特徵在於，絕緣層包括二氧化矽(SiO2)膜。
8.如權利要求1所述的半導體微型機電裝置，其特徵在於，還包括形成在導電層上的鈍化層。
9.如權利要求1所述的半導體微型機電裝置，其特徵在於，與襯底接合的導電屏蔽處於與襯底基本相同的電壓。
10.如權利要求1所述的半導體微型機電裝置，其特徵在於，導電屏蔽和襯底提供傳感元件的整個封裝。
11.如權利要求10所述的半導體微型機電裝置，其特徵在於，導電屏蔽和襯底處於與襯底基本相同的電壓。
12.如權利要求10所述的半導體微型機電裝置，其特徵在於，導電屏蔽和襯底處於基本恆定的電壓。
13.如權利要求10所述的半導體微型機電裝置，其特徵在於，導電屏蔽和襯底處於變化的電壓。
14.如權利要求10所述的半導體微型機電裝置，其特徵在於，襯底包括至少一個節點，該至少一個節點提供地電壓，形成在襯底上的傳感元件具有地電壓，形成在襯底上的傳感元件與襯底接合，與襯底接合的導電屏蔽處於襯底的節點的地電壓。
15.如權利要求10所述的半導體微型機電裝置，其特徵在於，傳感元件包括提供響應於外部作用力的第一信號的第一輸出，半導體微型機電裝置還包括提供具有與第一信號成正比的最大輸出電壓的第二信號的第二輸出，並且與襯底接合的導電屏蔽處於大於第二信號的最大輸出電壓的電壓。
16.如權利要求1所述的半導體微型機電裝置，其特徵在於，形成在襯底上的導電屏蔽提供傳感元件的部分封裝。
17.如權利要求16所述的半導體微型機電裝置，其特徵在於，導電屏蔽和襯底處於與襯底基本相同的電壓。
18.如權利要求16所述的半導體微型機電裝置，其特徵在於，導電屏蔽和襯底處於基本恆定的電壓。
19.如權利要求16所述的半導體微型機電裝置，其特徵在於，導電屏蔽和襯底處於變化的電壓。
20.如權利要求16所述的半導體微型機電裝置，其特徵在於，襯底包括至少一個節點，該至少一個節點提供地電壓，形成在襯底上的傳感元件具有地電壓，形成在襯底上的傳感元件與襯底接合，與襯底接合的導電屏蔽處於襯底的節點的地電壓。
21.如權利要求16所述的半導體微型機電裝置，其特徵在於，傳感元件包括提供響應於外部作用力的第一信號的第一輸出，半導體微型機電裝置還包括提供具有與第一信號成正比的最大輸出電壓的第二信號的第二輸出，並且與襯底接合的導電屏蔽處於大於第二信號的最大輸出電壓的電壓。
22.如權利要求1所述的半導體微型機電裝置，其特徵在於，導電屏蔽被摻雜至低電阻率。
23.如權利要求1所述的半導體微型機電裝置，其特徵在於，所述襯底包括矽晶片，導電屏蔽形成在傳感元件和矽晶片襯底的至少一部分上，導電屏蔽與矽晶片襯底接合。
24.一種半導體微型機電裝置，包括第一類型的摻雜劑襯底；第二類型摻雜劑外延層；形成在第二類型摻雜劑外延層的一部分上的至少一個傳感元件；形成在至少一個傳感元件的至少一部分上的絕緣層；形成在傳感元件的至少一部分上的導電多晶矽層；形成在第一類型的摻雜劑襯底上的鈍化層；以及形成在至少一個傳感元件和鈍化層之間的至少一個通道，導電多晶矽層通過所述至少一個通道與第一類型的摻雜劑襯底接合。
25.如權利要求24所述的半導體微型機電裝置，其特徵在於，導電多晶矽層和第一類型的摻雜劑襯底處於基本相同的電壓。
26.如權利要求24所述的半導體微型機電裝置，其特徵在於，還包括殼體和帶，所述帶接合第一類型的摻雜劑襯底和殼體。
27.如權利要求26所述的半導體微型機電裝置，其特徵在於，殼體處於恆定電勢。
28.如權利要求24所述的半導體微型機電裝置，其特徵在於，還包括在第一類型的摻雜劑襯底中的第二類型摻雜劑區域；以及設置在接合導電多晶矽層和第二類型的摻雜劑區域的至少一個通道中的至少一個導電插頭，導電多晶矽層和第二類型的摻雜劑區域處於基本相同的電勢。
29.一種半導體微型機電裝置，包括襯底；形成在襯底上的頂外延層；在頂外延層的至少一部分上生長的熱氧化物層；形成圖案和蝕刻在熱氧化物層的至少一部分中的至少一個流道；形成在頂外延層中的傳感元件；以及形成在傳感元件的至少一部分上的導電屏蔽。
30.如權利要求29所述的半導體微型機電裝置，其特徵在於，還包括金屬化互聯繫統，金屬化互聯繫統使得導電屏蔽層與襯底互聯。
31.如權利要求30所述的裝置，其特徵在於，半導體微型機電裝置是從包括壓力傳感器、加速計、溼度傳感器、汽車傳感器、電流傳感器、光纖傳感器、力傳感器、紅外傳感器、質量空氣流傳感器、光傳感器、近程傳感器、水平傳感器、溫度傳感器、濁度傳感器、磁阻傳感器、磁隨機存取存儲器或者超聲傳感器的一組中選擇的。
32.如權利要求30所述的裝置，其特徵在於，半導體微型機電裝置包括在絕緣體壓力傳感器上的矽。
33.如權利要求32所述的裝置，其特徵在於，頂外延層形成大約9000的厚度。
34.如權利要求32所述的裝置，其特徵在於，熱氧化物層生長到大約13800的厚度。
35.如權利要求32所述的裝置，其特徵在於，導電屏蔽包括第一導電屏蔽層，在大約610攝氏度下第一導電屏蔽層形成到大約1500的厚度。
36.如權利要求35所述的方法，其特徵在於，導電屏蔽還包括第二導電屏蔽層，在大約598攝氏度下第二導電屏蔽層形成到大約1500的厚度。
37.一種用於製造半導體微型機電裝置的方法包括在襯底上形成傳感元件；在傳感元件上形成導電屏蔽；以及導電屏蔽與襯底接合。
38.如權利要求37所述的方法，其特徵在於，還包括使得導電屏蔽與襯底基本上處於零電勢差。
39.如權利要求37所述的方法，其特徵在於，還包括使得導電屏蔽與襯底處於基本恆定的電壓。
40.如權利要求37所述的方法，其特徵在於，還包括使得導電屏蔽與襯底處於可變的電壓。
41.如權利要求37所述的方法，其特徵在於，傳感元件提供具有最大電壓信號的輸出，還包括使得導電屏蔽層與襯底處於大於最大電壓信號的電壓。
42.如權利要求37所述的方法，其特徵在於，還包括形成至少一個導電插頭；以及使得導電屏蔽層與襯底基本上處於零電勢差，導電屏蔽通過至少一個導電插頭與襯底接合。
43.如權利要求37所述的方法，其特徵在於，還包括形成至少一個導電插頭；以及使得導電屏蔽層與襯底處於基本上恆定的電壓，導電屏蔽通過至少一個導電插頭與襯底接合。
44.如權利要求37所述的方法，其特徵在於，還包括形成至少一個導電插頭；以及使得導電屏蔽層與襯底處於可變的電壓，導電屏蔽通過至少一個導電插頭與襯底接合。
45.如權利要求37所述的方法，其特徵在於，半導體微型機電裝置包括具有最大電壓信號的輸出，該方法還包括形成至少一個導電插頭；以及使得導電屏蔽層與襯底處於大於最大電壓信號的電壓，導電屏蔽通過至少一個導電插頭與襯底接合。
46.一種用於製造半導體微型機電裝置的方法包括在襯底上沉積頂外延層；在頂外延層的至少一部分上生長熱氧化物層；形成圖案和蝕刻用於流道的熱氧化物層的至少一部分；形成圖案和蝕刻用於傳感元件的熱氧化物層；在襯底上形成傳感元件；在傳感元件的至少一部分上形成導電屏蔽；形成圖案和蝕刻導電屏蔽；以及使得導電屏蔽與襯底接合。
47.如權利要求46所述的方法，其特徵在於，半導體微型機電裝置是從包括壓力傳感器、加速計、溼度傳感器、汽車傳感器、電流傳感器、光纖傳感器、力傳感器、紅外傳感器、質量空氣流傳感器、光傳感器、近程傳感器、水平傳感器、溫度傳感器、濁度傳感器、磁阻傳感器、磁隨機存取存儲器或者超聲傳感器的一組中選擇的。
48.如權利要求46所述的方法，其特徵在於，半導體微型機電裝置包括在絕緣體壓力傳感器上的矽。
49.如權利要求47所述的方法，其特徵在於，頂外延層形成大約9000的厚度。
50.如權利要求47所述的方法，其特徵在於，熱氧化物層生長到大約13800的厚度。
51.如權利要求47所述的方法，其特徵在於，導電屏蔽包括第一導電屏蔽層，在大約610攝氏度下第一導電屏蔽層形成到大約1500的厚度。
52.如權利要求51所述的方法，其特徵在於，導電屏蔽還包括第二導電屏蔽層，在大約598攝氏度下第二導電屏蔽層形成到大約1500的厚度。
全文摘要
本發明提供一種微型機電裝置及其製造方法，包括插在適合的裝置元件層之間的具有圖案的金屬或者機械質量、摻雜多晶矽層，從而可提供導電層以防止微型機電裝置輸出漂移。導電層可形成該裝置元件導電基本完整的封裝或者可選擇性地覆蓋某些裝置元件。另外，金屬或者機械質量、摻雜多晶矽和與該裝置襯底觸點相同的電壓源接合可使得導電層經受襯底的電壓。
文檔編號B81C1/00GK1675124SQ03819538
公開日2005年9月28日 申請日期2003年6月16日 優先權日2002年6月17日
發明者T·G·斯特拉頓, C·H·拉恩, G·R·加納 申請人:霍尼韋爾國際公司