基於fpga的醫用超聲診斷儀實時對數壓縮電路構建法
2023-09-20 17:50:15 1
基於fpga的醫用超聲診斷儀實時對數壓縮電路構建法
【專利摘要】一種基於FPGA的醫用超聲診斷儀實時對數壓縮電路構建法，在FPGA上分別建立與數據輸入信號相連的數據分流模塊，與數據分流模塊輸出相連的對數壓縮總模塊，以及與對數壓縮總模塊的輸出相連的數據整合模塊，其中，對數壓縮總模塊是由與數據分流模塊的N+1個輸出通道個數相同的對數壓縮子模塊構成，N是數據整合模塊所輸出的壓縮結果的位數。本發明能夠實現每個時鐘上升沿到來時，都有一個對數壓縮結果輸出，保證超聲回波數位訊號在對數壓縮處理時的實時性。對數壓縮能有效壓縮輸入信號的動態變化範圍，增強小信號，並且達到實時處理的要求。其中ROM所需要的空間是28×16bit，能夠有效減少硬體資源的佔用。
【專利說明】基於FPGA的醫用超聲診斷儀實時對數壓縮電路構建法
【技術領域】
[0001]本發明涉及一種醫用超聲診斷儀實時對數壓縮電路。特別是涉及一種基於FPGA的醫用超聲診斷儀實時對數壓縮電路構建法
【背景技術】
[0002]醫用超聲診斷儀多用於對人體軟組織進行實時、動態的斷層成像。醫用超聲診斷系統通過超聲換能器發射超聲波，並同樣通過換能器接收經過組織吸收、散射等衰減後反射回來的超聲回波信號。回波信號經過A/D晶片轉換成數位訊號，在FPGA上完成濾波、檢波、對數壓縮等數位訊號處理，來分別實現噪聲抑制、信號解調和動態範圍的壓縮，最後送入後端系統顯不超聲圖像。
[0003]其中，對數壓縮是超聲回波信號處理中必不可少的一個過程。人體各軟組織對超聲的吸收係數為0.6-0.7dB/cm.MHz，導致超聲回波信號的動態範圍達到10dB以上，難以在終端顯示器顯示。對數壓縮利用非線性關係將大動態範圍的信號進行壓縮的同時，對能夠反映人體結構細節的微弱回波信號相對其他強信號有拉伸效果，起到增加對比度的作用。傳統的對數壓縮採用查表法直接壓縮，如果將16位的數據壓縮為8位的數據，需要的查找表大小是216X8bit，佔用的硬體資源過大。中國專利基於FPGA的醫學超聲成像系統用解調和對數壓縮系統(03104777.7)中採用的對數壓縮方法需要9個時鐘才能得到一個壓縮結果，而在這9個時鐘期間輸入的後8個待壓縮數據將無法及時得到處理，應用到實際產品中時，會嚴重影響數據處理速度和成像實時性。
【發明內容】
[0004]本發明所要解決的技術問題是，提供一種僅需要替換ROM中的數據便可實現不同曲線的壓縮的基於FPGA的醫用超聲診斷儀實時對數壓縮電路構建法。
[0005]本發明所採用的技術方案是:一種基於FPGA的醫用超聲診斷儀實時對數壓縮電路構建法，在FPGA上分別建立與數據輸入信號相連的用於將待壓縮的輸入數據分成N+1路數據輸出的數據分流模塊，與所述的數據分流模塊輸出相連用於將N+1路通道的數據分別同時進行對數壓縮運算，並將N+1個對數壓縮結果進行輸出的對數壓縮總模塊，以及與對數壓縮總模塊的輸出相連將N+1個對數壓縮結果根據壓縮前對應數據的先後順序排列整合成一路信號的數據整合模塊，其中，所述的對數壓縮總模塊是由與所述的數據分流模塊的N+1個輸出通道個數相同的對數壓縮子模塊構成，所述的N是數據整合模塊所輸出的壓縮結果的位數。
[0006]所述的數據分流模塊的構建方法是:
[0007]I)將數據分流模塊的N+1個輸出通道分別與對數壓縮總模塊中N+1個對數壓縮子模塊的輸入端對應相連；
[0008]2)將待壓縮的輸入數據以每個時鐘I個數據的頻率輸入所述數據分流模塊；
[0009]3)數據分流模塊將第I個時鐘的第I個數據從第I路通道輸出，將第2個時鐘的第2個數據從第2路通道輸出，直到將第N+1個時鐘的第N+1個數據從第N+1路通道輸出後，將第N+2個時鐘的第N+2個數據又重新從第I路通道輸出，一直如此循環，直到超聲診斷儀結束掃描。
[0010]所述的對數壓縮總模塊的構建方法是，每一個對數壓縮子模塊在接收到數據分流模塊的每一個輸出信號，都要經過N+1個時鐘對所接收到的信號進行數據處理，然後輸出到數據整合模塊。
[0011]所述的數據處理包括:將用於控制時序的時鐘信號分兩路，一路通過一個非門進入只讀存儲器，另一路直接進入N位地址選擇器，所述的只讀存儲器的輸出端連接比較器的一個輸入端，比較器的另一個輸入端連接所述數據分流模塊的相對應的輸出端，所述比較器的兩個輸出端分別連接N位地址選擇器的兩個輸入端，N位地址選擇器的輸出端連接所述的只讀存儲器的輸入端，同時還構成對數壓縮子模塊的輸出端。
[0012]所述的N位地址選擇器的工作過程是:
[0013]在第I個時鐘時，N位地址選擇器中的地址復位為2N4 ;在第2個時鐘時，N位地址選擇器將比較器的輸出結果鎖存在N位地址選擇器中地址的最高位，捨去最低位組成新地址；在第3個時鐘時，N位地址選擇器將比較器的輸出結果鎖存在N位地址選擇器中地址的次高位，捨去最低位組成新地址；依次進行直至第N+1個時鐘時，N位地址選擇器將比較器的輸出結果鎖存在N位地址選擇器中地址的最低位，組成新地址，所述新地址為對數壓縮子模塊輸出的壓縮結果。
[0014]所述的只讀存儲器的工作過程是:在只讀存儲器的存儲表中設定X為存儲值，y為存儲表地址，貝1J由對數運算曲線I = kloga (x+1)求得X值,其中，y取值為O?(2N — I), k和a為常數。
[0015]所述的數據整合模塊的構建方法是:
[0016]I)將數據整合模塊的N+1個輸入通道分別與對數壓縮總模塊中N+1個對數壓縮子模塊的輸出通道對應相連。
[0017]2)數據整合模塊在第I個時鐘將第I個對數壓縮子模塊的壓縮結果從輸出通道輸出，在第2個時鐘將第2個對數壓縮子模塊的壓縮結果從輸出通道輸出，直到在第N+1個時鐘將第N+1個對數壓縮子模塊的壓縮結果從輸出通道輸出，在第N+2個時鐘將第N+2個對數壓縮子模塊的壓縮結果從輸出通道輸出，一直如此循環，直到超聲診斷儀結束掃描。
[0018]本發明的基於FPGA的醫用超聲診斷儀實時對數壓縮電路構建法，採用FPGA能夠重複改變組態的電路，滿足大數據量複雜運算的高速處理。本發明能夠實現每個時鐘上升沿到來時，都有一個對數壓縮結果輸出，保證超聲回波數位訊號在對數壓縮處理時的實時性。對數壓縮能有效壓縮輸入信號的動態變化範圍，增強小信號，並且達到實時處理的要求。其中ROM所需要的空間是28X16bit，能夠有效減少硬體資源的佔用。本發明僅需要替換ROM中的數據便可實現不同曲線的壓縮，具有很好地可移植性。
【專利附圖】
【附圖說明】
[0019]圖1是本發明的整體結構示意圖；
[0020]圖2是對數運算曲線圖；
[0021]圖3是本發明中對數壓縮子模塊的結構示意圖。
[0022]圖中
[0023]1:數據分流模塊2:對數壓縮總模塊
[0024]21?29:對數壓縮子模塊3:數據整合模塊
[0025]210:只讀存儲器211:比較器
[0026]212:N位地址選擇器213:非門
【具體實施方式】
[0027]下面結合實施例和附圖對本發明的基於FPGA的醫用超聲診斷儀實時對數壓縮電路構建法做出詳細說明。
[0028]首先說明對數壓縮本質上來說就是利用對數運算曲線y = kloga(x+l), (a>l)對輸入信號X進行非線性的調製，a的取值決定了曲線的形狀，k的取值取決於輸入信號X的位數。如圖2所示，所述對數運算曲線是一條單調遞增的曲線，那麼當&〈12時，必有yi〈y2成立,其中n分別對應當X取Xp X2時y = kloga (x+1)的值。
[0029]如圖1所示，本發明的基於FPGA的醫用超聲診斷儀實時對數壓縮電路構建法，在FPGA上分別建立與數據輸入信號相連的用於將待壓縮的輸入數據分成N+1路數據輸出的數據分流模塊，與所述的數據分流模塊輸出相連用於將N+1路通道的數據分別同時進行對數壓縮運算，並將N+1個對數壓縮結果進行輸出的對數壓縮總模塊，以及與對數壓縮總模塊的輸出相連將N+1個對數壓縮結果根據壓縮前對應數據的先後順序排列整合成一路信號的數據整合模塊，其中，所述的對數壓縮總模塊是由與所述的數據分流模塊的N+1個輸出通道個數相同的對數壓縮子模塊構成，所述的N是數據整合模塊所輸出的壓縮結果的位數。
[0030]在本發明的實施列中，所述的FPGA可以採用ALTERA公司生產的Cyclone IV系列中型號為EP4CE55F23C8的晶片。
[0031]所述的數據分流模塊的構建方法是:1)將數據分流模塊的N+1個輸出通道分別與對數壓縮總模塊中N+1個對數壓縮子模塊的輸入端對應相連；2)將待壓縮的輸入數據以每個時鐘I個數據的頻率輸入所述數據分流模塊；3)數據分流模塊將第I個時鐘的第I個數據從第I路通道輸出，將第2個時鐘的第2個數據從第2路通道輸出，直到將第N+1個時鐘的第N+1個數據從第N+1路通道輸出後，將第N+2個時鐘的第N+2個數據又重新從第I路通道輸出，一直如此循環，直到超聲診斷儀結束掃描。
[0032]對數壓縮子模塊就是利用對數函數的單調性，通過比較輸入數據與預存數據大小依次判斷壓縮結果的各個位數，實現對數壓縮。如果將M位數據壓縮為N位數據，並用YN、YwY1表示壓縮結果Y的各個位數，第一次比較輸入數據與Xiqq...Q (X100-O表示當y =則…O時，X的取值；100…O表示最高位為1，其餘位為O的數)的大小判斷壓縮結果的最高位Yn，若輸入數據大於X冊「0，Yn為I ;反之，Yn為O。第二次比較輸入數據與XY_...。(Yn10...0表示最高位為Yn，次高位為I，其餘位為O的數)的大小判斷次高位Yim，若輸入數據大於Xyn1OO-OjYn-1為I ;反之，YN-1為O。如此重複判斷，直到第N個時鐘比較出最低位Yl的值，並在第N+1個時鐘將最終壓縮結果InYn^Y1 」輸出。
[0033]所述的對數壓縮總模塊的構建方法是，每一個對數壓縮子模塊在接收到數據分流模塊的每一個輸出信號，都要經過N+1個時鐘對所接收到的信號進行數據處理，然後輸出到數據整合模塊。如圖3所示，所述的數據處理包括:將用於控制時序的時鐘信號分兩路，一路通過一個非門213進入只讀存儲器(ROM) 210，另一路直接進入N位地址選擇器，所述的只讀存儲器的輸出端連接比較器211的一個輸入端，比較器211的另一個輸入端連接所述數據分流模塊I的相對應的輸出端，所述比較器211的兩個輸出端分別連接N位地址選擇器212的兩個輸入端，N位地址選擇器212的輸出端連接所述的只讀存儲器210的輸入端，同時還構成對數壓縮子模塊的輸出端。其中，
[0034]所述的N位地址選擇器的工作過程是:在第I個時鐘時，N位地址選擇器中的地址復位為;在第2個時鐘時，N位地址選擇器將比較器的輸出結果鎖存在N位地址選擇器中地址的最高位，捨去最低位組成新地址；在第3個時鐘時，N位地址選擇器將比較器的輸出結果鎖存在N位地址選擇器中地址的次高位，捨去最低位組成新地址；依次進行直至第N+1個時鐘時，N位地址選擇器將比較器的輸出結果鎖存在N位地址選擇器中地址的最低位，組成新地址，所述新地址為對數壓縮子模塊輸出的壓縮結果。
[0035]所述的只讀存儲器的工作過程是:在只讀存儲器的存儲表中設定X為存儲值，y為存儲表地址，貝1J由對數運算曲線I = kloga (x+1)求得X值,其中，y取值為O?(2N — I), k和a為常數。
[0036]所述的數據整合模塊的構建方法是:1)將數據整合模塊的N+1個輸入通道分別與對數壓縮總模塊中N+1個對數壓縮子模塊的輸出通道對應相連。2)數據整合模塊在第I個時鐘將第I個對數壓縮子模塊的壓縮結果從輸出通道輸出，在第2個時鐘將第2個對數壓縮子模塊的壓縮結果從輸出通道輸出，直到在第N+1個時鐘將第N+1個對數壓縮子模塊的壓縮結果從輸出通道輸出，在第N+2個時鐘將第N+2個對數壓縮子模塊的壓縮結果從輸出通道輸出，一直如此循環，直到超聲診斷儀結束掃描。
[0037]下面給出一個具體的實例:
[0038]待壓縮數據位數M = 16,對數壓縮結果位數N = 8。
[0039]數據分流模塊用於將待壓縮的輸入數據分成9路數據輸出。所述待壓縮的輸入數據以每個時鐘一個數據的頻率輸入所述數據分流模塊，所述數據分流模塊將第I個時鐘的第I個數據從第I路通道輸出；將第2個時鐘的第2個數據從第2路通道輸出；直到將第9個時鐘的第9個數據從第9路通道輸出後，將第10個時鐘的第10個數據重新從第I路通道輸出；一直如此循環，直到超聲診斷儀結束掃描。
[0040]所述數據分流模塊的9個輸出通道分別與對數壓縮總模塊中9個對數壓縮子模塊相連，如第一個對數壓縮子模塊在第一個時鐘接收到第一個數據，在第9個時鐘輸出第一個數據的壓縮結果，並在下個時鐘也就是第10個時鐘接收第10個數據參與壓縮運算；其他對數壓縮子模塊的工作模式同所述的第一個對數壓縮子模塊相似。
[0041]所述對數壓縮子模塊電路連接如圖3所示，具體實現過程如下:
[0042]第一個時鐘上升沿鎖存一個輸入數據，同時復位信號使地址選擇器復位為「10000000」，則下降沿從ROM輸出地址為「10000000」的X1(l__，與輸入數據在比較器中進行比較；
[0043]第二個時鐘上升沿來臨時，第一個時鐘的比較結果Y8(若輸入數據大於ROM讀取數據，Yn為I ;反之，Yn為O)鎖存在地址選擇器中地址的最高位，組成新地址「Y81000000」，下降沿時根據新的地址在ROM中讀取新的值輸入到比較器，與原輸入數據進行第二次比較，得到次高位Y7;
[0044]在第三個時鐘上升沿時，地址選擇器中地址的最高位鎖存Y8不變，次高位鎖存第二次比較結果Y7，組成新地址「Y8Y71000000」，下降沿時根據新的地址在ROM中讀取新的值輸入到比較器，與原輸入數據進行第三次比較，得到第三高位Y6 ;
[0045]重複鎖存並組合新的地址，直到第九個時鐘時由地址選擇器得到結果"Y8Y7Y6Y5Y4Y3Y2Y1'
[0046]當第十個時鐘上升沿到來時，重新鎖存一個剛剛由數據分流模塊過來的待壓縮輸入數據，同時復位信號使地址選擇器復位為「10000000」，重複以上步驟，得到壓縮結果。
[0047]其中，在ROM存儲表中地址為Q的Xq代表當y = Q時，χ的值，可由對數運算曲線I = kloga(x+l)求得。
[0048]每當有新的數據輸入，也就是復位信號復位時，對數壓縮子模塊便根據上述過程計算對數壓縮結果，同時所述對數壓縮總模塊中9個對數壓縮子模塊的對數壓縮結果輸出與數據整合模塊相連，所述數據整合模塊將輸入的對數壓縮結果按多對應的輸入數據的輸入先後順序排列以每個時鐘一個結果的頻率將最終壓縮結果輸出，實現實時對數壓縮。
【權利要求】
1.一種基於FPGA的醫用超聲診斷儀實時對數壓縮電路構建法，其特徵在於，在FPGA上分別建立與數據輸入信號相連的用於將待壓縮的輸入數據分成N+1路數據輸出的數據分流模塊，與所述的數據分流模塊輸出相連用於將N+1路通道的數據分別同時進行對數壓縮運算，並將N+1個對數壓縮結果進行輸出的對數壓縮總模塊，以及與對數壓縮總模塊的輸出相連將N+1個對數壓縮結果根據壓縮前對應數據的先後順序排列整合成一路信號的數據整合模塊，其中，所述的對數壓縮總模塊是由與所述的數據分流模塊的N+1個輸出通道個數相同的對數壓縮子模塊構成，所述的N是數據整合模塊所輸出的壓縮結果的位數。
2.根據權利要求1所述的用於醫用超聲診斷儀的實時對數壓縮電路的構建方法，其特徵在於，所述的數據分流模塊的構建方法是: 1)將數據分流模塊的N+1個輸出通道分別與對數壓縮總模塊中N+1個對數壓縮子模塊的輸入端對應相連； 2)將待壓縮的輸入數據以每個時鐘I個數據的頻率輸入所述數據分流模塊； 3)數據分流模塊將第I個時鐘的第I個數據從第I路通道輸出，將第2個時鐘的第2個數據從第2路通道輸出，直到將第N+1個時鐘的第N+1個數據從第N+1路通道輸出後，將第N+2個時鐘的第N+2個數據又重新從第I路通道輸出，一直如此循環，直到超聲診斷儀結束掃描。
3.根據權利要求1所述的用於醫用超聲診斷儀的實時對數壓縮電路的構建方法，其特徵在於，所述的對數壓縮總模塊的構建方法是，每一個對數壓縮子模塊在接收到數據分流模塊的每一個輸出信號，都要經過N+1個時鐘對所接收到的信號進行數據處理，然後輸出到數據整合模塊。
4.根據權利要求3所述的用於醫用超聲診斷儀的實時對數壓縮電路的構建方法，其特徵在於，所述的數據處理包括:將用於控制時序的時鐘信號分兩路，一路通過一個非門進入只讀存儲器，另一路直接進入N位地址選擇器，所述的只讀存儲器的輸出端連接比較器的一個輸入端，比較器的另一個輸入端連接所述數據分流模塊的相對應的輸出端，所述比較器的兩個輸出端分別連接N位地址選擇器的兩個輸入端，N位地址選擇器的輸出端連接所述的只讀存儲器的輸入端，同時還構成對數壓縮子模塊的輸出端。
5.根據權利要求4所述的用於醫用超聲診斷儀的實時對數壓縮電路的構建方法，其特徵在於，所述的N位地址選擇器的工作過程是: 在第I個時鐘時，N位地址選擇器中的地址復位為;在第2個時鐘時，N位地址選擇器將比較器的輸出結果鎖存在N位地址選擇器中地址的最高位，捨去最低位組成新地址；在第3個時鐘時，N位地址選擇器將比較器的輸出結果鎖存在N位地址選擇器中地址的次高位，捨去最低位組成新地址；依次進行直至第N+1個時鐘時，N位地址選擇器將比較器的輸出結果鎖存在N位地址選擇器中地址的最低位，組成新地址，所述新地址為對數壓縮子模塊輸出的壓縮結果。
6.根據權利要求4所述的用於醫用超聲診斷儀的實時對數壓縮電路的構建方法，其特徵在於，所述的只讀存儲器的工作過程是:在只讀存儲器的存儲表中設定X為存儲值，y為存儲表地址，貝1J由對數運算曲線I = kloga (x+1)求得X值,其中，y取值為O?(2N — I), k和a為常數。
7.根據權利要求1所述的用於醫用超聲診斷儀的實時對數壓縮電路的構建方法，其特徵在於，所述的數據整合模塊的構建方法是: 1)將數據整合模塊的N+1個輸入通道分別與對數壓縮總模塊中N+1個對數壓縮子模塊的輸出通道對應相連。 2)數據整合模塊在第I個時鐘將第I個對數壓縮子模塊的壓縮結果從輸出通道輸出，在第2個時鐘將第2個對數壓縮子模塊的壓縮結果從輸出通道輸出，直到在第N+1個時鐘將第N+1個對數壓縮子模塊的壓縮結果從輸出通道輸出，在第N+2個時鐘將第N+2個對數壓縮子模塊的壓縮結果從輸出通道輸出，一直如此循環，直到超聲診斷儀結束掃描。
【文檔編號】A61B8/14GK104306027SQ201410675185
【公開日】2015年1月28日 申請日期:2014年11月21日 優先權日:2014年11月21日
【發明者】王延群, 方思敏, 周盛, 王曉春, 葉青盛 申請人:中國醫學科學院生物醫學工程研究所