一種高精度和寬幅適應的脈衝應答電路及方法
2023-09-21 04:48:50
一種高精度和寬幅適應的脈衝應答電路及方法
【專利摘要】本發明提供一種高精度和寬幅適應的脈衝應答電路及方法，其中電路為高斯或cos/cos2脈衝的詢問信號通過信號調整理電路進入功分器後，分成兩路信號，第一路通過信號放大器進行信號的放大，第二路通過高解析度的數字延遲電路實現高解析度的數字延遲，兩路信號分別經過串聯的無源低通濾波器，濾除幹擾信號後，進入比較器從而產生高精度的應答觸發信號；所述信號調理電路、所述信號放大電號及所述比較器還分別與所述分立電源及所述低壓並穩壓器相連接，以避免電源的噪聲串擾。採用上述方案，實現了極高的抗噪處理，通過低通濾波、電源的處理以及電路板的鏤空隔離，極大的提高設備的環境適應性，也同時避免畸變信號幹擾，提供觸發精度的有效保證。
【專利說明】一種高精度和寬幅適應的脈衝應答電路及方法
【技術領域】
[0001]本發明屬於測試【技術領域】，尤其涉及的是一種高精度和寬幅適應的脈衝應答電路及方法。
【背景技術】
[0002]脈衝應答技術廣泛應用在導航設備的距離測試中，常見的是伏爾、塔康和精密測距等裝備，在機載、地面信標、模擬器以及測試等相關的領域大量應用。本專利的脈衝信號格式主要是指高斯脈衝和cos/cos2脈衝。
[0003]複雜電磁環境已是現代戰爭的常態，非常容易造成信號在時域上突發多變、空域上縱橫交錯、能量上高低分布，因此設計一種能夠抗各種噪聲信號幹擾，並能夠適應寬電平幅度觸發電路是非常重要的。目前很多領域的導航裝備都未能及時的適應現代化戰爭條件下的複雜電磁環境，特別是近程導航模擬器設計尤其落後，現代戰爭對電磁環境信號的幅度都有苛刻的要求，已經不能滿足裝備的發展要求。
[0004]因此，現有技術存在缺陷，需要改進。
【發明內容】
[0005]本發明所要解決的技術問題是針對現有技術的不足，提供一種高精度和寬幅適應的脈衝應答電路及方法。
[0006]本發明的技術方案如下:
[0007]一種高精度和寬幅適應的脈衝應答電路，其中，包括信號調理電路、分立電源、低壓並穩壓器、功分器、信號放大器、高分辯率數字延遲電路、無源低通濾波器、比較器及PCB鏤空隔離裝置；高斯或cos/cod脈衝的詢問信號通過信號調整理電路進入功分器後，分成兩路信號，第一路通過信號放大器進行信號的放大，第二路通過高解析度的數字延遲電路實現高解析度的數字延遲，兩路信號分別經過串聯的無源低通濾波器，濾除幹擾信號後，進入比較器從而產生高精度的應答觸發信號；所述比較器周圍通過PCB鏤空隔離裝置隔離外界信號的幹擾；所述信號調理電路、所述信號放大器及所述比較器還分別與所述分立電源及所述低壓並穩壓器相連接，以避免電源的噪聲串擾。
[0008]所述的高精度和寬幅適應的脈衝應答電路，其中，所述高分辯率數字延遲電路設置為預定的調節信號延遲的精確時間。
[0009]所述的高精度和寬幅適應的脈衝應答電路，其中，所述預定的調節信號研製的精確時間為將信號進行數字高速量化後，經過至少20ns的延遲後，進行信號的數模轉化後發送。
[0010]所述的高精度和寬幅適應的脈衝應答電路，其中，所述兩路信號為等幅等相的兩路?目號。
[0011]所述的高精度和寬幅適應的脈衝應答方法，其中，包括以下步驟:
[0012]步驟1:高斯或C0S/C0S2脈衝的詢問信號通過信號調理電路進入功分器後，分成兩路信號，第一路通過信號放大器12進行信號的放大，第二路通過高解析度的數字延遲電路實現高解析度的數字延遲，兩路信號分別經過串聯的無源低通濾波器，濾除幹擾信號後，進入比較器從而產生高精度的應答觸發信號；
[0013]步驟2:所述比較器周圍通過PCB鏤空隔離裝置隔離外界信號的幹擾；所述信號調理電路、所述信號放大器及所述比較器還分別與所述分立電源及所述低壓差穩壓器相連接，以避免電源的噪聲串擾。
[0014]所述的高精度和寬幅適應的脈衝應答方法，其中，所述高解析度的數字延遲電路的實現步驟為:根據不同脈衝長度，設置延遲電路的時間為脈衝時間的一半。
[0015]所述的高精度和寬幅適應的脈衝應答方法，其中，所述無源低通濾波器為兩個，並同步聯動所述無源低通濾波器的帶寬；當兩路的信號進入無源低通濾波器後，濾除掉在兩路信號中，寄生的信號，只保留需要的特定信號。
[0016]採用上述方案，實現了高解析度的數字延遲，可以在最小精度20ns的延遲，支持任意控制，而現有的技術難以精確到20ns。本發明實現了極高的抗噪處理，通過低通濾波、電源的處理以及電路板的鏤空隔離，極大的提高設備的環境適應性，也同時避免畸變信號幹擾，提供觸發精度的有效保證。另外，本發明通過功分兩路比較實現寬幅的觸發，而固定電平觸發難以適應不同功率的變化。
【專利附圖】
【附圖說明】
[0017]圖1為本發明高精度和寬幅適應的脈衝應答的結構示意圖。
【具體實施方式】
[0018]以下結合附圖和具體實施例，對本發明進行詳細說明。
[0019]實施例1
[0020]如圖1所示，高精度和寬幅適應的脈衝應答包括分立電源10、信號調理電路14、功分器15、高解析度數字延遲電路16、無源低通濾波器17、比較器20及PCB板鏤空隔離裝置21。高斯或cos/cod脈衝的詢問信號，進入功分器15，分成兩路信號，一路通過信號放大器12進行信號的放大，另一路通過高解析度的數字延遲器16實現高解析度的數字延遲，兩路信號分別經過無源低通濾波器13、17，濾除幹擾信號後，進入嚴格隔離的比較器20，從而產生高精度的應答觸發信號。不同電路部分電源是獨立的，採用了不同的分立電源，如10、18，它們都是通過總電源單點直接接入的，中途不與其它任何電路共享電源，而且對敏感的電路比如12、20經過低壓差穩壓器11、19進行再次濾除噪聲，避免電源的噪聲串擾，在比較器20周圍通過鏤空PCB21隔離外界信號的幹擾，極大的提高了比較電路20的穩定性，且高解析度的數字延遲可以實現精確的校準。
[0021]脈衝的類型可以選擇，通常只在高斯脈衝和C0S/C0S2脈衝之間選擇，高解析度數字延遲電路16隨著脈衝類型同步調整，當選擇高斯脈衝時，一路信號需精確延遲3us ;當選擇cos/cos2脈衝時,需精確延遲0.8us ;另一路信號放大兩倍,兩路進入無源濾波器13、17後，也由信號的類型不同，同步改變不同帶寬的無源濾波器，實現信號的高精度無幹擾比較，產生的應答觸發左右應答信號的發射觸發條件。
[0022]在該技術方案下，需要採用高精度的時鐘源，以及採樣率為lOOMSa/s的ADC和DAC,延遲主要在FPGA之中實現，FPGA的內部工作時鐘運行在穩定的200MHz，並需要嚴格控制FPGA內部的布線邏輯，精確的保證FPGA的內部延遲，另外，外部徹底的避免了電源和空間的幹擾，可以非常方便的控制觸發。
[0023]實施例2
[0024]在上述實施例的基礎上，進一步，提供一種聞精度和寬幅適應的脈衝應答電路，其中，包括信號調理電路、分立電源、低壓差穩壓器、功分器、信號放大器、高分辯率數字延遲電路、無源低通濾波器、比較器及PCB鏤空隔離裝置；高斯或C0S/C0S2脈衝的詢問信號通過信號調理電路進入功分器後，分成兩路信號，第一路通過信號放大器12進行信號的放大，第二路通過高解析度的數字延遲電路實現高解析度的數字延遲，兩路信號分別經過串聯的無源低通濾波器，濾除幹擾信號後，進入比較器從而產生高精度的應答觸發信號；所述比較器周圍通過PCB鏤空隔離裝置隔離外界信號的幹擾；所述信號調理電路、所述信號放大電號及所述比較器還分別與所述分立電源及所述低壓差穩壓器相連接，以避免電源的噪聲串擾。 [0025]所述高分辯率數字延遲電路設置為預定的調節信號延遲的精確時間。
[0026]所述預定的調節信號延遲的精確時間為將信號進行數字高速量化後，經過至少20ns的延遲後，進行信號的數模轉化後發送。
[0027]所述兩路信號為等幅等相的兩路信號。
[0028]本發明還提供一種高精度和寬幅適應的脈衝應答方法，包括以下步驟:
[0029]步驟1:高斯或C0S/C0S2脈衝的詢問信號通過信號調整理電路進入功分器後，分成兩路信號，第一路通過信號放大器12進行信號的放大，第二路通過高解析度的數字延遲電路實現高解析度的數字延遲，兩路信號分別經過串聯的無源低通濾波器，濾除幹擾信號後，進入比較器從而產生高精度的應答觸發信號；
[0030]步驟2:所述比較器周圍通過PCB鏤空隔離裝置隔離外界信號的幹擾；所述信號調理電路、所述信號放大電號及所述比較器還分別與所述分立電源及所述低壓差穩壓器相連接，以避免電源的噪聲串擾。
[0031]上述步驟中，所述高解析度的數字延遲電路的實現步驟為:根據不同脈衝長度，設置延遲電路的時間為脈衝時間的一半。若6us時間長度的脈衝，需設置延遲3us,為脈衝時間長度的一半^FPGA內部的計數時鐘是200MHz，一個時鐘為0.5us, 600x0.5us=3us，因此需要延遲600個時鐘的周期；同理，若延遲0.8us，需要的周期是160個。
[0032]上述步驟中，所述無源低通濾波器為兩個，並同步聯動所述無源低通濾波器的帶寬；當兩路的信號進入無源低通濾波器後，濾除掉在兩路信號中，寄生的信號，只保留需要的特定信號。不同的信號需要無源低通濾波器的帶寬是不同的，且根據板級引入幹擾信號的帶寬進行低通濾波器的帶寬設計。通常情況下，周期是0.6us的高斯脈衝信號，需要設計500kHz的低通濾波帶寬。
[0033]採用上述方案，實現了高解析度的數字延遲，可以在最小精度20ns的延遲，支持任意控制，而現有的技術難以精確到20ns。本發明實現了極高的抗噪處理，通過低通濾波、電源的處理以及電路板的鏤空隔離，極大的提高設備的環境適應性，也同時避免畸變信號幹擾，提供觸發精度的有效保證。另外，本發明通過功分兩路比較實現寬幅的觸發，而固定電平觸發難以適應不同功率的變化。[0034]應當理解的是，對本領域普通技術人員來說，可以根據上述說明加以改進或變換，而所有這些改進和變換都應屬於本發明所附權利要求的保護範圍。
【權利要求】
1.一種高精度和寬幅適應的脈衝應答電路，其特徵在於，包括信號調理電路、分立電源、低壓並穩壓器、功分器、信號放大器、高分辯率數字延遲電路、無源低通濾波器、比較器及PCB鏤空隔離裝置；高斯或C0S/C0S2脈衝的詢問信號通過信號調整理電路進入功分器後，分成兩路信號，第一路通過信號放大器進行信號的放大，第二路通過高解析度的數字延遲電路實現高解析度的數字延遲，兩路信號分別經過串聯的無源低通濾波器，濾除幹擾信號後，進入比較器從而產生高精度的應答觸發信號；所述比較器周圍通過PCB鏤空隔離裝置隔離外界信號的幹擾；所述信號調理電路、所述信號放大電號及所述比較器還分別與所述分立電源及所述低壓並穩壓器相連接，以避免電源的噪聲串擾。
2.如權利要求1所述的高精度和寬幅適應的脈衝應答電路，其特徵在於，所述高分辯率數字延遲電路設置為預定的調節信號研製的精確時間。
3.如權利要求2所述的高精度和寬幅適應的脈衝應答電路，其特徵在於，所述預定的調節信號研製的精確時間為將信號進行數字高速量化後，經過至少20ns的延遲後，進行信號的數模轉化後發送。
4.如權利要求1所述的高精度和寬幅適應的脈衝應答電路，其特徵在於，所述兩路信號為等幅等相的兩路信號。
5.如權利要求1所述的高精度和寬幅適應的脈衝應答方法，其特徵在於，包括以下步驟: 步驟1:高斯或c0S/C0S2脈衝的詢問信號通過信號調整理電路進入功分器後，分成兩路信號，第一路通過信號放大器12進行信號的放大，第二路通過高解析度的數字延遲電路實現高解析度的數字延遲，兩路信號分別經過串聯的無源低通濾波器，濾除幹擾信號後，進入比較器從而產生高精度的應答觸發信號； 步驟2:所述比較器周圍通過PCB鏤空隔離裝置隔離外界信號的幹擾；所述信號調理電路、所述信號放大電號及所述比較器還分別與所述分立電源及所述低壓並穩壓器相連接，以避免電源的噪聲串擾。
6.如權利要求5所述的高精度和寬幅適應的脈衝應答方法，其特徵在於，所述高解析度的數字延遲電路的實現步驟為:根據不同脈衝長度，設置延遲電路的時間為脈衝時間的一半。
7.如權利要求5所述的高精度和寬幅適應的脈衝應答方法，其特徵在於，所述無源低通濾波器為兩個，並同步聯動所述無源低通濾波器的帶寬；當兩路的信號進入無源低通濾波器後，濾除掉在兩路信號中，寄生的信號，只保留需要的特定信號。
【文檔編號】H04B1/59GK103634023SQ201310611965
【公開日】2014年3月12日 申請日期:2013年11月26日 優先權日:2013年11月26日
【發明者】董建濤, 繆國峰, 劉磊, 宋志剛, 薛沛祥, 李墩泰 申請人:中國電子科技集團公司第四十一研究所