在片自測試自修複方法
2023-09-18 10:17:10 2
專利名稱：在片自測試自修複方法
技術領域：
本發明涉及集成電路設計領域，尤其涉及集成電路測試領域。
背景技術：
隨著技術的進步，在集成電路設計領域，多核結構、在SOC系統中集成更多的邏輯 單元、IP核、存儲器已經成為發展趨勢，隨著對功能的需求和對性能的要求不斷提升，晶片 中高速高帶寬系統總線的應用也越來越多，32位、64位的系統總線位寬已很常見，更寬的 128位片內總線也開始有較普遍的應用。系統集成度提高導致的另一個問題是晶片對外管 腳數目的增加。 在邏輯單元測試方面，由於被測單元較多，如果按照串行的順序，依次測試各被測 單元，需要很長的測試時間，增加了測試成本；如果以並行的方式測試各被測單元，則需要 有大量的測試引腳，增加了製造成本。此外，對於算術、邏輯等功能的測試與對存儲器的測 試不同，與輸出結果相對應的參考值很難通過簡單邏輯得到，往往需要大量的高速存儲器 來保存參考值，也增加了晶片的成本。同時，邏輯單元數目的增加直接導致晶片良率的下 降。如何在邏輯單元自測試時用少量的存儲空間保存參考值，並實現邏輯單元自修復，是一 個需要解決的問題。 專禾U號為7149924的美國專禾U "Apparatus, method, and system having a pin toactive the self-test and r印air instructions''禾口專利號為7213185的美國專利 "Built_in self test circuit for integrated circuits''均提出了邏車茸自測試的方法， 未涉及自修復，與本發明不同。 申請號為03116193. 6的中國專利"可自測試的帶微處理器的智慧卡晶片"提出了 一種不必連接外部測試設備，就可以進行該智慧卡晶片的測試和驗證的設計，能減少測試 時間、降低測試成本。但該專利是針對帶微處理器的智慧卡晶片的邏輯自測試，未涉及自修 復，與本發明不同。 申請號為200710304267. X的中國專利"一種片上多核處理器的測試電路及其可 測試性設計方法"採用片上數據通路廣播的方式，減少了多核處理器測試時間，降低了測試 成本。但晶片依然需要對外的測試引腳，需要外部測試設備給予測試激勵並由外部測試設 備判斷結果是否正確，不是自測試，與本發明不同。 隨著邏輯單元、模擬單元數量的增多，一個或部分單元失效將引起整個晶片失效， 由此導致生產出的晶片良率明顯降低。在某些特殊的應用領域和場合，如軍事、航天等領 域，惡劣的環境很容易導致在使用時，晶片內一個或部分單元失效，從而導致整個系統崩 潰，給用戶帶來嚴重的損失或災難性的後果。如果晶片中對良率影響較大的單元存在具有 相同功能的備份單元，就可以用以修復失效的晶片。 專利號為7185225、7313723、7340644、7373547及公開號為2006/0001669、 2007/0055907的一系列美國專利"Self-reparable semiconductor and methodthereof ，， 及申請號為03134804. 1的中國專利"自修復半導體及其方法"和申請號為200410073737. 2的中國專利"自修復半導體及其系統"，提出了一種用備用功能單元中的子功能單元取代有 缺陷的子功能單元，有用備份單元替換失效單元的思想，但在實現上採用了複雜的算法和 熔絲(保險絲)技術，且無片內的自測試，與本專利有本質不同。 存儲器的密度較大，導致存儲器的故障率要比同樣面積的其他邏輯電路高，且隨 著存儲器佔整個晶片的比例日益增大，存儲器的良率越來越低，使得整個晶片的良率也隨 之下降。 一旦存儲器發生故障，整個晶片即失效。 為應對該問題，通常都在存儲器中加入冗餘行或冗餘列，使其在封裝前，封裝後， 以及在使用時，可以使用冗餘行或列替換損壞的行或列，提高存儲器的良率和晶片的使用 壽命。 通常存儲器的檢測都是使用片外的自動測試設備測試存儲器是否發生故障，若發 生故障並檢測到該存儲器可修復，則根據記錄下來的故障位置使用雷射或高電壓( 一般為 11 20伏)等方式對相應的熔絲或反熔絲進行處理，實現修復。 採用片外的自動測試設備對存儲器進行測試需要花費較長的時間，為縮短測試時
間，通常在存儲器中加入內建自測試(BIST)電路。自測試電路將自己生成的數據寫入到存
儲器中，再從存儲器讀出數據與期望值進行比較，並把測試結果傳遞給外部系統。外部系統
通過傳遞過來的數據，確定存儲器是否出現故障，以及出現故障的存儲單元的準確位置，然
後使用雷射或高電壓等方式對相應的熔絲或反熔絲進行處理，實現修復。 為了在提高存儲器和晶片良率的基礎上降低測試和修復成本，已經有將內建自測
試(BIST)電路和內建自修復(BISR)模塊結合起來的存儲器設計，測試和修復損壞的存儲
器。內建自修復單元可以根據一定的算法來自動判定並記錄存儲器的故障位置，但在修復
時，仍然依賴於使用雷射或高電壓等方式對相應的熔絲或反熔絲進行處理，實現修復。這是
一個較為耗時的複雜處理過程，而且意味著成本的增加。 經過文獻和專利檢索，國內外在此方法上已經有了比較多的研究，該技術已經成 為現代存儲器中不可缺少的部分。 專利號為7085971的美國專利"ECC based system and method for r印airingfailed memory elements",提出了一種集成電路中自修復失效單元的方法。這 種方法使用邏輯電路來自動鑑別和記錄錯誤單元，通過使用雷射或高電壓對相應熔絲或反 熔絲進行處理，用冗餘存儲單元永久的替代失效單元，實現自修復。該專利所發布的存儲器 修復時需要藉助外部設備，與本專利不同。 專利號為7222271的美國專利"Method for r印airing hardware faults inmemory chips",提出了一種對存儲器中錯誤單元從檢測到修復的方法。這種方法先根據 一種錯誤鑑定算法檢查出存儲器中錯誤的位並判斷其地址。當電路檢查到存儲器出錯後， 將發出一個信號使電路進入修復模式採用雷射燒斷熔絲的方式進行修復。該專利使用較為 複雜的測試算法，且修復時需要藉助外部設備，與本專利不同。 專利號為00119316. 3中國專利"集成電路半導體器件及其內建存儲器自修復電 路和方法"，提出了一種擁有行冗餘和列冗餘的存儲結構，並提供一種儘可能多的替換掉受 損單元的算法，涉及填表等複雜操作。該專利採用了複雜的檢測和修復算法，且未涉及修復 方式，與本專利不同。 在片內總線和對外管腳方面，經過文獻和專利檢索，未發現有相關國內外專利。
綜上所述，現有的自測試自修複方法或是採用複雜度較高的算法，自測試、自修復 單元較為複雜，或是在修復時採用熔絲、反熔絲的方式，增加了成本。如果能有一種方法普 通工藝下，簡便地實現晶片在片自測試自修復，就可以修復失效的晶片，提高良率；如果還 能在工作期間進行自測試，用備份單元替代失效單元，就可以增加晶片和系統可靠性，延長 使用壽命。
發明內容
本發明針對現有技術的不足，提出了一種在片的自測試和自修復的方法，採用較 為簡單的測試算法，可以直接使用簡單的電路實現存儲器的修復，僅使用普通工藝即可實 現，不需要使用熔絲或反熔絲方式來實現修復，完全不依賴外部設備。
本發明採用以下技術方案實現 本發明的基本思路是採用自測試單元對晶片內部進行測試，然後把測試結果傳遞 給自修復單元，利用備份的單元對失效單元進行自修復。所述的自測試、自修復通常在晶片 加電後、工作前進行，即每次加電後立即進行自測試和自修復，保證之後晶片的正常工作， 不需使用外接測試系統或修復系統，在生產後測試(production test)時，能顯著縮短測試 時間，同時不必用物理記號固化測試結果，使該在片自測試自修復結構簡單、有效。雖然本 發明為在片自測試自修複方法，但所述的測試方法，不僅在片內自測試中能顯著提高測試 效率，即使應用在片外的測試系統中，也能明顯提高測試效率，因此，在片外使用所述的測 試方法也應屬於本發明所附權利要求的保護範圍。 本發明為一種在片自測試自修複方法，其特徵在於能夠在加電工作的情況下不依 賴於外部設備進行晶片的自測試，並能根據測試結果進行自修復；晶片在加電工作並進入 自測試自修復模式後即可採用所述方法進行不依賴於外部設備的自測試自修復，進入自測 試自修復模式的途徑可以是由外部引腳觸發，也可以使用已有信號觸發，所述已有信號包 括但不限於復位信號(reset);所述在片自測試自修複方法包括兩個階段
第一階段，自測試單元測試被測單元並把測試結果傳遞給自修復單元，儲存在存 儲器中；所述用於存儲測試結果的存儲器可以是任意揮發性或不揮發性的存儲器，包括但 不限於隨機存儲器(RAM)、只讀存儲器(R0M)、憶阻器(MEMSISTOR);自修復單元根據自測試 結果進行操作，對被測單元的出錯部分執行自修復，由存儲的測試結果控制相應開關，以備 份單元或器件取代失效的被測單元；所述相應開關包括但不限於多路選擇器、三態門；
第二階段，自測試單元重測被測單元，若未檢測出錯誤，則完成在片自測試自修 復，產生測試完成信號，供外部檢測，否則產生不可修覆信號，供外部檢測。
本發明所述的自測試，可以應用於晶片內的所有結構和部分，所述結構包括但不 限於邏輯單元，模擬單元，存儲器，內部連線，輸入輸出管腳。 本發明所述的自修復，可以應用於晶片內的具有備份單元的所有結構和部分，所
述結構包括但不限於邏輯單元，模擬單元，存儲器，內部連線，輸入輸出管腳。 本發明所述的對於邏輯單元、模擬單元的自測試，可通過相同的邏輯單元、模擬單
元間比較測試向量的運算結果是否為某種特定關係或比較邏輯單元、模擬單元的運算結果
與預期結果是否為某種特定關係來實施，所述特定關係包括但不限於相等、相反、同或、異
或；其自修復可以通過旁路失效的邏輯單元、模擬單元或用備份的邏輯單元、模擬單元替換失效的邏輯單元、模擬單元來實施。 本發明所述的對於邏輯單元、模擬單元的自測試自修復電路由備份邏輯單元、備 份模擬單元、自測試單元和自修復單元構成；其中，備份邏輯單元、備份模擬單元用於替換 失效的邏輯單元、模擬單元；自測試單元包括但不限於測試向量生成器和比較器，測試向量 生成器生成測試向量，比較器用於判斷邏輯單元、模擬單元執行測試向量的運算結果是否 正確；自修復單元包括但不限於自修復控制器，自修復控制器用於控制備份邏輯單元、備份 模擬單元替換失效的邏輯單元、模擬單元或旁路失效的邏輯單元、模擬單元；所述邏輯單 元、模擬單元可以是任意大小的，包括但不限於基本元件、運算單元或處理器核；也可以是
邏輯電路、模擬電路中的任意部分，包括但不限於數據通道、控制單元、模擬電路；所述結 構可以省略自修復單元和備份邏輯單元、模擬單元，只進行自測試，若檢測出失效的邏輯單 元、模擬單元，則產生不可修覆信號，供外部檢測。 本發明所述的存儲器的自測試自修復電路由備份存儲單元、自測試單元、自修復 單元構成，其中備份存儲單元用於自修復時替換損壞單元；自測試單元用於測試存儲單 元子陣列中的列是否失效，並把測試結果傳遞給自修復單元；自修復單元包括狀態存儲處 理單元，輸入分配器和輸出選擇器；狀態存儲處理單元用於存儲自測試單元傳遞過來的測 試結果；當發現存儲單元損壞時，可以鎖存錯誤狀態，還可以同時鎖存錯誤存儲單元的地 址，可以控制輸入分配器和輸出選擇器，使用備份存儲單元替換損壞存儲單元，完成存儲器 的修復；所述結構可以省略自修復單元和備份存儲單元，只包含存儲陣列和自測試單元，該 存儲器只能進行自測試，若檢測出失效存儲單元，則產生不可修覆信號，供外部檢測。
本發明所述的對於內部連線的自測試，可以通過在輸入端給予激勵，比較輸出端 與輸入是否符合某種特定關係來實施，所述特定關係包括但不限於相等、相反；自修復可以 通過用備份的連線替換失效的連線來實施。 本發明所述的對於內部連線的自測試自修復電路由備份連線、自測試單元和自修 復單元構成，其中，備份連線是可以替換被測試連線的等效連線；自測試單元用來對連線加 載激勵、獲取輸出並比較輸出與輸入是否符合某種特定關係；自修復單元用來將失效連線 的輸入旁路到備份連線上，並將備份連線的輸出連接到失效連線的輸出端；所述結構中備 份連線和自修復單元可以不存在；自測試單元完成對連線的測試後，向系統發出連線是否 失效的信號，不實施自修復。 本發明所述的對於輸入輸出管腳的自測試，可以通過在輸入端給予激勵，比較輸 出端與輸入是否符合某種特定關係來實施，所述特定關係包括但不限於相等、相反；自修復 可以通過用備份的輸入輸出管腳替換失效的輸入輸出管腳來實施。 本發明所述的對於輸入輸出管腳的自測試自修復電路包含備份輸入輸出管腳、自 測試單元、自修復單元；其中，備份輸入輸出管腳是與被測輸入輸出管腳等效的輸入輸出管 腳，可以是單向的輸入管腳，也可以是單向的輸出管腳，也可以是雙向的輸入輸出管腳；自 測試單元用來對輸入輸出管腳加載激勵、獲取輸出並比較輸出與輸入是否符合某種特定關 系；自修復單元用來將失效輸入輸出管腳的輸入旁路到備份輸入輸出管腳上，並將備份輸 入輸出管腳的輸出連接到失效輸入輸出管腳的輸出端；所述結構中備份輸入輸出管腳和自 修復電路可以不存在；測試電路完成對輸入輸出管腳的測試後，向系統發出連線是否失效 的信號，不實施自修復。
本發明所述的自測試自修復可以在晶圓測試時進行，也可以在晶片封裝後集成電 路測試時或者包含該晶片的系統啟動時進行；也可以人為設定自測試條件及周期，在工作 期間定期進行自測試和自修復。
本發明的有益效果是 本發明使用簡單的方法和電路，可以不依賴外部設備、不採用包括雷射、高電壓等 任何外力、熔絲、反熔絲等任何特殊工藝或器件，對晶片進行自測試與自修復。本發明通過 採用自測試單元對晶片內部進行測試，將結果記錄在任何揮發性或非揮發性存儲器中，用 於自修復時控制相應的半導體開關。若該存儲器是揮發性的，則晶片每次加電工作時都要 先進行自測試自修復；若該存儲器是不揮發性的，則可以只進行一次自測試自修復，也可以 人為設定自測試條件及周期，在工作期間定期進行自測試和自修復。 本發明可以有效的縮短測試時間。若出現錯誤，則自動使用備份單元替換掉損壞 單元，實現在片的自修復。該結構實現自修復的方法非常簡單，只需要簡單的結構就可以實 現，不需要複雜的替換算法和實現方法；該結構可以在系統啟動時實現在片自測試和自修 復，不需要外力的幹預。本發明以較低的代價實現晶片的在片自測試自修復，提高了良率和 可靠性，也有效地降低了晶片的生產時測試成本。
附圖主要說明本發明的實施過程，其中部件並非按照實際比例來製作。同時，實施
例是示意性的，而不是限制性的。本發明所述的在片自測試自修複方法，在下面具體實施例
中進行了具體的描述，應當理解的是，本發明並不受該實施例限制，對於本領域普通技術人
員來說，可以根據本發明的技術方案和構思進行各種可能的替換、調整和改進，而所有這些
替換、調整和改進都應屬於本發明所附權利要求的保護範圍。
圖1為實現在片自測試自修復的晶片系統的結構圖。
圖2為在片自測試自修復的一般流程圖。 圖3(a)為本發明所提出的針對邏輯單元自測試自修復的實施例一。
圖3(b)為本發明所提出的針對邏輯單元自測試自修復的實施例二。
圖4為本發明針對邏輯單元自測試自修復的流程圖。
圖5為本發明針對存儲器自測試自修復的一個實施例。 圖6為一種可修復存儲子陣列中多列的狀態存儲處理單元(1位)結構圖。 圖7(a)為圖6中狀態存儲處理單元在自測試前的存儲的值。 圖7(b)為圖6中狀態存儲處理單元自測試後存儲的值。 圖8(a)為一種可修復存儲子陣列中輸入分配器結構圖。 圖8(b)為一種可修復存儲子陣列中輸出選擇器結構圖。 圖9為本發明針對內部連線的自測試自修復的實施例。 圖10為本發明在輸入輸出管腳方面的一個實施例。 圖ll(a)為本發明在輸出管腳方面的一個實施例。 圖11 (b)為本發明在輸入管腳方面的一個實施例。
8
具體實施例方式
本發明的技術思路是通過自測試單元和自修復單元實現被測單元的檢測與自修 復。首先通過自測試單元測試被測單元中是否失效，並把測試結果傳遞給自修復單元，自修 復單元利用備份單元列替換失效單元，完成自修復。修復時不需要外來的幹預和複雜算法。
請參閱圖1，該圖為實現在片自測試自修復的晶片系統的結構圖。該系統由被測單 元(101)、自測試單元(102)和自修復單元(105)三個部分組成。其中，被測單元(101)包 括但不限於邏輯單元、存儲器、內部連線、輸入輸出管腳。自測試單元(102)給予被測單元 (101)激勵(103)，經被測單元輸出返回自測試單元(102)與預期結果進行比較(104)。測 試的結果被送到自修復單元(105)，若被測單元中有錯誤，自修復單元(105)根據相應測試 結果用備份單元替換被測單元中錯誤部分，以實現自修復。若被測單元中的錯誤部分沒有 備份單元，則產生不可修覆信號，供外部檢測。 請參閱圖2，該圖為在片自測試自修復的一般流程圖。在晶圓測試時，或封裝後集 成電路測試時，或包含該晶片的系統啟動時，或根據人為設定的自測試條件及周期在工作 期間定期進行自測試自修復時，首先進入步驟一 (201)進行自測試，再進入步驟二 (202)判 斷是否有失效單元；若測試結果正確，則說明該晶片可以正常工作；若測試某單元失效，則 進入步驟三(203)判斷該單元是否有備份單元；若沒有備份單元，則說明該晶片無法修復， 若有備份單元則進入到步驟四(204)自修復階段，對失效單元進行修復。修復完成後，進入 步驟五(205)重測已修復單元，再進入步驟六(206)判斷是否有失效單元；若測試結果正 確，則說明該晶片可以正常工作；若測試出仍有失效單元，則說明該晶片無法修復。
圖3、圖4為本發明針對邏輯單元自測試自修復的實施例。下述實施例根據本發明 技術方案實施，但本發明的保護範圍不限於本實施例。其中，圖3是被測系統在自測試自修 復模式下的結構圖，並未標出系統在工作模式下具體的數據輸入、輸出結果流向等信息。
請參閱圖3 (a)，該圖為本發明所提出的針對邏輯單元自測試自修復的實施例一。 對於每一個被測邏輯單元，均有一個相應的備份單元，如備份單元(302)作為被測單元 (303)的備份，備份單元(306)作為被測單元(305)的備份，備份單元(310)作為被測單元 (311)的備份，備份單元(314)作為被測單元(313)的備份。在自測試過程中，首先向量生 成器(301)產生測試向量並送到各個被測邏輯單元，各被測邏輯單元執行測試向量，比較 器比較各個被測邏輯單元的運算結果，如比較器(304)對被測邏輯單元(303)和被測邏輯 單元(305)的運算結果進行比較，比較器(307)對對被測邏輯單元(303)和被測邏輯單元 (311)的運算結果進行比較，比較器(309)對對被測邏輯單元(305)和被測邏輯單元(313) 的運算結果進行比較，比較器(312)對對被測邏輯單元(311)和被測邏輯單元(313)的運 算結果進行比較，同時各比較器將比較結果送到自修復控制器(308)，自修復控制器(308) 根據各個比較器的比較結果判斷失效邏輯單元，並控制備份單元替代失效的邏輯單元，從 而實現各被測邏輯單元的自測試自修復。在該實施例中，向量生成器(301)產生的測試向 量覆蓋被測單元所支持的功能或者指令集，且儘量是帶多重循環的運行過程複雜、程序代 碼精短的測試向量。同時在進行運算結果相互比較時，可以是對每一步的運算結果實時進 行比較，也可以是只對在運算過程中選定的部分運算結果進行比較，還可以是僅對整個測 試向量的最終運算結果進行比較。 請參閱圖3 (b)，該圖為本發明所提出的針對邏輯單元自測試自修復的實施例二。如圖所示，在該實施例中，被測單元執行測試向量的運算結果和測試向量的預期結果進行 比較，預期結果可以是測試向量執行過程中每一步操作的運算結果，也可以是在運算過程 中選定的部分中間結果，還可以是整個測試向量的最終運算結果，因此在比較過程中，需要 根據預期結果來決定何時進行比較，以及進行多少次比較。最後根據比較結果判定失效被 測單元，並通過備份單元替換失效被測單元進行修復，從而實現在片的自測試自修復。
請參閱圖4，該圖為本發明針對邏輯單元自測試自修復的流程圖。如圖4所示在 自測試開始後，首先向量生成器產生測試向量(401)，測試向量送到各個被測邏輯單元，各 被測邏輯單元運行測試向量(402)，並將運算結果送到相應的比較器，各比較器對運算結果 進行比較，並根據比較結果確定失效的邏輯單元(403)，自修復邏輯通過旁路或者替代的方 法修復失效的邏輯單元(404)，修復完成後，將對邏輯單元進行重測(405)，若邏輯單元測 試正確，則說明該邏輯單元可用，否則產生不可修覆信號，從而完成在片邏輯單元的自測試 自修復過程。 圖5、圖6、圖7、圖8為本發明針對存儲器自測試自修復的實施例。下述實施例根 據本發明技術方案實施，但本發明的保護範圍不限於本實施例。 請參閱圖5，該圖為本發明針對存儲器自測試自修復的一個實施例。該實施例為 一個擁有列備份的存儲器，它包括存儲陣列(501)，自測試單元(502)和自修復單元(503); 其中的存儲容量為1024x32bit，每位含有4列存儲單元，即列地址為兩位；它含有兩組存 儲子陣列(504)，相應備份列(505)及解碼器(506);自測試單元(502)主要包括數據發生 器(507)、地址發生器(508)及比較器(509)三個部分；自修復單元(503)包含輸入分配器 (510)、輸出分配器(511)以及狀態存儲處理單元(512)海個存儲子陣列(504)對應一組 輸入分配器(510)和輸出選擇器(511)。自測試單元(502)測試存儲陣列(501)，產生存儲 陣列(501)中是否有損壞列的測試結果，並把測試結果傳遞給自修復單元(503);狀態存儲 處理單元(512)根據測試結果進行一定的邏輯處理，並利用結果控制輸入分配器(510)和 輸出選擇器(511)實現修復。根據修復能力的不同需求，狀態存儲處理單元(512)可以擁 有不同的結構。 請參閱圖6，該圖為一種可修復存儲子陣列中多列的狀態存儲處理單元(1位)結 構圖，它包括存儲單元(601)及結果處理單元(602)。該單元接收來自自測試單元的結果。 初始化時，測試結果和存儲單元(601)中的值被初始化為0 ;當測試結果由0跳轉1時，即 對應的列失效時，可以把失效狀態和失效列的列地址存入存儲單元(602)中。當存儲測試 結果的存儲單元(601)中的值為1時，且當前列地址和存儲的失效列的列地址相等，結果處 理單元(603)將產生替換信號。把替換信號控制輸入分配器和輸出選擇器把失效列的輸入 和輸出旁路到備份列。根據分析可以知道，使用該結構的存儲器中每個備份列可以修復相 應的存儲子陣列中列地址互不相同的4列，即使用該結構的圖5存儲器可以實現最多8列 失效列的修復。 請參閱圖7，圖7(a)為圖6中狀態存儲處理單元在自測試前的存儲的值，圖7 (b) 為圖6中狀態存儲處理單元自測試後存儲的值。圖7(a)中的第一排存儲的是存儲陣列中對 應位是否失效的標誌，第二排為失效位中失效列的地址高位，第三排為失效位中失效列的 列地址低位。通過圖7(b)我們可以知道，位4，位11為失效位，其中的位4中列地址為10 的存儲單元與位11中列地址為01的存儲單元失效，將被備份列替換，其餘列可正常使用。
請參閱圖8，圖8(a) —種可修復存儲子陣列中輸入分配器結構圖，該結構由三態 門(801)構成，也可以由多路選擇器構成；其中數據輸入來自存儲器外部或自測試單元；根 據狀態存儲處理單元輸出的替換信息來決定哪一路輸入旁路到備份列中。本結構並不關斷 失效列的輸入。圖8(b)為一種可修復存儲子陣列中輸出選擇器結構圖，該結構由三態門 (801)構成，也可以由多路選擇器構成；根據狀態存儲處理單元輸出的替換信息來決定是 否使用備份列的輸出替換存儲子陣列中某一位形成存儲器的輸出。 圖9為本發明針對內部連線的自測試自修復的實施例，該實施例中的內部連線以 系統總線為例，根據本發明技術方案實施，但本發明的保護範圍不限於系統總線。圖9中 自測試自修復結構包括總線(901)，備份總線(902)，自測試單元(903)以及自修復單元 (904)。自測試單元(903)主要由數據發生器(905)和比較器(906)組成。比較器(906) 把數據發生器(905)產生的結果和總線末端讀出的數據進行比較，產生測試結果送到自修 復單元(904)中的狀態處理單元(907)，則該模塊利用自測試的結果產生修覆信號。若檢測 出某根總線出錯，修覆信號關斷這根總線，同時自動利用備份總線(902)進行替換。
圖10、圖ll為本發明針對輸入輸出管腳自測試的實施例。針對輸入輸出管腳自修 複方法與總線自修復類似，即用備份輸入輸出管腳替換失效輸入輸出管腳。下述實施例根 據本發明技術方案實施，但本發明的保護範圍不限於本實施例。 請參閱圖10，圖IO為本發明在輸入輸出管腳方面的一個實施例。該輸入輸出管腳 主要由輸出門(1001)、輸出控制(1002)、輸入門(1003)和選擇器(1008)組成，是一個輸入 輸出復用的管腳。在正常工作時，如果工作在輸出狀態，則由輸出控制(1002)打開輸出門 (1001)，選擇器(1008)選擇輸出(1004)，經過輸出門(1001)被送到管腳上；如果工作在輸 入狀態，則由輸出控制(1002)關閉輸出門(IOOI)，使管腳上的信號經過輸入門(1003)送到 輸入(1005)。在進行自測試時，由輸出控制(1002)打開輸出門(1001)，選擇器(1008)選 擇激勵(1006)，經過輸出門(1001)送往管腳，同時也送往輸入門(1003)，自測試單元獲得 經過輸入門(1003)的信號後進行比較(1007)，即可進行自測試。 請參閱圖ll，圖ll(a)為本發明在輸出管腳方面的一個實施例。該輸出管腳主要 由輸出門(1101)、輸出控制(1102)和選擇器(1105)組成，是一個單向輸出管腳。在正常 工作時，由輸出控制(1102)打開輸出門(1101)，選擇器(1105)選擇輸出(1103)，經過輸出 門(1101)被送到管腳上。在進行自測試時，由輸出控制(1102)打開輸出門(1101)，選擇器 (1105)選擇激勵(1104)，經過輸出門(1101)送往管腳，自測試單元獲得經過輸出門(1101) 的信號後進行比較(1106)，即可進行自測試。圖ll(b)為本發明在輸入管腳方面的一個實 施例。該輸入管腳主要由輸入門(1108)和選擇器(1105)組成，是一個單向輸入管腳。在 正常工作時，管腳上的信號經過輸入門(1108)送到輸入(1107)。在進行自測試時，選擇器 (1105)選擇激勵(1104)，經過輸入門(1108)送往晶片內部，自測試單元獲得經過輸入門 (1108)的信號後進行比較(1106)，即可進行自測試。
1權利要求
一種在片自測試自修複方法，其特徵在於能夠在加電工作的情況下不依賴於外部設備進行晶片的自測試，並能根據測試結果進行自修復；晶片在加電工作並進入自測試自修復模式後即可採用所述方法進行不依賴於外部設備的自測試自修復，進入自測試自修復模式的途徑可以是由外部引腳觸發，也可以使用已有信號觸發，所述已有信號包括但不限於復位信號(reset)；所述在片自測試自修複方法包括兩個階段第一階段，自測試單元測試被測單元並把測試結果傳遞給自修復單元，儲存在存儲器中；所述用於存儲測試結果的存儲器可以是任意揮發性或不揮發性的存儲器，包括但不限於隨機存儲器(RAM)、只讀存儲器(ROM)、憶阻器(MEMSISTOR)；自修復單元根據自測試結果進行操作，對被測單元的出錯部分執行自修復，由存儲的測試結果控制相應開關，以備份單元或器件取代失效的被測單元；所述相應開關包括但不限於多路選擇器、三態門；第二階段，自測試單元重測被測單元，若未檢測出錯誤，則完成在片自測試自修復，產生測試完成信號，供外部檢測，否則產生不可修覆信號，供外部檢測。
2. 根據權利要求1所述的在片自測試自修複方法，其特徵在於該方法中的自測試，可 以應用於晶片內的所有結構和部分，所述結構包括但不限於邏輯單元，模擬單元，存儲器， 內部連線，輸入輸出管腳。
3. 根據權利要求1所述的在片自測試自修複方法，其特徵在於該方法中的自修復，可 以應用於晶片內的具有備份單元的所有結構和部分，所述結構包括但不限於邏輯單元，模 擬單元，存儲器，內部連線，輸入輸出管腳。
4. 根據權利要求1、2、3所述的在片自測試自修複方法，其特徵在於對於邏輯單元、模 擬單元的自測試，可通過相同的邏輯單元、模擬單元間比較測試向量的運算結果是否為某 種特定關係或比較邏輯單元、模擬單元的運算結果與預期結果是否為某種特定關係來實 施，所述特定關係包括但不限於相等、相反、同或、異或；其自修復可以通過旁路失效的邏輯 單元、模擬單元或用備份的邏輯單元、模擬單元替換失效的邏輯單元、模擬單元來實施。
5. 根據權利要求1、2、3、4所述的在片自測試自修複方法，其特徵在於對於邏輯單元、 模擬單元的自測試自修復電路由備份邏輯單元、備份模擬單元、自測試單元和自修復單元 構成；其中，備份邏輯單元、備份模擬單元用於替換失效的邏輯單元、模擬單元；自測試單 元包括但不限於測試向量生成器和比較器，測試向量生成器生成測試向量，比較器用於判 斷邏輯單元、模擬單元執行測試向量的運算結果是否正確；自修復單元包括但不限於自修 復控制器，自修復控制器用於控制備份邏輯單元、備份模擬單元替換失效的邏輯單元、模擬 單元或旁路失效的邏輯單元、模擬單元；所述邏輯單元、模擬單元可以是任意大小的，包括 但不限於基本元件、運算單元或處理器核；也可以是邏輯電路、模擬電路中的任意部分，包 括但不限於數據通道、控制單元、模擬電路；所述結構可以省略自修復單元和備份邏輯單 元、模擬單元，只進行自測試，若檢測出失效的邏輯單元、模擬單元，則產生不可修覆信號，供外部檢測。
6. 根據權利要求1、2、3所述的在片自測試自修複方法，其特徵在於所述存儲器的自測 試自修復電路由備份存儲單元、自測試單元、自修復單元構成，其中備份存儲單元用於自 修復時替換損壞單元；自測試單元用於測試存儲單元子陣列中的列是否失效，並把測試結 果傳遞給自修復單元；自修復單元包括狀態存儲處理單元，輸入分配器和輸出選擇器；狀 態存儲處理單元用於存儲自測試單元傳遞過來的測試結果；當發現存儲單元損壞時，可以鎖存錯誤狀態，還可以同時鎖存錯誤存儲單元的地址，可以控制輸入分配器和輸出選擇器， 使用備份存儲單元替換損壞存儲單元，完成存儲器的修復；所述結構可以省略自修復單元 和備份存儲單元，只包含存儲陣列和自測試單元，該存儲器只能進行自測試，若檢測出失效 存儲單元，則產生不可修覆信號，供外部檢測。
7. 根據權利要求1、2、3所述的在片自測試自修複方法，其特徵在於對於內部連線的自 測試，可以通過在輸入端給予激勵，比較輸出端與輸入是否符合某種特定關係來實施，所述 特定關係包括但不限於相等、相反；自修復可以通過用備份的連線替換失效的連線來實施。
8. 根據權利要求1、2、3、7所述的在片自測試自修複方法，其特徵在於對於內部連線的自測試自修復電路由備份連線、自測試單元和自修復單元構成，其中，備份連線是可以替換 被測試連線的等效連線；自測試單元用來對連線加載激勵、獲取輸出並比較輸出與輸入是 否符合某種特定關係；自修復單元用來將失效連線的輸入旁路到備份連線上，並將備份連 線的輸出連接到失效連線的輸出端；所述結構中備份連線和自修復單元可以不存在；自測 試單元完成對連線的測試後，向系統發出連線是否失效的信號，不實施自修復。
9. 根據權利要求1、2、3所述的在片自測試自修複方法，其特徵在於對於輸入輸出管腳 的自測試，可以通過在輸入端給予激勵，比較輸出端與輸入是否符合某種特定關係來實施， 所述特定關係包括但不限於相等、相反；自修復可以通過用備份的輸入輸出管腳替換失效 的輸入輸出管腳來實施。
10. 根據權利要求1、2、3、9所述的在片自測試自修複方法，其特徵在於對於輸入輸出管腳的自測試自修復電路包含備份輸入輸出管腳、自測試單元、自修復單元；其中，備份輸 入輸出管腳是與被測輸入輸出管腳等效的輸入輸出管腳，可以是單向的輸入管腳，也可以 是單向的輸出管腳，也可以是雙向的輸入輸出管腳；自測試單元用來對輸入輸出管腳加載 激勵、獲取輸出並比較輸出與輸入是否符合某種特定關係；自修復單元用來將失效輸入輸 出管腳的輸入旁路到備份輸入輸出管腳上，並將備份輸入輸出管腳的輸出連接到失效輸入 輸出管腳的輸出端；所述結構中備份輸入輸出管腳和自修復電路可以不存在；測試電路完 成對輸入輸出管腳的測試後，向系統發出連線是否失效的信號，不實施自修復。
11. 根據權利要求l所述的在片自測試自修複方法，其特徵在於所述自測試自修復可 以在晶圓測試時進行，也可以在晶片封裝後集成電路測試時或者包含該晶片的系統啟動時 進行；也可以人為設定自測試條件及周期，在工作期間定期進行自測試和自修復。
全文摘要
本發明屬於集成電路設計領域，具體為一種能夠在加電工作的情況下不依賴於外部設備進行晶片的自測試，並能根據測試結果進行自修復的方法。該方法中的自測試，可以應用於晶片內的所有結構和部分；該方法中的自修復，可以應用於晶片內的所有具有備份單元的結構和部分。基於該方法的自測試自修復過程分為兩個階段第一階段為測試、修復階段，首先進行自測試，根據測試結果使用備份單元來替換失效單元；第二階段為重測階段，若未檢測出錯誤，則完成在片自測試自修復，否則產生不可修覆信號，供外部檢測。本發明以較低代價實現在片自測試自修復，使用備份單元替換出錯部分，提高了晶片的良率和可靠性，也有效地減少了測試時間、降低測試成本。
文檔編號G11C29/00GK101763901SQ20081020767
公開日2010年6月30日 申請日期2008年12月23日 優先權日2008年12月23日
發明者任浩琪, 林正浩, 王沛, 耿紅喜, 鄭長春 申請人:上海芯豪微電子有限公司