印刷電路板及其製作方法
2023-09-18 10:25:00 1
專利名稱：印刷電路板及其製作方法
技術領域：
本發明涉及一種PCB (Printed Circuit Board,印刷電路板)及其製作方法。
背景技術：
在PCB上，常常可見到一些圓形的測試點，其可供探棒去量測信號。基本上這些測試點 是加在PCB的傳輸線上，其相當於在傳輸線上增加一個很小的電容。因此，在傳輸高頻信號 時，這些測試點對信號的質量就會有一定影響，即電容效應。
發明內容
鑑於上述內容，有必要提供一種印刷電路板及其製作方法，可降低測試點產生的電容效 應，減小測試點對信號的影響。
一種印刷電路板，包括層疊設置的一信號層、 一絕緣層以及一參考層，所述信號層上設 有一傳輸線，所述傳輸線上設有一測試點，所述參考層上於所述測試點的正下方設有一漏孔
一種印刷電路板的製作方法，包括 在信號層的傳輸線上設置一測試點； 在參考層上於所述測試點的正下方設置一漏孔；以及 將所述信號層、 一絕緣層以及所述參考層層疊設置。
上述PCB在所述測試點所在的信號層鄰近的參考層上位於所述測試點的正對位置處設置 一漏孔，從而降低所述測試點所引起的電容效應以降低在傳輸過程中所述測試點對信號的影 響。
圖l為本發明PCB的較佳實施方式的疊構圖。
圖2為圖1中第一信號層的結構圖。
圖3為圖1中測試點及漏孔的分布示意圖。
圖4為本發明PCB的漏孔半逕取不同值時的信號損耗曲線圖。
圖5為本發明PCB的漏孔半逕取不同值時信號頻率為10Ghz的損耗曲線圖。
具體實施例方式
下面參照附圖結合具體實施方式
對本發明作進一步的描述請一併參照圖1及圖2，本發明PCB的較佳實施方式包括一第一信號層100、 一電源層200 、 一接地層300以及一第二信號層400。所述第一信號層100設置於一第一半固化片( Pr印reg) PP1的上方，所述電源層200設置於所述第一半固化片PP1的下方；所述接地層300 設置於一第二半固化片PP2的上方，所述第二信號層400設置於所述第二半固化片PP2的下方 。所述電源層200與所述接地層300通過一核心板C0RE進行粘合。
所述第一半固化片PP1、第二半固化片PP2是通過將一些絕緣性載體材料浸在液態的樹脂 中，使其吸飽後再緩緩從液態的樹脂中拖出並颳走多餘的樹脂，再經過熱風與紅外線加熱， 促使絕緣性載體材料進行部份之聚合反應而成的。所述核心板CORE為多層板之間的一內層薄 基板，其具有粘合與絕緣的作用。所述第一半固化片PP1、第二半固化片PP2以及核心板 CORE可對第一信號層IOO、電源層200、接地層300以及第二信號層200進行隔離，防止信號和 電流相互幹擾。所述第一信號層100上設有一傳輸線102，在所述傳輸線102上設有一測試點 104，所述測試點104可供一探棒(圖未示)去量測信號。所述第一信號層100及第二信號層 400附有防焊膜(圖未示)。所述防焊膜，是指在PCB表面將不需焊接的部份導體，以永久性 的樹脂皮膜加以遮蓋，其除了具防焊功用外，也能對所覆蓋的線路起到保護與絕緣的作用。 所述傳輸線102上也覆蓋有防焊膜，所述測試點104上則無防焊膜。
請繼續參照圖3，所述電源層200上設有一漏孔202，所述漏孔202位於所述測試點104的 正下方。所述漏孔202是通過將所述電源層200上的銅箔蝕刻掉得來的，以降低甚至消除所述 測試點104所引起的電容效應。
在本較佳實施例中，所述PCB的相關參數為所述第一信號層IOO、電源層200、接地層 300及第二信號層400的厚度Th1. 2mil;所述第一信號層100及第二信號層400上防焊膜厚度 T2=0.7mil，傳輸線102上的防焊膜厚度T3^.5mil;所述第一半固化片PP1及所述第二半固化 片的厚度丁4=2. 6mil，其介電常數(Dielectric Constant) Dkl=3. 7，損耗因素( Dissipation Factor) Dfl=0. 02;所述核心板C0RE的厚度T5二47mil;所述測試點104的半徑 rl=15mil，其介電常數Dk2二4，其損耗因素Df24. 02;所述傳輸線102的厚度丁6=1. 6mil，其 長度L^400mil。根據這些參數在一仿真系統進行模擬仿真，以取得最佳的漏孔202的半徑 HR的值。
圖4為所述PCB的漏孑L202半徑HR取不同值時的信號損耗曲線圖。圖4中橫坐標為信號傳輸 頻率F，縱坐標為信號傳輸的插入損耗(Insertion Loss) IL，例如，當縱坐標插入損耗 IL=-0. 2db時，則表示信號插入損耗IL為O. 2db。圖4中曲線1為所述PCB上未設有漏孔202但設 有測試點104時的信號損耗曲線，曲線8為所述PCB未設有漏孔202及測試點104時的信號損耗
4曲線，曲線2-7分別為所述測試點104的半徑rK5mil，所述漏孔202的半徑HR分別取6mil、 12mil、 15mil、 16. 5mil、 18mil和24mil時的信號損耗曲線。通過圖4可發現，在傳輸高頻信 號時，當所述電源層200上設有漏孔202時，所述測試點104所引起的損耗明顯小於未設有所 述漏孔202時的損耗。當所述漏孔202的半徑HI^16.5mil時，即曲線5，其結果與未設有漏孔 202及測試點104時的曲線8最接近，即基本上消除了所述測試點104所引起的電容效應，使得 信號在傳輸過程中損耗最少。
圖5為本發明PCB的漏孔半逕取不同值時信號傳輸頻率為10Ghz的損耗曲線圖。圖5中橫坐 標為所述漏孔202的半徑HR的取值，縱坐標為所述漏孔202的半徑HR取不同值時信號的插入損 耗情況。由圖5也可明顯看出，當所述漏孔202的半徑HI^16.5mil時，信號傳輸過程中損耗最 少，即所述測試點104所引起的電容效應最小。
在其它實施例中，當所述傳輸線102及測試點104設置於所述第二信號層400時，則可在 所述接地層300上設置所述漏孔202，此時所述漏孔202位於所述測試點104的正上方，同樣也 可達到解決所述測試點104所引起的電容效應的問題。
本發明PCB也可為二層板或其他多層板，而不局限於本較佳實施例中的四層板，當所述 PCB為二層板時，所述電源層200、接地層300可設置於同一層，稱為電源接地層。所述電源 層200、接地層300以及電源接地層是作為信號層100、 400的參考層。在所述PCB上只要將所 述漏孔202設置於所述測試點104的正上方或者正下方，均可達到消除所述測試點104所引起 的電容效應。
上述PCB在距離所述測試點104所在的第一信號層100或第二信號層400最近的電源層200 或接地層300上位於所述測試點104的正對位置處設置一漏孔202，從而降低所述測試點104所 引起的電容效應以降低在傳輸過程中所述測試點104對信號的影響。
權利要求
1.一種印刷電路板，包括層疊設置的一信號層、一絕緣層以及一參考層，所述信號層上設有一傳輸線，所述傳輸線上設有一測試點，所述參考層上於所述測試點的正下方設有一漏孔。
2.如權利要求l所述的印刷電路板，其特徵在於所述參考層為一電源層。
3.如權利要求l所述的印刷電路板，其特徵在於所述參考層為一接地層。
4.如權利要求l所述的印刷電路板，其特徵在於所述信號層上的測試點的半徑為15mil，所述參考層上的漏孔的半徑為16. 5mil。
5.如權利要求l所述的印刷電路板，其特徵在於所述參考層上的漏孔是將所述參考層上的銅箔蝕刻掉形成的。
6.一種印刷電路板的製作方法，包括 在信號層的傳輸線上設置一測試點； 在參考層上於所述測試點的正下方設置一漏孔；以及 將所述信號層、 一絕緣層以及所述參考層層疊設置。
7.如權利要求6所述的印刷電路板的製作方法，其特徵在於所述參 考層為一電源層。
8.如權利要求6所述的印刷電路板的製作方法，其特徵在於所述參考層為一接地層。
9.如權利要求6所述的印刷電路板的製作方法，其特徵在於所述信號層上的測試點的半徑為15mil，所述參考層上的漏孔的半徑為16. 5mil。
10.如權利要求6所述的印刷電路板的製作方法，其特徵在於所述 參考層上的漏孔是將所述參考層上的銅箔蝕刻掉形成的。
全文摘要
一種印刷電路板，包括層疊設置的一信號層、一絕緣層以及一參考層，所述信號層上設有一傳輸線，所述傳輸線上設有一測試點，所述參考層上於所述測試點的正下方設有一漏孔，從而降低信號在傳輸過程中所述測試點所引起的電容效應。本發明還提供一種製作該印刷電路板的方法。
文檔編號H05K1/02GK101677486SQ20081030458
公開日2010年3月24日 申請日期2008年9月19日 優先權日2008年9月19日
發明者魏毅光 申請人:鴻富錦精密工業(深圳)有限公司;鴻海精密工業股份有限公司