半導體存儲器件的製作方法
2023-12-11 17:01:12
專利名稱：半導體存儲器件的製作方法
技術領域：
本發明涉及一種半導體存儲器件，尤其涉及一種補償溫度漂移的半導體存儲器件以及操作前述半導體存儲器件的方法。
背景技術：
儘管本發明的基本問題將針對DRAM存儲器件來描述，但是本發明不限於此，而涉及任何的半導體存儲器件。
DRAM存儲器件目前在多種電池供電的應用中使用。這些應用期望的操作時間設置了對存儲器件功耗的限制。功耗顯著的降低是通過降低存儲器件的工作電壓來實現的。
具有降低了工作電壓的存儲器件被期望對於存儲在作為功耗器件的存儲器件中的信息具有相同的工作速度和存取時間。但是存儲器件中的電晶體的開關速度隨降低了的工作電壓而增加。這可以通過並行降低這些電晶體的閾值電壓來補償，使得它們的開關速度被保持。
在DRAM中，信息單元作為電荷被存儲在存儲器單元內提供的隔離電容器中。為防止信息的損失，該電晶體在所有工作條件下必須具有良好的隔離屬性。因此，電晶體的閾值電壓與較低工作電壓之間的差異必須足夠得大，使得該電晶體中控制線中無意的電壓波動將不會無意地將電晶體切換到導通狀態。因此，由於對存儲器件的可靠性的限制，所以給出對閾值電壓的較低限制。
因此，給出了低功耗的折衷選擇，其要求低的工作電壓和高速操作，高速操作要求在最小閾值電壓的約束下工作電壓相對於閾值電壓有較大的關係。
存儲器件必須對於其工作溫度範圍內的所有溫度都能正確地工作。電晶體的閾值電壓隨著溫度的升高而降低，並且在最高工作溫度時處於其最低電平。電晶體被如此設計使得該最低電平大於或等於先前提到的最小閾值電壓，以確保可靠工作。
然而，在低的溫度下，電晶體的閾值電壓較大，使得工作速度由於其取決於閾值電壓而較低。因此在低的溫度下，使用這些電晶體的半導體存儲器件將具有很長的對存儲單元的存取時間和低的數據通信量。
發明內容
本發明的目的是提供一種可在大溫度範圍上以高速工作的半導體存儲器件。其進一步的目的是提供一種操作該半導體存儲器件使得其變得對溫度變化不敏感的方法。
根據本發明，一種半導體存儲器件包括與溫度有關的電壓源，用於在其輸出上根據在所述半導體存儲器件中測量的上升溫度來輸出上升電壓。至少一個存儲單元具有至少一個第一電晶體，所述第一電晶體包括第一電晶體體。所述第一電晶體體連接到所述與溫度有關的電壓源的所述輸出。
根據本發明，按如下操作一種半導體存儲器件。所述半導體存儲器件包括至少一個存儲單元，其本身包括具有電晶體體的電晶體。確定所述半導體存儲器件的溫度。提供與溫度有關的電壓源以便輸出電壓，其中所述電壓隨所述確定的溫度的上升而上升。所述電壓被施加到所述電晶體體。
本發明所基於的基本思想在於，通過把電壓施加到電晶體體、電晶體的閾值體，閾值電壓增加，這補償了由上升的溫度而引起的閾值電壓的降低。
電晶體體被定義為完整的半導體區，其中或其上提供了源極區和漏極區，並且其中在所述半導體中形成導電的閘極通道。
從屬權利要求給出了對製造方法和半導體器件的有利改進和提高。
信息由在存儲單元中存儲的電荷表示。在將讀信號和地址信號提供給存儲器件後，相對於地址的字線被推到高電平。接著，由在與同一存儲單元連接的位線中的流動電荷而引起的電位階躍經由第一感測放大器放大並接著由第二感測放大器感測。
位線具有電阻和電容。這限制了電位階躍的轉換速度。此外，將電壓施加到電晶體體降低了轉換速度。對第二感測放大器的可靠操作要求等待直到在進行位線的感測之前確立位線的平穩狀態為止。因此，用第二感測放大器開始感測和把字線推向高電平之間需要一個時間延遲。可為所有工作溫度和向電晶體體施加的電壓而選擇單個延遲量。但是，工作速度的增加可通過一下優選實施例來獲得。
根據一個特定優選實施例，半導體存儲器件包括用於輸出讀控制信號的讀控制器。讀檢測單元下遊連接到所述讀控制器並連接到所述存儲單元。所述讀檢測單元被設置用於在收到所述讀控制信號時讀取或感測所述存儲單元的內容。延遲單元被放置在所述讀控制器和所述讀檢測單元之間。所述讀控制器被設置用於延遲所述讀控制信號。所述延遲單元包括至少一個具有第二電晶體體的第二電晶體。所述第二電晶體體連接到所述與溫度有關的電壓源的所述輸出。
根據又一個特定優選實施例，半導體存儲器件包括預充電控制單元，用於提供預充電控制信號。預充電單元與所述預充電控制單元下遊連接。所述預充電單元均衡連接到存儲單元的位線的電位，直到收到所述預充電控制信號。延遲單元放置在所述預充電單元和所述預充電控制單元之間，用於延遲所述預充電控制信號。所述延遲單元包括至少一個具有第二電晶體體的第二電晶體。所述第二電晶體體連接到所述與溫度有關的電壓源的所述輸出。
需要維持位線的預充電操作直到位線的電位被均衡和/或上升/降低到預定電壓。在把電壓施加到電晶體體時，預充電操作所需要的持續時間上升。通過延遲終止預充電操作的預充電控制信號，前述的實施例遇到該問題。預充電操作的有限持續時間節省了功率。因此，有利地，本實施例要比裝置對所有工作溫度使用恆定延遲的情況的功耗更小。
根據一個改進，延遲單元包括偶數個非門。至少一個所述非門包括所述第二電晶體。
在另一個改進中，至少一個非門包括第三電晶體。所述第三電晶體包括第二導電類型的第三電晶體體，第二導電類型與所述第一導電類型相反。所述與溫度有關的電壓源在第二輸出上輸出與所述電壓符號相反的第二電壓。所述第二輸出連接到所述第三電晶體體。
在下面的描述中將在附圖中說明本發明的示例實施例並更詳細地解釋這些示例實施例。
圖1示出了在本發明的一個實施例中使用的電晶體的部分橫截面；圖2說明了本發明的一個實施例的時序圖；圖3示出了本發明的一個實施例的框圖；圖4示意說明了在本發明的一個實施例中使用的延遲單元；圖5說明了本發明的一個實施例的時序圖；圖6示出了本發明的一個實施例的框圖。
在圖1到6中，相同的附圖標記表示同樣的或功能上相同的部件。
具體實施例方式
在本領域中已知多個不同的半導體存儲器形式，包括SRAM、DRAM、ROM、EPROM等。它們都包括多個存儲單元，其每一個包括至少一個用於控制對數據存儲和存儲單元進行存取的電晶體。該電晶體對於存儲器件的工作速度至關重要。
工作速度還受到電晶體從非導通擺嚮導通狀態所需的擺動時間的限制。這個時間可通過降低電晶體的閾值電壓來減小。但是，已經確保了閾值電壓被選擇得足夠大使得寄生效應不會將電晶體從非導通擺嚮導通狀態。如果如此，後者將導致存儲單元中信息的丟失。
目前，大約0.2V的閾值電壓對於由現有技術的半導體工藝方案製造的電晶體來說是可實現的。但是，閾值電壓隨著半導體器件溫度的增加而降低。在室溫中工作良好的半導體可能在升高的溫度中出故障。因此，所使用的電晶體在整個工作溫度範圍上具有在最小閾值電壓之上的閾值電壓。
在本發明的一個實施例中，所提供的電晶體在大的工作溫度範圍上具有穩定或近似穩定的閾值電壓。這種電晶體如圖1的橫截面所示。由第一摻雜n型的半導體材料製成的電晶體體1具有第二傳導類型n的嵌入式源極S和漏極區D。電晶體體經由第二傳導類型的層2與襯底(未示出)隔離。隔離溝道通常排列在電晶體體1側壁的周圍。此外，第一傳導類型p的控制區C被嵌入在電晶體體1中。該控制區C連接到與溫度有關的電壓源VS。施加到控制區的負電壓V增加了閾值電壓的絕對值。因此，該電壓V可用於補償閾值電壓對於溫度的漂移。與溫度有關的電壓源的輸入連接到用於接收對應於半導體存儲器件的溫度T的信號的溫度傳感器ST。因此，根據電壓溫度特性的溫度T來控制輸出電壓V，使得電晶體的閾值電壓在工作溫度範圍上保持恆定。優選的電壓溫度特性提供了線性關係，其中電壓隨溫度的上升而上升。
圖2說明了根據本發明的一個實施例的讀操作的簡化時序圖。與時鐘信號CLK同步，在時間點t1字線WL被升高到高電平。在沒有限制的情況下，可能存在時鐘信號CLK的上升沿和字線信號WL之間的延遲。在時間點t1，與字線連接的存儲單元被存取並且其電晶體切換為導通。存儲在存儲單元中的電荷流到與存儲單元連接的位線BL1、BL2中。因此，位線BL1、BL2的電位分別上升和下降。在時間點t2，位線BL1、BL2的電位接近於或處於穩定狀態。t1和t2之間的時間此後將被稱為上升時間。上升時間取決於與字線和位線連接的電晶體以及位線的電阻和電容的開關特性。在圖2中，在t2之後，在確保了位線將會達到穩定狀態時執行讀出位線BL的電位。在時間點t3，讀操作由列線時鐘信號CL觸發。列線選擇信號CL相對字線信號WL延遲了時間差t3-t1，其要比上升時間長一個安全限度。該安全限度被選擇儘可能得小，以便達到高的工作速度。
在溫度控制的電壓被施加到電晶體體1的情況下，不僅閾值電壓增加了，而且電晶體的開關時間也增加了。因此，位線BL′、BL中電位的上升時間更長，即轉換速度下降。因此，當在時間點t3，在列線選擇信號CL的上升沿處開始位線的讀出時，位線BL′1、BL′2沒有達到穩定狀態。這可導致讀出錯誤，因為兩個位線BL′1、BL′2之間的電位差可仍然低於較低的檢測限制。該錯誤可通過將列選擇線信號相對於字線信號的延遲定義為長於或等於最長的上升時間來防止，所述最長的上升時間是所有溫度控制電壓所期望的。但是，這將顯著地降低存儲器件的工作速度。
圖3示出了本發明的一個特定優選實施例的框圖。多個存儲單元中的一個C連接到字線WL(線路以及通過這些線路傳輸的信號由相同的附圖標記來表示)和兩個位線，即真位線BL1和補位線BL2。讀控制單元把由附加電路(未示出)直接或間接傳遞的讀命令RC提供給字線。在字線信號活動時，存儲在存儲單元中的電荷被轉移到位線。兩條位線的電位變化由與這些位線連接的第一感測放大器SA1來感測。在第二級中，第二感測放大器SA2經由兩個開關器件SW1、SW2連接到第一感測放大器SA1。這些開關器件只在存在列線選擇信號時才被轉變為導通。此外，第二感測放大器SA1隻有當列線選擇信號CL存在時才是活動的。列線選擇信號CL由延遲單元DU通過延遲讀控制信號RC來生成。該延遲單元控制器具有連接到與溫度有關的電壓源VS的控制輸入。該溫度控制的電壓源可等同於或原理上等同於與存儲單元C的電晶體體連接的電壓源。
圖4示意說明了這種延遲單元的一種可能實現。在輸入側Din和輸出側Dout之間提供了偶數個非門。由該延遲單元提供的延遲主要由非門的數量及其各自的渡越時間來限定。因此，非門的數量如此選擇使得延遲等於位線BL的電位的上升時間。每個非門包括兩個互補的電晶體T1、T2。反向鏈(inverted chain)中至少一種電晶體T1的電晶體體具有被施加了控制電壓的控制區C1。隨著增加的控制電壓，電晶體T1的開關速度降低，並且因此延遲單元DU的延遲上升。第二控制區C2可應用於互補電晶體T2中的電晶體體。施加到該第二控制區C2的增加的控制電壓也增加了這些電晶體T2的渡越時間，並且因此延遲單元DU的延遲上升。
施加到控制區C1和/或C2的控制電壓基於由與溫度有關的電壓源VS提供的溫度控制的電壓V。因此，由延遲單元DU提供的延遲與存儲單元C的數據信號的上升時間並行增加。由此，列線選擇信號總是相對於字線信號被充分延遲，使得只有當位線的電位處於穩定狀態時才執行字線的讀出。另一方面，延遲在存儲器件的整個工作溫度範圍上最小。
優選地，一種電晶體T1等同於在存儲單元C中提供的控制電晶體。否則，可能需要在溫度控制的電壓源VS和延遲單元DU的控制輸入之間提供電壓放大器或衰減器。在任何情況下，需要將用於兩個互補電晶體類型T1、T2中的一個的電壓反向。
為了存儲器件的可靠操作，需要預充電和均衡兩條位線BL1、BL2。這是通過預充電控制單元PCU來實現的。圖5以時序圖說明了預充電操作的開始。預充電控制信號PC由讀控制單元RCU提供，以作為相對於字線信號延遲的信號。在其上升沿(或下降沿)，真位線BL的電位下降到工作電壓VDD的一半並且補位線BL2的電位上升到工作電壓VDD的一半。在預定時間之後，預充電操作在時間點t6停止。預定時間被如此選擇，使得位線BL1、BL2的電位都等於工作電壓VDD的一半。當溫度控制電壓V被提供到存儲單元和相應的電晶體體時，預充電操作所花費的時間更長。在時間點t6，位線BL1′、BL2′不等於工作電壓VDD的一半。這可引起相鄰存儲單元後續讀出中的錯誤。
在另外一個的優選實施例中，延遲單元DU2被布置在讀控制單元和預充電控制單元之間，用於延遲預充電控制信號的終點。延遲單元DU2連接到溫度控制電壓源VS。隨溫度的增加，溫度控制電壓增加了結束的延遲，因此使預充電操作更長。延遲單元DU2的實現等同或類似於如圖4所示的延遲單元DU。附加的邏輯門可提供以便只延遲預充電控制信號PC的結束而不延遲其開始。
針對優選實施例已經描述了本發明，但本發明不限於此。
尤其可以理解，半導體存儲器件可包括兩個延遲單元，一個用於延遲列線選擇信號並且第二個用於延遲預充電控制信號。
本發明不僅涉及DRAM存儲器件而在原理上涉及所有隨機存取存儲器件。
附圖標記S 源極D 漏極G 閘極1 電晶體體2 襯底ST 傳感器VS 與溫度有關的電壓源V 電壓T 溫度C，C1，C2 控制區p 第一導電類型n 第二導電類型CLK 時鐘信號WL 字線、字線信號CL 列線選擇線、列線時鐘信號BL1，BL2位線、位線電位BL1′，BL2′位線電位t 時間CM 存儲單元SA1，SA2感測放大器SW1，SW2開關單元DU，DU2 延遲單元RCU 讀控制單元RC 讀控制信號PCU 預充電控制單元T1，T2 電晶體
權利要求
1.一種半導體存儲器件，包括與溫度有關的電壓源，用於在其輸出上根據在所述半導體存儲器件中測量的上升溫度來輸出上升電壓；至少一個存儲單元，具有至少一個第一電晶體，所述第一電晶體包括第一電晶體體，所述第一電晶體體連接到所述與溫度有關的電壓源的所述輸出。
2.根據權利要求1的半導體存儲器件，其中所述第一電晶體體具有第一導電類型，所述第一電晶體體包括所述第一導電類型的阱，該阱連接到與溫度有關的電壓源的所述輸出。
3.根據權利要求2的半導體存儲器件，其中所述第一導電類型是n型，並且與溫度有關的電壓源輸出負電壓。
4.根據權利要求1的半導體存儲器件，還包括讀控制器，用於輸出讀控制信號；讀檢測單元，下遊連接到所述讀控制器並連接到所述存儲單元，所述讀檢測單元在收到所述讀控制信號時讀取所述存儲單元的內容；延遲單元，被放置在所述讀控制器和所述讀檢測單元之間，所述讀控制器延遲所述讀控制信號，其中所述延遲單元包括至少一個具有第二電晶體體的第二電晶體，所述第二電晶體體連接到所述與溫度有關的電壓源的所述輸出。
5.根據權利要求1的半導體存儲器件，還包括預充電控制單元，用於提供預充電控制信號；預充電單元，下遊連接所述預充電控制單元，所述預充電單元在收到所述預充電控制信號時均衡連接到存儲單元的位線的電位；延遲單元，被放置在所述預充電單元和所述預充電控單元之間，用於延遲所述預充電控制信號，其中所述延遲單元包括至少一個具有第二電晶體體的第二電晶體，所述第二電晶體體連接到所述與溫度有關的電壓源的所述輸出。
6.根據權利要求4的半導體存儲器件，其中所述延遲單元包括偶數個非門，至少一個所述非門包括所述第二電晶體。
7.根據權利要求6的半導體存儲器件，其中至少一個非門包括第三電晶體，所述第三電晶體具有第二導電類型的第三電晶體體，第二導電類型與所述第一導電類型相反。所述與溫度有關的電壓源在第二輸出上輸出與所述電壓符號相反的第二電壓，所述第二輸出連接到所述第三電晶體體。
8.根據權利要求5的半導體存儲器件，其中所述延遲單元包括偶數個非門，至少一個所述非門包括所述第二電晶體。
9.根據權利要求8的半導體存儲器件，其中至少一個非門包括第三電晶體，所述第三電晶體具有第二導電類型的第三電晶體體，第二導電類型與所述第一導電類型相反。所述與溫度有關的電壓源在第二輸出上輸出與所述電壓符號相反的第二電壓，所述第二輸出連接到所述第三電晶體體。
10.一種操作半導體存儲器件的方法，所述半導體存儲器件包括至少一個存儲單元，所述存儲單元包括具有電晶體體的電晶體，所述方法包括下列步驟確定所述半導體存儲器件的溫度；提供與溫度有關的電壓源，以便輸出電壓，其中所述電壓隨著所述確定的溫度的上升而上升；將所述電壓施加到所述電晶體體。
11.根據權利要求10的方法，還包括步驟由讀控制單元提供讀控制信號；通過延遲單元來延遲所述讀控制信號，以便提供延遲的讀控制信號；將所述延遲的讀控制信號傳遞給讀檢測單元；和在收到所述延遲的讀控制信號之後，由所述讀檢測單元來讀取所述一個存儲單元的內容。
12.根據權利要求10的方法，還包括步驟通過預充電控制單元來提供預充電控制信號；通過延遲單元延遲所述預充電控制信號，以便提供延遲的預充電控制信號；將所述延遲的預充電控制信號傳遞給預充電單元；和在收到所述延遲的預充電控制信號之後，預充電與一個存儲器單元連接的位線。
全文摘要
根據本發明，一種半導體存儲器件包括與溫度有關的電壓源，用於在其輸出上根據在所述半導體存儲器件中測量的上升溫度來輸出上升電壓。至少一個存儲單元具有至少一個第一電晶體，所述第一電晶體包括第一電晶體體。所述第一電晶體體連接到所述與溫度有關的電壓源的所述輸出。
文檔編號G11C7/04GK1917081SQ20061011503
公開日2007年2月21日 申請日期2006年8月17日 優先權日2005年8月17日
發明者R·巴滕施拉格爾, W·李, J－S·蒙, F·施納貝爾, C·西切爾特 申請人:奇夢達股份公司, 南亞科技公司