存儲裝置以及其製造方法

2023-05-04 11:58:16

專利名稱：存儲裝置以及其製造方法
技術領域：
本發明涉及具有有機化合物的存儲元件、具有該存儲元件的存儲裝置以及其製造方法。
背景技術：
目前，作為認識、鑑別事物和人的技術，正在對RFID(射頻識別系統)進行研究開發。這種RFID被利用於防止偽造有價證券和個人識別，其用途被認為非常廣泛。
現有的RFID採用由矽片形成的IC(集成電路)晶片，以形成諸如ROM和RAM之類的存儲電路以及CPU等控制電路(參照專利文獻1)。
(專利文獻1)日本專利特開No.2000-20665(圖2)像這樣，在RFID中的由矽片形成的晶片是非透明的。並且，雖然為了提高抗衝擊性而有減小晶片尺寸的傾向，然而沒有對薄型化進行研討，從而如果用於識別有價證券和個人而安裝該晶片，在很多情況下很顯眼。
對這種RFID在產品標記方面的用途也正在進行研討，而且要求可以實現一次性使用程度的低成本化。因此，現在在從一塊具有圓形狀的矽片母體得到多塊晶片的情況下製造晶片，然而對提高抽取的效率以實現低成本化已經接近極限。
於是本發明的目的是提供存儲元件和具有該元件的存儲電路，其中，所述存儲元件通過減少製造步驟以實現低成本化。此外，本發明的另一目的是提供具有該電路的存儲元件和具有該存儲元件的半導體裝置。

發明內容
鑑於上述目的，本發明提供具有有機化合物的存儲元件，該有機化合物夾在電極之間，其中將與控制該存儲元件的半導體元件連接的電極，也就是源極或漏極用作該存儲元件的底部電極。為此，不需要用於存儲元件的電極，而可以減少步驟。
此外，存儲元件所具有的絕緣物形成在開口中，其中所述開口用於形成與半導體元件電連接的電極。為此，為了分別製作有機化合物所需的絕緣膜，所謂的分隔層就不需要形成。
再者，本發明由於採用形成在絕緣表面上的極薄的半導體膜，從而可以實現低成本化。絕緣表面指的是除了矽片以外的諸如玻璃襯底或塑料等合成樹脂襯底上的表面。
以下說明本發明的具體方式。
本發明的存儲裝置包括半導體膜、絕緣膜、導電膜、絕緣物以及上部電極。所述半導體膜具有形成在絕緣表面上的雜質區；所述絕緣膜與半導體膜接觸，並且在雜質區上形成開口；所述導電膜在開口中形成，並且用作與雜質區電連接的源極或漏極以及底部電極；所述絕緣物在開口中的導電膜上形成；所述上部電極在絕緣物上形成。
根據本發明的另一方式的存儲裝置包括半導體膜、第一絕緣膜、第一導電膜、第二絕緣膜、第二導電膜、絕緣物以及上部電極。所述半導體膜具有形成在絕緣表面上的雜質區；所述第一絕緣膜與半導體膜接觸，並且在雜質區上形成第一開口；所述第一導電膜在第一開口中形成，並且用作與雜質區電連接的源極或漏極；所述第二絕緣膜覆蓋導電膜的端部而形成，並且在雜質區上形成第二開口；所述第二導電膜與第一導電膜連接，並且用作底部電極；所述絕緣物在第一和第二開口中的第二導電膜上形成；所述上部電極在絕緣物上形成。
在本發明中，絕緣物由依光學作用或熱作用改變其性質並且可以使底部電極和上部電極彼此短路的材料形成。該絕緣物的膜厚度為5nm至100nm，優選為10nm至60nm，以便依光學作用或熱作用來改變其性質。此外，在有機化合物材料用作絕緣物的情況下，其玻璃轉移溫度為80℃至300℃，優選為100℃至250℃。
本發明的存儲裝置的製造方法包括以下步驟在絕緣表面上的半導體膜中形成雜質區；形成絕緣膜以與半導體膜接觸；在絕緣膜中形成開口，以便使雜質區露出；在開口中形成導電膜，該導電膜用作與雜質區電連接的源極或漏極以及底部電極；在導電膜上形成絕緣物；以及在絕緣物上形成上部電極。
根據本發明的另一方式的存儲裝置的製造方法包括以下步驟在絕緣表面上的半導體膜中形成雜質區；形成絕緣膜以與半導體膜接觸；在絕緣膜中形成開口，以便使雜質區露出；在開口中形成導電膜，該導電膜用作與雜質區電連接的源極或漏極以及底部電極；在導電膜上形成絕緣物；在絕緣物上形成上部電極；以及對導電膜和絕緣膜進行表面改性。
根據本發明的另一方式的存儲裝置的製造方法包括以下步驟在絕緣表面上的半導體膜中形成雜質區；形成絕緣膜以與半導體膜接觸；在絕緣膜中形成開口，以便使雜質區露出；在開口中形成導電膜，該導電膜用作與雜質區電連接的源極或漏極以及底部電極；在導電膜上形成絕緣物；在絕緣物上形成上部電極；以及對導電膜通過濺射法進行表面改性。
如上所述，由於形成極薄的絕緣物，從而可通過進行表面改性，提高絕緣物的粘附性。
根據本發明的另一方式的存儲裝置的製造方法包括以下步驟在絕緣表面上的半導體膜中形成雜質區；形成絕緣膜以與半導體膜接觸；在絕緣膜中形成開口，以便使雜質區露出；在開口中形成導電膜，該導電膜用作與雜質區電連接的源極或漏極以及底部電極；在導電膜上形成絕緣物；在絕緣物上形成上部電極；以及在只對形成在開口周圍的導電膜上面進行表面改性之後，通過液滴噴射法形成絕緣物。
本發明提供一種存儲元件和具有該元件的存儲電路，所述存儲元件由於不需要用於存儲的電極而減少製造步驟，以實現低成本化。


圖1A至1D是示出存儲元件的製造步驟的圖；圖2A和2B是示出存儲元件的製造步驟的俯視圖；圖3是示出存儲元件的製造步驟的圖；圖4是示出存儲元件的製造步驟的俯視圖；圖5A和5B是示出存儲元件的製造步驟的圖；圖6A和6B是示出存儲元件的製造步驟的圖；圖7A至7C是示出存儲元件的製造步驟的圖；圖8是示出存儲元件的製造步驟的圖；圖9是示出存儲元件的製造步驟的圖；
圖10是示出存儲裝置的結構的圖；圖11是示出寫入電路的結構的圖；圖12是示出讀取電路的結構的圖；圖13A和13B是示出存儲元件的電路結構的圖；圖14是示出半導體裝置的結構的圖；圖15是示出存儲元件的I-V特性的圖；圖16A和16B是示出存儲元件的製造步驟的俯視圖。
本發明的選擇圖為圖具體實施方式
下面，將參照

本發明的實施方式。但是，本發明可能通過多種不同的方式來實施，所屬領域的普通人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種各樣的形式，而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在實施方式所記載的內容中。再者，在說明本實施方式的全部附圖中相同的符號用於相同的部分或具有相同功能的部分，省略其重複說明。
實施方式1在本實施方式中，說明存儲元件的製造步驟。
如圖1A所示，在具有絕緣表面的襯底100上形成基膜101。作為襯底100，可以採用諸如鋇硼矽酸鹽玻璃或鋁硼矽酸鹽玻璃等的玻璃襯底、石英襯底、或不鏽(SUS)襯底等。此外，由諸如以PET(聚對苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)以及PES(聚醚碸)為典型的塑料或丙烯酸等的柔性合成樹脂構成的襯底與其它襯底相比，儘管具有更低的熱阻，然而在製造步驟中當塑料或柔性合成樹脂所構成的襯底可以抵抗處理溫度時，可以採用塑料或柔性合成樹脂襯底。
為了防止含有在襯底100中的諸如Na等的鹼金屬或鹼土金屬擴散進入到半導體膜中從而對半導體元件的特性產生不利影響，而提供了基膜101。因此，基膜101由諸如氧化矽、氮化矽、氮氧化矽之類的能夠防止鹼金屬或鹼土金屬擴散進入半導體膜中的絕緣膜構成。
當採用諸如玻璃襯底、不鏽襯底或塑料襯底之類的含有或多或少的鹼金屬或鹼土金屬的襯底時，為了防止雜質的擴散，形成基膜是很有效的。另一方面，當採用石英襯底等時，由於雜質的擴散不會造成很大的問題，從而基膜無須形成。
接下來，在基膜101上形成非晶半導體膜。作為非晶半導體膜，除了矽以外，矽鍺也可以採用。在採用矽鍺時，鍺的濃度優選為大約0.01至4.5原子％。在實施方式中，採用66nm的以矽為主要成分的半導體膜(也稱為非晶體矽膜或非晶體矽)。
接下來，使非晶半導體膜結晶化，以形成晶體半導體膜。可以採用加熱爐、雷射輻射、或燈發出的光的輻射(稱為燈退火)或者組合它們進行結晶化。
例如，通過將金屬元素添加到非晶半導體膜中，並且利用加熱爐進行熱處理以形成晶體半導體膜。因為可以在低溫下進行結晶化，所以優選添加金屬元素。在此，添加指在非晶半導體膜的表面上形成金屬元素，以便至少促進非晶半導體膜的結晶化。例如，所述的添加包括在非晶半導體膜上通過旋塗法或浸漬法之類的塗敷法來塗敷Ni溶液(包括水溶液和乙酸溶液)，以形成含有Ni的膜(但是，因為非常薄，也有這樣的情況，就是作為膜不能觀察到的情況)。此時為了將溶液鋪展到非晶半導體膜的整體表面，優選改善非晶半導體膜的表面的潤溼性。例如，可通過在氧氣氛中進行UV光照射、熱氧化法、含羥基臭氧水或過氧化氫溶液的處理等形成1nm至5nm的氧化膜，來改善潤溼性。
然後，以500至550℃的溫度將非晶半導體膜加熱2至20小時，使非晶半導體膜結晶化，以形成晶體半導體膜。此時，優選逐漸改變加熱溫度。此外，通過低溫熱處理步驟，由於非晶半導體膜中的氫等被釋放出來，從而可以降低在結晶化步驟中的膜的粗糙度，即可以進行所謂的除氫處理。例如，可以利用豎爐在500℃的溫度下加熱1小時之後，在550℃的溫度下進行4小時的熱處理，以進行結晶化。
像這樣，當利用金屬元素進行了結晶化時，要進行吸氣步驟，以便將金屬元素降低或除去。例如，通過形成非晶半導體膜作為吸氣槽，然後加熱，可以俘獲金屬元素。
隨後，在氮氣氛中在550℃的溫度下進行4小時的熱處理，以將金屬元素降低或除去。然後，由氫氟酸等將當了吸氣槽的非晶半導體膜和氧化膜除去，以能夠得到晶體半導體膜，在該晶體半導體膜中金屬元素被降低或除去了。
進行結晶化的另一方法有向非晶半導體膜照射雷射(雷射束)的方法。作為這種雷射，可以採用Ar雷射、Kr雷射、受激準分子雷射、YAG雷射、Y2O3雷射、YVO4雷射、YLE雷射、YAIO3雷射、玻璃雷射、紅寶石雷射、翠綠寶石雷射、Ti藍寶石雷射、銅蒸氣雷射、或金蒸氣雷射中的一種或多種。可以採用雷射振蕩，其包括連續振蕩(也稱為CW雷射)和脈衝振蕩(也稱為脈衝雷射)。再者，雷射的基波或該基波的第二高次諧波到第四高次諧波的雷射可以被單獨地或組合地照射。
雷射光束輪廓的形狀優選為線狀，以便提高通過量。此外，優選照射對半導體膜的入射角為θ(0°＜θ＜90°)的雷射。這是因為可以防止雷射的幹擾。
如圖1A所示，將如上所述那樣形成的晶體半導體膜加工(也稱為圖案形成)為預定的形狀，以形成島狀半導體膜102。當進行圖案形成時，通過在晶體半導體膜上塗敷光致抗蝕劑來曝光預定的掩膜形狀，以形成掩膜。使用該掩膜，可通過幹蝕法形成晶體半導體膜的圖案。
隨後，形成柵絕緣膜104，以便覆蓋半導體膜102。柵絕緣膜104可以是單層或疊層。無機材料和有機材料兩者都可以用作成為柵絕緣膜104的絕緣材料，例如可以採用氧化矽、氮化矽或氧氮化矽。在形成柵絕緣膜104之前，優選由氫氟酸等洗滌島狀半導體膜的表面。這是因為半導體膜和柵絕緣膜的界面汙染會影響到薄膜電晶體的電特性。為此，可以在將半導體膜和柵絕緣膜不暴露大氣中而連續形成之後，將半導體膜和柵絕緣膜同時圖案形成為預定的形狀。
在半導體膜102上形成成為柵極105的導電膜，其間插有柵絕緣膜104。柵極105可以是單層或疊層。此外，柵極105的端部可以具有錐形。選自Ta、W、Ti、Mo、Al和Cu中的元素或以所述元素為主要成分的合金材料或者化合物材料可以用作成為柵極105的導電膜。
柵極105用作掩膜，以自對準方式形成雜質區103。在形成n型薄膜電晶體時，通過摻雜磷化氫(PH3)形成添加了磷(P)的雜質區。在形成p型薄膜電晶體時，通過摻雜乙硼烷(B2H6)形成添加了硼(B)的雜質區。
雜質區103可以根據雜質濃度分為高濃度雜質區或低濃度雜質區。例如，在柵極105的錐形部的下面，由於雜質元素的添加量少，從而形成低濃度雜質區，而在沒有柵極105的區域可以形成高濃度雜質區。柵極與雜質區的一部分重疊的結構稱作GOLD(柵極重疊漏極，Gate Overlapped Drain)結構。
此外，也可以採用在柵極105的側面形成絕緣物的結構，所謂的偏移結構。在偏移結構中，可以依絕緣物的寬度設定溝道形成區和雜質區103之間的距離。
形成第一絕緣膜106，以便覆蓋柵絕緣膜104和柵極105。第一絕緣膜可以由氧化矽、氮化矽或氧氮化矽中的任一材料構成。尤其是，因為第一絕緣膜優選為含有氫的絕緣膜，所以最好通過CVD法形成。
隨後，優選進行熱處理，以便使雜質區103活性化。例如，用加熱爐在氮氣氛中加熱到400℃至550℃來進行熱處理。因此，可以由來自第一絕緣膜106的氫降低半導體膜102的懸空鍵等。
如圖1B所示，形成第二絕緣膜108以覆蓋第一絕緣膜106。通過形成第二絕緣膜108可以改善平坦性。有機材料或無機材料可以用作第二絕緣膜108。作為有機材料，可以採用聚醯亞胺、丙烯酸、聚醯胺、聚醯亞胺醯胺、抗蝕劑、苯並環丁烯、矽氧烷或聚矽氮烷。矽氧烷由矽(Si)和氧(O)的鍵構成其骨架結構，且至少含有氫的有機基(諸如烷基、芳香碳化氫)用作取代基。作為取代基，也可以採用氟代基。或者，作為取代基，還可以採用至少含有氫的有機基和氟代基。通過將含有具有矽(Si)和氮(N)鍵的聚合物材料的液體材料用作開始材料，形成聚矽氮烷。作為無機材料，可以採用氧化矽、氮化矽或氧氮化矽等。此外，第二絕緣膜108可以採用單層結構或疊層結構。尤其是，當採用有機材料形成第二絕緣膜時，改善了平坦性，然而有機材料吸收溼氣和氧氣。為了防止有機材料吸收溼氣和氧氣，優選採用在有機材料上形成有無機材料的疊層結構。
隨後，在柵極絕緣膜104中、第一絕緣膜106中以及第二絕緣膜108中形成開口，即接觸孔110。可以通過幹蝕刻法或溼蝕刻法形成接觸孔110。只要是在形成接觸孔110時能夠使柵絕緣膜104、第一絕緣膜106以及第二絕緣膜108與半導體膜102獲得選擇比的腐蝕劑，就可以用於這種蝕刻法。此時，在接觸孔110周圍的第二絕緣膜108的端部優選具有圓度。由此，可以防止其次形成的導電膜破裂。
本發明因為是利用在接觸孔110內部形成存儲元件，所以將設定接觸孔的直徑、深度以及圓錐的角度等。例如，要形成存儲元件一側的接觸孔110的直徑比不形成存儲元件一側的接觸孔的直徑設定得更大。例如，將其直徑設定為1μm至3μm。
隨後，在接觸孔110中形成成為電極109的導電膜。電極109可以採用單層結構或疊層結構。作為導電膜，可以採用鋁(Al)、鈦(Ti)、鉬(Mo)、鎢(W)或矽(Si)的元素或這種元素的合金。此外，氧化銦錫(ITO)、含氧化矽的氧化銦錫以及含有2至20％的氧化鋅的氧化銦等透光材料可以用作導電膜。這種導電膜通過濺射法、液滴噴射法等來形成，然後通過圖案化形成為預定的形狀而成為電極109。與雜質區103連接的電極109用作源極或漏極，並且用作存儲元件的底部電極。本發明由於無須重新形成用作底部電極的導電膜，從而可以減少製作步驟以實現低成本化。
圖2A示出到這兒的步驟的俯視圖。從圖2A中清楚地看到，半導體膜102可以被圖案形成為長方形，以便確保在要形成存儲元件一側的接觸孔110的直徑設置為大。如圖2A所示，通過圖案形成導電膜，也同時形成與電極連接的布線。例如，形成柵極105的同時形成字線。來自控制電路的選擇信號輸入到該字線。形成源極和漏極的同時形成信號線。
根據上述步驟完成直到形成源極和漏極的步驟，以可以完成薄膜電晶體107。
如圖1C所示，在接觸孔110中形成構成存儲元件的絕緣物112。絕緣物112的厚度為5nm至100nm，優選為10nm至60nm。
絕緣物112可以由無機材料或有機材料形成。此外，可以採用這些材料通過汽相澱積法、旋塗法或液滴噴射法等形成絕緣物112。依光學作用或熱作用等改變其性質的材料可以用作絕緣物112。例如，可以採用這種材料依焦耳熱所引起的溶解和絕緣擊穿等改變其性質，以可以使用作底部電極的電極109和隨後形成的上部電極短路。
氧化矽、氮化矽或氧氮化矽等用作無機材料。即使是這種無機材料，由於通過控制其厚度來引起絕緣擊穿，從而可以使底部電極和上部電極短路。
作為有機材料，可以採用芳香族胺類(即，具有苯環-氮鍵)的化合物，諸如4，4』-二[N-(1-萘基)-N-苯基-氨基]-聯苯(簡稱α-NPD)、4，4』-二[N-(3-甲基苯基)-N-苯基-氨基]-聯苯(簡稱TPD)、4，4』，4」-三(N，N-二苯基-氨基)-三苯胺(簡稱TDATA)、4，4』，4」-三[N-(3-甲基苯基)-N-苯基-氨基]-三苯胺(簡稱MTDATA)以及4，4』-二(N-(4-(N，N-二-m-甲苯氨基)苯基)-N-苯基氨基)聯苯(簡稱DNTPD)等、聚乙烯咔唑(簡稱PVK)、酞花青染料(簡稱H2Pc)以及銅酞花青染料(簡稱CuPc)和酞青氧釩(簡稱VOPc)等酞花青染料化合物。這些材料是具有高空穴傳輸性的物質。
此外，作為有機化合物的材料，也可以採用由具有喹啉骨架或苯並喹啉骨架的金屬絡合物等構成的材料，諸如三(8-羥基喹啉)鋁(簡稱Alq3)、三(4-甲基-8-羥基喹啉)鋁(簡稱Almq3)、二(10-羥基苯並[h]-喹啉)鈹(簡稱BeBq2)、二(2-甲基-8-羥基喹啉)-4-苯基苯酚-鋁(簡稱BAlq)等以及具有惡唑系統或噻唑系統的配位體的金屬絡合物等的材料，諸如二[2-(2-羥苯基)-苯並惡唑醇合]鋅(簡稱Zn(BOX)2)和二[2-(2-羥苯基)-苯並噻唑醇合]鋅(簡稱Zn(BTZ)2)等。這些材料是具有高電子傳輸性的材料。
因為上述有機物依熱作用等改變其性質，所以將玻璃轉變溫度(Tg)設定為80℃至300℃，優選為100℃至250℃。
另外，除了金屬絡合物以外，還可以採用化合物等，諸如2-(4-聯苯基)-5-(4-三元胺-叔丁基苯基)-1，3，4-噁二唑(簡稱PBD)、1，3-二[5-(p-三元胺-對叔丁基苯基)-1，3，4-噁二唑-2-基]苯(簡稱OXD-7)、3-(4-三元胺-叔丁基苯基)-4-苯基-5-(4-聯苯基)-1，2，4-三唑(簡稱TAZ)、3-(4-三元胺-叔丁基苯基)-4-(4-乙基苯基)-5-(4-聯苯基)-1，2，4-三唑(簡稱p-EtTAZ)、菲繞啉(bathophenanthroline)(簡稱BPhen)、浴銅靈(bathocuproin)(簡稱BCP)等。
作為單層結構或與上述材料的疊層結構中的一種，可以採用發光材料，諸如4-二氰基亞甲基-2-甲基-6-(1，1，7，7-四甲基久洛尼定-9-enyl)4H-吡喃(簡稱DCJT)、4-二氰基亞甲基-2-t-丁基-6-(1，1，7，7-四甲基久洛尼定-9-enyl)4H-吡喃、吡啶醇、2，5-二氰基-1，4-二(10-甲氧基-1，1，7，7-四甲基久洛尼定-9-enyl)苯、N，N』-二甲基喹吖啶酮(簡稱DMQd)、香豆素6、香豆素545T、三(8-喹啉醇合)鋁(簡稱Alq3)、9，9』-鉍蒽基、9，10-二苯基蒽(簡稱DPA)或9，10-二(2-萘基)蒽(簡稱DNA)、2，5，8，11-三-t-丁基二萘嵌苯(簡稱TBP)等。
作為當分散上述發光材料而構成層時的母體材料，可以採用蒽衍生物、咔唑衍生物、以及金屬絡合物等；蒽衍生物有9，10-二(2-萘基)-2-三元胺-丁基蒽(簡稱t-BuDNA)等；咔唑衍生物有4，4』-二(N-咔唑基)聯苯(簡稱CBP)等；金屬絡合物有二[2-(2-羥基苯基)吡啶醇]鋅(簡稱Znpp2)、二[2-(2-羥基苯基)苯並惡唑]鋅(簡稱ZnBOX)等。此外，還可以採用三(8-喹啉醇合)鋁(簡稱Alq3)、9，10-二(2-萘基)蒽(簡稱DNA)以及二(2-甲基-8-喹啉醇合)-4-苯基苯酚鹽-鋁(簡稱BAlq)等。
另外，也可以採用使金屬氧化物與上述有機材料或發光材料同時存在的材料。金屬氧化物與上述有機材料或發光材料同時存在的材料包括將其材料混合的狀態或層疊的狀態。具體地說，其狀態指通過使用複數蒸發源的共同沉積法形成的狀態。
在使金屬氧化物與具有高空穴傳輸性的物質同時存在時，氧化釩、氧化鉬、氧化鈮、氧化錸、氧化鎢、氧化釕、氧化鈦、氧化鉻、氧化鋯、氧化鉿或氧化鉭可以用作該金屬氧化物。
在使金屬氧化物與具有高電子傳輸性的物質同時存在時，氧化鋰、氧化鈣、氧化鈉、氧化鉀或氧化鎂可以用作該金屬氧化物。
由於依光學作用或熱作用改變其性質的材料可以用作絕緣物112，從而也可以採用共軛高分子，例如，在該共軛高分子中摻雜有通過吸收光來產生酸的化合物(光酸發生劑)。作為共軛高分子，可以採用聚乙炔類、聚對苯乙烯類、聚噻吩類、聚苯胺類以及聚對苯撐乙炔類等。此外，作為光酸發生劑，可以採用芳基鋶鹽、芳基碘鹽、o-硝基苄基甲苯磺酸鹽、芳基碸酸p-硝基苄基酯、磺醯乙醯苯類以及Fe-丙二烯複合體PF6鹽等。
圖2B示出形成有該絕緣物112的狀態的俯視圖。如圖2B所示，絕緣物112可以在全部面積上形成，然而，也可以選擇性地形成在接觸孔110區域中，以便覆蓋底部電極。這是因為本發明的技術要點在於將存儲元件形成在接觸孔110區域中，只要底部電極和上部電極沒有短路，就可以用作存儲元件。
在本實施方式中，雖然著眼於接觸孔110來說明，然而也可以使用另一接觸孔形成存儲元件。
隨後形成成為上部電極113的導電膜以覆蓋絕緣物112。可以用與電極109同樣方法來形成該導電膜，然而不必用同一材料和同一步驟形成。上部電極113與控制電路電連接，可以由該控制電路基於絕緣物112的狀態的改變進行存儲元件的寫入操作或讀取操作。具體地說，存儲元件可以具有兩種狀態，就是底部電極和上部電極沒有短路的狀態(稱為初始狀態)或其兩個電極短路的狀態(稱為短路狀態)。存儲元件根據其狀態可以具有「0」或「1」的信息。在短路狀態下，上部電極和底部電極除了在接觸孔的底部短路以外，還可以在接觸孔的側面或上面短路。在接觸孔的側面或側面和上面的邊界區，上部電極和底部電極可以容易地短路，因為在這些區域當形成絕緣物時其厚度一般形成得比較薄。
圖15示出存儲元件的電壓-電流特性。在初始狀態A下，只有將一定的電壓(VB)以上的電壓施加到存儲元件才流過電流，而在短路狀態B下，只要將微小的電壓(VAVB＜VA)施加到存儲元件就流過電流。根據該電壓值的差異，可以提供「0」或「1」的信息。電壓VA是在薄膜電晶體107的電壓-電流特性C與初始狀態A的交點的電壓值。電壓VB是在薄膜電晶體107的電壓-電流特性C與短路狀態B的交點的電壓值。可以通過由控制電路讀取其電壓值，提供「0」或「1」的信息。在下面的實施方式中詳細說明這些操作。
隨後，優選如圖1D所示那樣形成鈍化膜115。鈍化膜115可以採用單層結構或疊層結構形成，並且優選採用無機材料。尤其是，優選採用氮化矽或氧氮化矽形成鈍化膜115。這是因為，含有氮的絕緣膜具有防止鹼金屬侵入的效果。
當薄膜電晶體107基於從字線輸入的選擇信號接通時，電流流過源極和漏極之間，通過該電流流過源極和漏極之間改變絕緣物112的性質，以便使底部電極和上部電極短路。例如，依通過該電流流過源極或漏極之間而發生的焦耳熱，絕緣物112的性質即絕緣物112的狀態改變。此外，通過該電流流過源極或漏極之間，絕緣物112中產生絕緣擊穿以改變其狀態。可以利用如上所述的狀態的改變，使底部電極和上部電極短路。
根據上述步驟，可以形成由薄膜電晶體107控制的存儲元件。本發明由於將存儲元件形成在接觸孔中，並且將源極或漏極用作存儲元件的底部電極，從而可以減少製作步驟以實現低成本化。
上面說明了接觸孔為圓形的情況，然而，接觸孔不限於圓形，也可以為如圖16A所示的橢圓形或如圖16B所示的長方形。
實施方式2在本實施方式中，說明在接觸孔中形成複數存儲元件的方式。
用與實施方式1同樣的方法在第二絕緣膜108中形成接觸孔110a和110b，如圖3所示。接觸孔110a和110b可以通過幹蝕刻法或溼蝕刻法形成。
圖4示出在這種情況下的俯視圖。如圖3和圖4所示，本實施方式示出接觸孔110a和110b的直徑、深度以及錐形的角度等為相同的方式，然而，它們不一定限於此。換句話說，本發明的技術要點為，在接觸孔中形成存儲元件，並且將源極或漏極用作存儲元件的底部電極。因此，接觸孔的形狀和其數量不是限定的。這是因為通過在接觸孔中形成存儲元件，並且將源極或漏極用作存儲元件的底部電極，可以減少製作步驟以實現低成本化。
隨後，用與實施方式1同樣的方法來形成絕緣物112、上部電極113以及鈍化膜115。
本發明由於在接觸孔中形成存儲元件，並且將源極或漏極用作存儲元件的底部電極，因而，可以減少製作步驟以實現低成本化。
實施方式3在本實施方式中，說明在形成絕緣物112之前對被形成表面進行表面改性的方式。
如圖5A所示，用與實施方式1同樣的方法進行直到形成電極109的步驟。然後對電極109和第二絕緣膜108的整體表面進行表面改性。像這樣，為了對整體表面進行表面改性，在氧氣氛中進行等離子體處理(氧等離子體處理)即可。因此，如125所示的表面，可以對其狀態進行改性(這稱為表面改性)。
絕緣物112的膜厚度優選為薄，以便使底部電極和上部電極容易短路。例如，在無機材料被用作絕緣物112的情況下，為了產生絕緣擊穿，將絕緣物112的膜厚度定為5nm至100nm，優選定為10nm至60nm。因此，當在接觸孔110中等形成絕緣物112時，尤其有在接觸孔110的端面引起破裂的憂慮。如本實施方式所述，優選通過對要形成絕緣物112的表面進行氧等離子體處理，來提高絕緣物112的粘附性以防止破裂。亦即，因為可以容易地形成絕緣物112，所以優選對要形成絕緣物112的表面進行表面改性。
作為進行上述表面改性的方法，除了進行氧等離子體處理以外，還可以形成與絕緣物112及電極109的粘附性高的膜。這是因為只要是提高絕緣物112的粘附性的方法，就具有防止該絕緣物112破裂的效果。
此外，為了防止該破裂，優選通過汽相澱積法形成絕緣物112。這是因為通過汽相澱積法形成的絕緣物112對接觸孔110的側面的膜形成精密度高於通過旋塗法形成的。
隨後，如圖5B所示，用與實施方式1同樣的方法來形成上部電極113和鈍化膜115。
本發明在接觸孔中形成存儲元件，將源極或漏極用作存儲元件的底部電極，因此，可以減少製作步驟以實現低成本化。
實施方式4本實施方式說明與上述實施方式不同的在形成絕緣物112之前選擇性地進行表面改性的方式。
如圖6A所示，至少只在電極109上進行表面改性。例如，形成成為電極109的導電膜，然後通過濺射法在該導電膜的表面留下痕來進行表面改性。例如，將形成有導電膜的元件襯底設置在膜形成室，在導電膜表面留下劃痕的條件下進行處理。例如，在壓力0.6Pa(0.6/133Torr)至1.0Pa(1/133Torr)、功率200W至400W、處理時間3分鐘至15分鐘的條件下進行處理。隨後，通過圖案化使導電膜形成為預定的形狀，可以形成只有表面126被執行表面改性的電極109。像這樣，可以由其表面被改性了的電極109確保絕緣物112的粘附性。
在本實施方式中，可以只對要形成絕緣物112的表面選擇性地進行表面改性，這是因為只要在接觸孔110中形成絕緣物112時不引起破裂就行的緣故。此外，為了防止該破裂，優選通過汽相澱積法形成絕緣物112。通過汽相澱積法形成的絕緣物112對接觸孔110的側面的膜形成精密度高於通過旋塗法形成的。
此外，除了通過濺射法在要形成絕緣物112的表面留下痕以外，還可以採取以下方法在使表面變粗糙的條件下形成導電膜；在要形成導電膜的表面上形成凹凸，沿著該凹凸形成導電膜；通過幹蝕刻法、消光加工法、噴砂法等來物理上地留下痕。然而，在通過濺射法形成導電膜時，如果在一個膜形成室內進行為了留下痕的濺射處理，就可以實現製作步驟的簡便化。
隨後，如圖6B所示，用與實施方式1同樣的方法來形成上部電極113和鈍化膜115。
本發明由於在接觸孔中形成存儲元件，並且將源極或漏極用作存儲元件的底部電極，從而可以減少製作步驟以實現低成本化。
實施方式5在本實施方式中，說明通過液滴噴射法形成絕緣物112的方式。
如圖7A所示，用與實施方式1同樣的方法將電極109形成在接觸孔110中。含有絕緣物112的材料的液滴(點)151從預定的噴嘴150滴下到接觸孔110中。這種液滴噴射法也稱為噴墨法。作為液滴151可以只採用絕緣物112的材料，也可以採用該材料分散在溶劑中的液滴。
如實施方式3或4所示，在形成絕緣物112之前，也可以對要形成絕緣物112的表面進行表面改性。
隨後，如圖7B所示，在接觸孔110中形成絕緣物112。此時，形成絕緣物112，以便不使電極109和隨後形成的上部電極在接觸孔110中引起短路。為此，絕緣物112無須填滿接觸孔110。此外，通過利用表面張力，可以將薄的絕緣物112形成在電極109的端部。因此，在電極109的端部，可以容易地引起與上部電極的短路。
另外，可以使電極109的端部周圍對液滴151的潤溼性下降。因此，可以在電極109上選擇性地滴下液滴151。作為這種降低潤溼性的方法，優選將矽烷偶聯劑選擇性地塗敷。作為矽烷偶聯劑，可以採用具有氟代烷基的含氟矽烷偶聯劑(氟代烷基矽烷(FAS))。作為典型的FAS，有氟代烷基矽烷，諸如十七氟代四氫癸基三乙氧基矽烷、十七氟代四氫癸基三氯矽烷、十三氟代四氫辛基三氯矽烷或三氟代丙基三甲氧基矽烷等。
有一種情況是，優選燃燒通過液滴噴射法形成的絕緣物112。特別在液滴151含有溶劑的情況下，優選通過加熱處理除去溶劑，燃燒絕緣物112。
接下來，如圖7C所示那樣形成上部電極113。使用噴嘴152將含有上部電極113的材料的液滴(點)153滴下，以形成上部電極113。作為通過液滴噴射法形成的上部電極113，優選採用以下材料金(Au)、銀(Ag)、銅(Cu)、鉑(Pt)、鈀(Pd)、鎢(W)、鎳(Ni)、鉭(Ta)、鉍(Bi)、鉛(Pb)、銦(In)、錫(Sn)、鋅(Zn)、鈦(Ti)、或鋁(Al)；由上述材料構成的合金；上述材料的分散納米微粒；或滷化銀細粒。
在本實施方式中，通過液滴噴射法形成上部電極113，然而，本發明不限於此，也可以採用濺射法或汽相澱積法。此外，也可以採用液滴噴射法形成電極109。
有一種情況是，優選燃燒通過液滴噴射法形成的上部電極113。特別在液滴153含有溶劑的情況下，優選通過加熱處理除去溶劑，燃燒上部電極113。
如上所述，與光刻步驟比較起來，液滴噴射法可以提高材料的利用效率、減少成本、縮短製造時間、以及減少廢液處理量。因此，可以降低存儲元件的製造成本。
隨後，形成鈍化膜115。
在本發明中，由於將存儲元件形成在接觸孔中，並且將源極或漏極用作存儲元件的底部電極，因而可以減少製作步驟以實現低成本化。
實施方式6在本實施方式中，說明與上述實施方式不同的接觸孔的結構方式。
如圖8所示，用與實施方式1同樣的方法來形成接觸孔，然後形成電極109。如上所述，形成電極109的同時也形成字線，然而也可以形成其它布線209。為了提高存儲元件的附加價值，需要許多布線209。在這種情況下，通過形成第三絕緣膜130，可以增加布線、接觸孔布置、存儲元件布置等布置面積的自由度。當然，即使在沒有形成布線209的情況下，也可以形成第三絕緣膜130。
第三絕緣膜130可以採用與在實施方式1中所示的第二絕緣膜108相同的材料或相同的方法來形成。
在第三絕緣膜130中形成接觸孔210，並使其對應於形成在第二絕緣膜108中的接觸孔的位置。隨後，用與實施方式1同樣的方法在接觸孔210中形成絕緣物112、上部電極113以及鈍化膜115，以完成存儲元件。此時，在接觸孔210周圍的第三絕緣膜130優選在其端部具有園度。這是因為可以估計到接觸孔210比接觸孔110更有深度，所以可以預期有防止絕緣物112和上部電極113破裂的效果。
本實施方式可以與上述實施方式自由地組合。例如，可以在形成絕緣物112之前進行表面改性，此外，還可以通過液滴噴射法形成絕緣物112和上部電極113等。
本發明由於在接觸孔中形成存儲元件，並且將源極或漏極用作存儲元件的底部電極，因而可以減少製作步驟以實現低成本化。
實施方式7在本實施方式中，說明非晶半導體膜用於薄膜電晶體的方式。
如圖9所示，使用非晶半導體膜的薄膜電晶體可以適用將柵極提供在下面的底柵型。在襯底100上形成成為柵極205的導電膜，並且圖案形成為預定的形狀。隨後，形成成為柵極絕緣膜204的絕緣膜以覆蓋柵極205。接著，非晶半導體膜206和n型半導體膜208依此順序形成，並且圖案形成為預定的形狀。接下來，形成成為源極或漏極211的導電膜，並且圖案形成為預定的形狀。使用源極或漏極211來蝕刻n型半導體膜208。此時，同時將非晶半導體膜206的一部分也蝕刻。這種非晶半導體膜的一部分被蝕刻的薄膜電晶體的結構可以稱作溝道蝕刻型。根據上述步驟，可以形成具有非晶半導體膜的薄膜電晶體207。
隨後，優選形成用作保護膜的第一絕緣膜212。在溝道蝕刻型結構中由於非晶半導體膜206的一部分露出，所以優選形成第一絕緣膜212，以防止雜質元素和溼氣等侵入。優選採用含有氮的絕緣膜，典型的為氮化矽來形成具有這種功能的第一絕緣膜212。
接下來，用與實施方式1同樣的方式來形成第二絕緣膜108，然後形成接觸孔110。然後，在接觸孔110內形成電極109。在本實施方式中，電極109用作底部電極。
隨後，用與實施方式1同樣的方式來形成絕緣物112、上部電極113以及鈍化膜115。
本實施方式可以與上述實施方式自由地組合。例如，可以在形成絕緣物112之前進行表面改性，還可以通過液滴噴射法形成絕緣物112和上部電極113等。
本發明在接觸孔中形成存儲元件，並且將電極109用作存儲元件的底部電極，因而，甚至不需要結晶化步驟，所以可以減少製作步驟以實現低成本化。
實施方式8在本實施方式中，說明具有存儲元件的裝置(存儲裝置)的結構，其中所述存儲元件根據上述實施方式製造。
如圖10所示，存儲裝置508包括存儲單元陣列506和控制電路。控制電路包括列解碼器501、行解碼器502、讀取電路504、寫入電路505以及選擇器503。
存儲單元陣列506包括位線Bm(m＝1至x)、字線Wn(n＝1至y)以及存儲元件507，該存儲元件507位於位線和字線的交點。根據上述實施方式來製造該存儲元件。由選擇器503控制位線，而由行解碼器502控制字線。
列解碼器501收到指定存儲單元陣列的列的地址信號，並給指定的列的選擇器503供應信號選擇器503收到列解碼器501的信號來選擇指定的列的位線。行解碼器502收到指定存儲單元陣列的行的地址信號來選擇指定的行的字線。通過上述操作，選出對應於地址信號的一個存儲元件507。讀取電路504讀取選出的存儲元件所具有的數據，優選使它增幅而輸出。寫入電路505通過產生為了寫入所需要的電壓並且將電壓施加到選出的存儲元件，使存儲元件短路以寫入數據。
圖11示出寫入電路505的結構。寫入電路505包括電壓產生電路701、時序控制電路702、開關SW0和SW1以及輸出端子Pw。電壓產生電路701由升壓電路等構成，產生為了寫入所需要的電壓V1，並將它從輸出Pa輸出。時序控制電路702從寫入控制信號(稱為WE)、數據信號(稱為DATA)以及時鐘信號(稱為CLK)等產生分別控制開關SW0和SW1的信號S0和S1，將信號S0和S1從輸出P0和P1分別輸出。根據開關進入以下兩種狀態中的哪一種連接狀態，可以轉換來自寫入電路的輸出Pw輸出電壓Vw；兩種狀態有開關SW0與接地連接的狀態和開關SW1與電壓產生電路701的輸出Pa連接的狀態。
接下來，說明在以下條件下的寫入操作將沒有改變存儲元件的導電性的初始狀態設定為「0」；將改變存儲元件的導電性的短路狀態設定為「1」。首先，在WE達到Hi(允許寫入的較高電壓)時，列解碼器501收到指定列的地址信號之後，將信號供給指定的列的選擇器503，選擇器503將指定的列的位線連接到寫入電路的輸出Pw。沒有指定的位線處於非連接(稱為浮動)狀態，在這種狀態下，寫入電路的輸出電壓Vw為V1。同樣，行解碼器502收到指定行的地址信號之後，將電壓V2施加到指定的行的字線，並且將電壓0V施加到沒有指定的字線。通過上述操作，選出對應於地址信號的一個存儲元件507。此時，對上部電極施加了0V。
同時，電壓產生電路701可以通過收到Hi的WE DATA，產生電壓V1，將它從輸出Pa輸出。時序控制電路702可以從WE、DATA、CLK以及電源電壓(VDD)等產生控制開關SW0和SW1的信號S0和S1，並將S0和S1從輸出P0和P1輸出。由該信號換轉開關SW0和SW1，寫入電路505可以將電壓V1作為輸出電壓Vw從輸出Pw輸出。
在選出的存儲元件中，通過上述操作將電壓V2施加到字線、將電壓V1施加到位線以及將0V施加到上部電極。於是，薄膜電晶體107和207的雜質區導通，對存儲元件的底部電極施加位線的電壓V1。因此，存儲元件的導電性改變，進入短路狀態以寫入「1」。
此外，WE在Lo(不允許寫入的較低電壓)時，整個字線成為0V，並且整個位線和上部電極進入浮動狀態。此時，時序控制電路分別產生作為信號S0和S1的Lo，並將S0和S1從輸出P0和P1輸出，以使輸出Pw進入浮動狀態。通過上述操作，阻止寫入。
接下來，說明寫入「0」的操作。「0」的寫入是一種不改變存儲元件的導電性的寫入。這可以在不將電壓施加到存儲元件，亦即維持初始狀態而實現。首先，與「1」的寫入同樣，在WE達到Hi的情況下，列解碼器501收到指定列的地址信號之後，給指定的列的選擇器供應信號，以使選擇器503將指定的列的位線連接到寫入電路的輸出Pw。此時沒有指定的位線進入浮動狀態。同樣，行解碼器502收到指定行的地址信號之後將電壓V2施加到指定的行的字線，並且將0V施加到沒有指定的字線。通過上述操作，選出對應於地址信號的一個存儲元件507。此時，對上部電極施加了0V。
同時收到Lo的WE DATA，時序控制電路702分別產生控制信號S0＝Hi和S1＝Lo，將該控制信號從輸出P0和P1分別輸出。通過收到該控制信號，SW0和SW1分別轉換為接通和關斷，以從輸出Pw將0V作為輸出電壓Vw輸出。
在選出的存儲單元中，通過上述操作，將V2施加到字線，並且將0V施加到位線和共同電極。於是，由於電壓不施加到存儲元件而不改變導電性，所以維持初始狀態的「0」。
當WE在Lo時，整個字線達到0V，並且整個位線和上部電極進入浮動狀態。同時，時序控制電路產生作為信號S0和S1的Lo，並將S0和S1分別從輸出P0和P1輸出，以使輸出Pw進入浮動狀態。
像這樣，可以寫入「1」或「0」。
接下來，說明讀取操作。圖12示出存儲裝置中的一部分，該部分是為了說明讀取所需要的部分。其他部分的結構與圖10相同。在存儲裝置中的讀取電路504包括電壓產生電路307、讀出放大器308、電阻元件309、數據輸出電路310、以及輸入輸出端子Pr，其中從所述電阻元件309和輸入輸出端子Pr之間輸入給讀出放大器308的地點為α。
電壓產生電路307產生讀取操作所需要的電壓Vread及Vref，將它們分別從P1和P0輸出。當讀取數據時使用低電壓，從而可以使用電源電壓(VDD)作為電壓Vread。電壓Vref比電壓Vread低，通過電源電壓和接地電壓的電阻分割而產生。因此，讀取電路504所包括的電壓產生電路307的結構與寫入電路505所包括的電壓產生電路的不同。讀出放大器308通過將點α的電壓和電壓Vref的大小相比來輸出其結果。數據輸出電路310被讀取控制信號(稱為RE)控制，從讀出放大器308的輸出獲得存儲元件所具有的數據，並增幅該數據而輸出。
接下來，說明讀取m列n行的存儲元件517所具有的數據的操作。首先列解碼器501收到指定列的地址信號之後，給m列的選擇器503供應信號，選擇器503將m列的位線Bm連接到讀取電路504的輸入輸出端子Pr。此時，沒有指定的位線進入浮動狀態。同樣，行解碼器502收到指定行的地址信號之後，將電壓Vread施加到n行的字線Wn，並將0V施加到沒有指定的字線。同時從電壓產生電路307的輸出P1和P2分別輸出電壓Vread和Vref，將0V施加到上部電極113。通過上述操作，進入將電壓Vread施加到電阻元件309和存儲元件517的串聯電阻的狀態，點α的電壓為由電阻元件309和存儲元件517這兩個元件具有的電阻分割的電壓值。
在此，為了說明點α可能取得的電壓而再次參照圖15。點α可能取得的電壓相當於作為橫軸的電壓值。在圖15中，特性A表示寫入「1」的存儲元件的I-V特性，特性B表示寫入「0」的存儲元件的I-V特性，以及特性C表示薄膜電晶體的I-V特性。寫入「1」的存儲元件的特性A，因為上部電極與底部電極短路、存儲元件的電阻較小，所以即使點α的電壓小，電流值也迅速地增大。另一方面，寫入「0」的存儲元件的特性B由於存儲元件呈現出二極體特性，從而當點α的電壓上升到某個電壓以上時電流值才開始增大。薄膜電晶體的特性C由於點α的電壓上升時電流值減少，點α的電壓在Vread時電流值為0。
從圖15中可以看到點α可能取得的電壓為如下向存儲元件中寫入「1」時，電壓VA為點α的電壓，該電壓VA是執行了寫入「1」的存儲元件的I-V特性A和薄膜電晶體的I-V特性C的交點A的電壓；在向存儲元件中寫入「0」時，電壓VB為點α的電壓，該電壓VB是執行了寫入「0」的存儲元件的I-V特性B和薄膜電晶體的I-V特性C的交點B的電壓。
此外，讀出放大器308具有將點α的電壓與Vref的大小相比的功能。在此，電壓Vref是大於電壓VA並且小於電壓VB的電壓，優選為(VA+VB)/2。通過這樣設定電壓可以了解如下寫入操作在由讀出放大器308判斷出點α的電壓小於Vref的情況下，點α的電壓被判斷為電壓VA以在存儲元件中寫入「1」；相反，在由讀出放大器308判斷出點α的電壓大於Vref的情況下，點α的電壓被判斷為電壓VB以在存儲元件中寫入「0」。
在點α的電壓小於Vref的情況下，讀出放大器308將表示「1」的信號輸出，而在點α的電壓大於Vref的情況下，讀出放大器308將表示「0」的信號輸出。數據輸出電路310具有一種功能，就是基於從外部輸入的控制信號RE，從讀出放大器308的輸出信號讀取數據，並且增幅該數據而輸出。通過上述操作，可以進行讀取操作。
在本實施方式中，將存儲元件的電阻值置換為電壓的大小來讀取，然而，本發明不限於此。例如，可以採用將存儲元件的電阻值置換為電流的大小來讀取的方法或預先充電位線的方法。
具有存儲單元陣列506、列解碼器501、行解碼器502、讀取電路504、寫入電路505、以及選擇器503的控制電路可以使用形成在同一襯底上的電晶體形成。例如，可以使用形成在玻璃襯底上的薄膜電晶體形成存儲單元陣列和控制電路。此外，可以使用由矽片構成的集成電路(以下稱為IC晶片)形成控制電路，在這種情況下優選將IC晶片安裝在形成有存儲單元陣列的襯底上。尤其是，當使用包括非晶半導體膜的薄膜電晶體形成存儲單元陣列時，優選由IC晶片形成控制電路。
實施方式9在本實施方式中，說明具有存儲元件的電路的結構。
如圖13A所示，具有存儲元件的電路中的一個單元具有電晶體401和存儲元件402。在電晶體401中柵極與字線Wn連接，源極或漏極的一方與位線Bm連接，源極或漏極的另一方與存儲元件402連接。電晶體401可以採用如上述實施方式中所示的薄膜電晶體107和207，其中成為源極或漏極的另一方的導電膜用作存儲元件402的底部電極。存儲元件402如上所述那樣具有在底部電極上將絕緣物和上部電極依此順序層疊的結構。存儲元件402的上部電極403可被通用作每個單元的存儲元件的上部電極，在存儲裝置寫入、讀取時將固定的電壓施加到上部電極403。
有可能被電晶體401選擇出的存儲元件402可以具有初始狀態或短路狀態的兩種狀態，可根據其狀態表示「0」或「1」。
像這樣，存儲元件402可以具有絕緣物，該絕緣物在施加電壓的前後呈現出不同的二極體特性。因此，如圖13B所示，可以使用存儲元件412連接於二極體元件411的單元而構成存儲電路。二極體元件411由於可以採用電晶體中的源極或漏極之一與柵極連接的結構，從而，成為源極或漏極的另一方的導電膜可以用作存儲元件402的底部電極。
本發明由於在接觸孔中形成存儲元件，源極或漏極用作存儲元件的底部電極，因而，可以減少製作步驟以實現低成本化。
實施方式10在本實施方式中描述以無線收發信息的半導體裝置，即所謂的RFID的方式，該半導體裝置包括存儲裝置、控制電路以及天線。
圖14示出根據本發明的半導體裝置的結構。半導體裝置601包括包括天線和諧振電容的諧振電路602、電源電路603、時鐘產生電路604、解調電路605、控制電路606、存儲裝置607、編碼電路608以及調製電路609。半導體裝置不限於上述結構，也有可能包括中央處理器(CPU)和擁塞控制電路等。此外，半導體裝置601不限於具有天線的結構，也可以只包括連接天線的布線。在這種情況下，半導體裝置是一種接觸型的半導體裝置，當對半導體裝置收發信息時將附加天線與布線連接而使用。
本發明的半導體裝置601由於包括具有天線的諧振電路602，因而，可通過從讀寫裝置610所發出的電磁波接受電力供給來與讀寫裝置610無線地收發信息。讀寫裝置610經由通信線路611與電腦612連接，在該電腦612的控制下，給半導體裝置601供給電力並且與半導體裝置601進行信息的收發。
諧振電路602接收讀寫裝置610所發出的電磁波來產生感應電壓。該感應電壓成為半導體裝置601的電力，並且含有從讀寫裝置610發送的信息。電源電路603用二極體將發生在諧振電路602中的感應電壓整流，用電容使它穩定，並將它供給給每個電路。時鐘產生電路604根據發生在諧振電路602中的感應電壓，產生具有所需頻率的時鐘信號。解調電路605根據發生在諧振電路602中的感應電壓解調數據。控制電路606控制存儲裝置607。因此，控制電路606產生存儲控制信號，並且還包括讀取來自讀寫裝置610的數據的信息判斷電路等。存儲裝置607包括寫入電路和讀取電路等。此外，存儲裝置607保存半導體裝置601特有的數據。在此，用如上述實施方式中所述的方式來形成存儲裝置607。編碼電路608將存儲裝置607所具有的數據轉換成編碼信號。調製電路609基於編碼信號來調製載波。
在本實施方式中，說明了半導體裝置601從讀寫裝置610接受電力供給的示例，然而，本發明不限於此方式。例如，半導體裝置601在其內部具有電池等，由該電池接受電力供給，以與讀寫裝置無線地進行信息的收發也是可以的。
通過將複數級的電壓連續施加到存儲元件，即使是尺寸較小的存儲元件也可以低電壓、短電壓施加時間來改變導電性。此外，本發明可以使寫入時的消費電流減少、使消費電流最大的時間變短，因而可以實現寫入電路所具有的電壓產生電路的小型化和半導體裝置的小型化。如果將高脈衝電壓施加到存儲元件，則導電性的變化量產生不均勻，從而使半導體裝置的可靠性降低。然而，如本發明那樣，通過連續地施加複數級的電壓，使存儲元件的導電性的變化量固定，從而可以提高半導體裝置的可靠性。再者，本發明由於使用有機化合物作為存儲元件的材料，所以可以以低溫程序在大尺寸的玻璃襯底和柔性襯底上製造存儲元件，以便可以提供價格低廉的半導體裝置。
本實施方式可以與上述實施方式自由地組合而實施。
本發明由於在接觸孔中形成存儲元件，源極或漏極用作存儲元件的底部電極，從而，可以減少製作步驟以實現半導體裝置的低成本化。
權利要求
1.一種存儲裝置，包括具有形成在絕緣表面上的雜質區的半導體膜；與所述半導體膜連接，並且在所述雜質區上形成有開口的絕緣膜；形成在所述開口中的用作與所述雜質區電連接的源極或漏極的導電膜，該導電膜用作底部電極；在所述開口中的形成在所述導電膜上的絕緣物；以及形成在所述絕緣物上的上部電極。
2.根據權利要求1的所述裝置，其中所述絕緣物依光學作用或熱作用而改變其性質且可以使所述底部電極和所述上部電極彼此短路，並且含有選自氧化矽、氮化矽和氧氮化矽中的一種。
3.根據權利要求1的所述裝置，其中所述絕緣物依光學作用或熱作用而改變其性質且可以使所述底部電極和所述上部電極彼此短路，並且包括選自4，4』-二[N-(1-萘基)-N-苯基-氨基]-聯苯、4，4』-二[N-(3-甲基苯基)-N-苯基-氨基]-聯苯、4，4』，4」-三(N，N-二苯基-氨基)-三本胺、4，4』，4」-三[N-(3-甲基苯基)-N-苯基-氨基]-三本胺、4，4』-二[N-{4-(N，N-二-m-三本胺)苯基}-N-苯基氨基]聯苯、聚乙烯咔唑、酞花青染料、銅酞花青染料以及酞菁氧釩中的一種。
4.根據權利要求1的所述裝置，其中多個開口部分形成在所述雜質區中。
5.根據權利要求1的所述裝置，其中所述半導體膜具有晶體結構或非晶體結構。
6.一種存儲裝置，包括具有形成在絕緣表面上的雜質區的半導體膜；與所述半導體膜連接，並且在所述雜質區上形成第一開口的第一絕緣膜；形成在所述第一開口中，並且用作與所述雜質區電連接的源極或漏極的第一導電膜；覆蓋所述第一導電膜的端部而形成，並且在所述雜質區上形成第二開口的第二絕緣膜；與所述第一導電膜連接，並且用作底部電極的第二導電膜；在所述第一、第二開口中，形成在所述第二導電膜上的絕緣物；以及形成在所述絕緣物上的上部電極。
7.根據權利要求6的所述裝置，其中所述絕緣物依光學作用或熱作用而改變其性質且可以使所述底部電極和所述上部電極彼此短路，並且含有選自氧化矽、氮化矽、或者氧氮化矽中的一種。
8.根據權利要求6的所述裝置，其中所述絕緣物依光學作用或熱作用而改變其性質且可以使所述底部電極和所述上部電極彼此短路，並且包括選自4，4』-二[N-(1-萘基)-N-苯基-氨基]-聯苯、4，4』-二[N-(3-甲基苯基)-N-苯基-氨基]-聯苯、4，4』，4」-三(N，N-二苯基-氨基)-三本胺、4，4』，4」-三[N-(3-甲基苯基)-N-苯基-氨基]-三本胺、4，4』-二[N-{4-(N，N-二-m-三本胺)苯基}-N-苯基氨基]聯苯、聚乙烯咔唑、酞花青染料、銅酞花青染料或者酞菁氧釩中的一種。
9.根據權利要求6所述的裝置，其中多個開口部分形成在所述雜質區中。
10.根據權利要求6的所述裝置，其中所述半導體膜具有晶體結構或非晶體結構。
11.一種存儲裝置的製造方法，包括以下步驟在絕緣表面上的半導體膜中形成雜質區；與所述半導體膜接觸而形成絕緣膜；在所述絕緣膜中形成開口，以便使所述雜質區露出；在所述開口中形成用作與所述雜質區電連接的源極或漏極的導電膜，並且該導電膜用作底部電極；在所述導電膜上形成絕緣物；以及在所述絕緣物上形成上部電極。
12.根據權利要求11的所述方法，其中所述半導體膜具有晶體結構或非晶體結構。
13.根據權利要求11的所述方法，其中所述絕緣物依光學作用或熱作用而改變其性質且可以使所述底部電極和所述上部電極彼此短路，並且含有選自氧化矽、氮化矽和氧氮化矽中的一種。
14.根據權利要求11的所述方法，其中所述絕緣物依光學作用或熱作用而改變其性質且可以使所述底部電極和所述上部電極彼此短路，並且包括選自4，4』-二[N-(1-萘基)-N-苯基-氨基]-聯苯、4，4』-二[N-(3-甲基苯基)-N-苯基-氨基]-聯苯、4，4』，4」-三(N，N-二苯基-氨基)-三本胺、4，4』，4」-三[N-(3-甲基苯基)-N-苯基-氨基]-三本胺、4，4』-二[N-{4-(N，N-二-m-三本胺)苯基}-N-苯基氨基]聯苯、聚乙烯咔唑、酞花青染料、銅酞花青染料或者酞菁氧釩中的一種。
15.一種存儲裝置的製造方法，包括以下步驟在絕緣表面上的半導體膜中形成雜質區；與所述半導體膜接觸而形成絕緣膜；在所述絕緣膜中形成開口，以便使所述雜質區露出；在所述開口中形成用作與所述雜質區電連接的源極或漏極的導電膜，並且該導電膜用作底部電極；在所述導電膜上形成絕緣物；在所述絕緣物上形成上部電極；以及對所述導電膜和所述絕緣膜進行表面改性。
16.根據權利要求15的所述方法，其中所述半導體膜具有晶體結構或非晶體結構。
17.根據權利要求15的所述方法，其中所述絕緣物依光學作用或熱作用而改變其性質且可以使所述底部電極和所述上部電極彼此短路，並且含有選自氧化矽、氮化矽和氧氮化矽中的一種。
18.根據權利要求15的所述方法，其中所述絕緣物依光學作用或熱作用而改變其性質且可以使所述底部電極和所述上部電極彼此短路，並且包括選自4，4』-二[N-(1-萘基)-N-苯基-氨基]-聯苯、4，4』-二[N-(3-甲基苯基)-N-苯基-氨基]-聯苯、4，4』，4」-三(N，N-二苯基-氨基)-三本胺、4，4』，4」-三[N-(3-甲基苯基)-N-苯基-氨基]-三本胺、4，4』-二[N-{4-(N，N-二-m-三本胺)苯基}-N-苯基氨基]聯苯、聚乙烯咔唑、酞花青染料、銅酞花青染料或者酞菁氧釩中的一種。
19.一種存儲裝置的製造方法，包括以下步驟在絕緣表面上的半導體膜中形成雜質區；與所述半導體膜連接而形成絕緣膜；在所述絕緣膜中形成開口，以便使所述雜質區露出；在所述開口中形成用作與所述雜質區電連接的源極或漏極的導電膜，並且該導電膜用作底部電極；在所述導電膜上形成絕緣物；在所述絕緣物上形成上部電極；以及對所述上部電極通過濺射法來進行表面改性。
20.根據權利要求19的所述方法，其中所述半導體膜具有晶體結構或非晶體結構。
21.根據權利要求19的所述方法，其中所述絕緣物依光學作用或熱作用而改變其性質且可以使所述底部電極和所述上部電極彼此短路，並且含有選自氧化矽、氮化矽和氧氮化矽中的一種。
22.根據權利要求19的所述方法，其中所述絕緣物依光學作用或熱作用而改變其性質且可以使所述底部電極和所述上部電極彼此短路，並且包括選自4，4』-二[N-(1-萘基)-N-苯基-氨基]-聯苯、4，4』-二[N-(3-甲基苯基)-N-苯基-氨基]-聯苯、4，4』，4」-三(N，N-二苯基-氨基)-三本胺、4，4』，4」-三[N-(3-甲基苯基)-N-苯基-氨基]-三本胺、4，4』-二[N-{4-(N，N-二-m-三本胺)苯基}-N-苯基氨基]聯苯、聚乙烯咔唑、酞花青染料、銅酞花青染料或者酞菁氧釩中的一種。
23.一種存儲裝置的製造方法，包括以下步驟在絕緣表面上的半導體膜中形成雜質區；與所述半導體膜連接而形成絕緣膜；在所述絕緣膜中形成開口，以便使所述雜質區露出；在所述開口中形成用作與所述雜質區電連接的源極或漏極的導電膜，並且該導電膜用作底部電極；在所述導電膜上形成絕緣物；在所述絕緣物上形成上部電極；以及在對形成在所述開口周圍的所述導電膜上面進行表面改性之後通過液滴噴出法形成所述絕緣物。
24.根據權利要求23的所述方法，其中所述半導體膜具有晶體結構或非晶體結構。
25.根據權利要求23的所述方法，其中所述絕緣物依光學作用或熱作用而改變其性質且可以使所述底部電極和所述上部電極彼此短路，並且含有選自氧化矽、氮化矽和氧氮化矽中的一種。
26.根據權利要求23的所述方法，其中所述絕緣物依光學作用或熱作用而改變其性質且可以使所述底部電極和所述上部電極彼此短路，並且包括選自4，4』-二[N-(1-萘基)-N-苯基-氨基]-聯苯、4，4』-二[N-(3-甲基苯基)-N-苯基-氨基]-聯苯、4，4』，4」-三(N，N-二苯基-氨基)-三本胺、4，4』，4」-三[N-(3-甲基苯基)-N-苯基-氨基]-三本胺、4，4』-二[N-{4-(N，N-二-m-三本胺)苯基}-N-苯基氨基]聯苯、聚乙烯咔唑、酞花青染料、銅酞花青染料或者酞菁氧釩中的一種。
全文摘要
本發明的目的是在安裝在以RFID為典型的半導體裝置中的存儲元件中，提供減少製造步驟以實現低成本化的存儲元件和具有該存儲元件的存儲電路。本發明是具有有機化合物的存儲元件，該有機化合物夾在電極之間，其中，將與控制該存儲元件的半導體元件連接的電極用作該存儲元件的電極。此外，由於將形成在絕緣表面上的極薄的半導體膜用作該存儲元件，從而，可以實現低成本化。
文檔編號H01L21/8239GK1828903SQ20061000697
公開日2006年9月6日 申請日期2006年1月26日 優先權日2005年1月31日
發明者淺見良信 申請人:株式會社半導體能源研究所