非易失性存儲設備及其操作方法

2023-05-25 11:58:56 1

專利名稱：非易失性存儲設備及其操作方法
技術領域：
本發明涉及非易失性存儲設備及其操作方法。
背景技術：
近來，越來越需要這樣的非易失性存儲設備，其可以被電編程和擦除並且不要求 以特定間隔重寫數據的刷新功能。 非易失性存儲單元能夠進行電編程/擦除操作，並且通過當藉助被施加到薄氧化
物層的強電場來遷移電子時變化的閾值電壓來執行所述編程和擦除操作。 當對此非易失性存儲設備執行編程操作時，單元的閾值電壓不具有相同的值，而
是以一定的變化度分布。在閾值電壓分布寬的情況下，讀取餘量變窄，由此使非易失性存儲
設備的性能惡化。特別地是，在存在三個或更多不同分布的情況下，如在多級單元(MLC)編
程方法中，每種狀態中的分布限於窄範圍是更為優選的。然而，因為每個單元的尺寸在高集
成度存儲設備的情況下收縮，所以產生異常現象，因而分布變得更寬。 使用已知的增量階躍脈衝編程(Incremental St印PulseProgram， ISPP)方法的 非易失性存儲設備的所有閾值電壓分布藉助各種因素來確定，所述因素例如是不足編程現 象、ISPP的階躍電壓、浮柵幹擾、位線耦合噪聲和異常現象。 特別地是，一個或多個實施例針對解決由源線跳動現象(source linebouncing) 所產生的不足編程現象、源於位線耦合噪聲的閾值電壓分布的增加等。

發明內容
—個或多個實施例針對一種非易失性存儲設備及其操作方法，其中並不對除要編 程的單元之外的單元執行驗證操作，以便解決諸如源線跳動現象和位線耦合噪聲之類的問 題。 —個或多個實施例針對一種非易失性存儲設備，其包括數據鎖存部件，被配置為 存儲要編程到存儲單元中的數據或者存儲從存儲單元所讀取的數據；和頁緩衝器，每一個 均包括感測節點放電部件，被配置為根據在數據鎖存部件中所存儲的數據並且響應於感測 節點放電信號來有選擇地使感測節點接地。 —個或多個實施例針對一種非易失性存儲設備，包括第一寄存器，被配置為存儲 要編程到存儲單元中的數據或者存儲從存儲單元中所讀取的數據；和頁緩衝器，每一個均 包括第一感測節點放電部件，被配置為根據在第一寄存器中所存儲的數據並且響應於第一 感測節點放電信號來有選擇地使感測節點接地。 —個或多個實施例針對一種用於操作包括頁緩衝器的非易失性存儲設備的方法，
7每個頁緩衝器包括被配置為根據在該頁緩衝器中所存儲的數據並且響應於感測節點放電 信號來有選擇地使感測節點接地的感測節點放電部件，所述方法包括根據在頁緩衝器中 所存儲的數據來執行編程操作；有選擇地對感測節點進行預充電；通過連接感測節點和位 線來有選擇地對位線進行預充電；根據單元的狀態來改變位線的電壓電平；感測位線的電 壓電平並且把所感測的位線的電壓電平存儲到頁緩衝器中；以及根據所存儲的數據執行判 定是否已經完成編程操作的驗證操作。 —個或多個實施例針對一種用於操作包括若干寄存器和頁緩衝器的非易失性存 儲設備的方法，其中每個頁緩衝器包括若干感測節點放電部件，感測節點放電部件被配置 為根據在各自寄存器中所存儲的數據並且響應於感測節點放電信號來有選擇地使感測節 點接地，所述方法包括根據在頁緩衝器中所存儲的數據來執行編程操作；根據在頁緩衝 器的第一寄存器中所存儲的數據來有選擇地對感測節點進行預充電；通過連接感測節點和 位線來有選擇地對位線進行預充電；通過執行驗證操作，當單元被編程到第一預備電壓或 更高時，把編程完成數據存儲到第一寄存器中；當所有要編程的單元已經被編程為具有第 一預備電壓或更高時，根據在頁緩衝器中所存儲的數據來執行編程操作；根據在頁緩衝器 的第二寄存器中所存儲的數據來有選擇地使感測節點預充電；通過執行驗證操作，當單元 被編程到第一基準電壓或更高時，把編程完成數據存儲到第二寄存器中；以及終止編程操 作。 —個或多個實施例針對一種用於操作包括頁緩衝器的非易失性存儲設備的方法，
每個頁緩衝器包括被配置為根據在該頁緩衝器中所存儲的數據並且響應於感測節點放電
信號來有選擇地使感測節點接地的感測節點放電部件，所述方法包括根據在頁緩衝器中
所存儲的數據來執行編程操作；根據所存儲的要編程的數據來有選擇地執行驗證操作；以
及重複編程和驗證操作，直到要編程的單元被編程為具有基準電壓或更高。 —個或多個實施例針對一種包括頁緩衝器的非易失性存儲設備，其中每個頁緩衝
器包括數據鎖存部件，配置為存儲要編程到存儲單元中的數據或者存儲從存儲單元中所
讀取的數據；和感測節點電壓設置部件，配置為根據在數據鎖存部件中所存儲的數據來使
感測節點接地或者向感測節點提供電源電壓。


圖1是示出在已知的非易失性存儲設備的編程操作中單元分布的分析結果的圖 表； 圖2A和2B是示出由於源線的電阻分量而出現的源線跳動現象的圖； 圖3是示出出現位線耦合噪聲的圖； 圖4是示出已知非易失性存儲設備的配置的電路圖； 圖5是示出當執行非易失性存儲設備的已知編程和驗證操作時所施加的各個控 制信號的波形； 圖6是依照一個實施例的非易失性存儲設備的電路圖； 圖7A是示出當執行依照一個實施例的非易失性存儲設備的驗證操作時所施加的 各個控制信號的波形； 圖7B是示出依照一個實施例的非易失性存儲設備的編程和驗證方法的流程 圖8是示出依照另一實施例的非易失性存儲設備的頁緩衝器的電路圖； 圖9是示出依照另一實施例的非易失性存儲設備的驗證方法的圖； 圖10是示出依照又一實施例的非易失性存儲設備的驗證方法的圖；以及 圖11是依照另一實施例的非易失性存儲設備的電路圖。
具體實施例方式以下，參考附圖並結合一個或多個實施例來詳細描述本公開內容。提供了附圖以
便允許那些本領域普通技術人員理解本公開的一個或多個實施例的範圍。
圖1是示出在通過已知非易失性存儲設備的編程操作中單元分布的分析結果的圖表。 當對非易失性存儲設備執行編程操作時，單元的閾值電壓不具有相同的值，而是 以一定的變化度分布。在分布變寬的情況下，讀取餘量變窄，由此使非易失性存儲設備的性 能惡化。特別地是，如在MLC編程方法中，在存在三個或更多不同分布的情況下，每種狀態 中的分布窄是更為優選的。然而，因為每個單元的尺寸在高集成度存儲設備的情況下收縮， 所以產生異常現象，因而分布變得更寬。 使用已知ISPP方法的非易失性存儲設備的閾值電壓分布藉助各個因素來確定， 所述因素例如是不足編程現象、ISPP的階躍電壓、浮柵幹擾、位線耦合噪聲和異常現象。
從所有分布之中，位於圖1中左尾部的、以逐頁為基礎的單元分布主要藉助不足 編程現象來產生。該單元分布也由源線跳動現象造成。此外，位於圖1中右尾部的、以逐頁 為基礎的單元分布主要由位線耦合噪聲來產生。要編程的單元的狀態受到位線耦合噪聲和 鄰近位線狀態的影響。 階躍電壓是確定編程性能的因素。當階躍電壓低時，分布窄。然而，由於增加了執
行編程操作所花費的時間，所以存在問題。通過異常現象的分布源於由單元尺寸的縮減而
導致的電荷的俘獲和釋放。很難消除電荷的俘獲和釋放。 一個或多個實施例被設計用來使
源線跳動現象和位線耦合噪聲最小化，以便使位於左尾部的分布最小化。 圖2A和2B是示出由於源線的電阻分量而出現的源線跳動現象的圖。 首先描述存儲單元陣列的結構。存儲單元陣列包括被配置為存儲數據的存儲單
元組，被配置為選擇並啟用存儲單元的字線組WL0、WL1.....WLn，以及被配置為輸入或輸出
存儲單元的數據的位線組BLO、 BL1.....BLm。存儲單元陣列具有依照矩陣形式排列字線
組和位線組的結構。每個存儲單元組具有串結構並且串聯在源選電晶體SSL和漏選電晶體
DSL之間。存儲單元的柵極被連接到各自字線，並且共同連接到相同字線的存儲單元被稱為
頁(page)。連接到各自位線的串被並聯到共用源線CSL，從而構成塊。 同時，串被連接到共用源線CSL。共用源線CSL(即，n+擴散的源線)包括電阻分
量。由源線的高電阻產生噪聲，由此影響閾值電壓的控制。 假定在此附圖中，對連接到所選字線的頁進行編程。在圖2A中，所述頁不僅包括 首先編程的單元(即，快速編程單元)，而且包括慢速編程單元，所述慢速編程單元是相同 字線中的編程對象，但是未被編程。 按照已知的驗證操作，在位線被預充電到高電平的狀態中，根據是否已經根據單 元的狀態改變位線的電壓電平來判定是否已經完成編程操作。即，作為判定的結果，如果已
9經完成編程操作，那麼位線保持高電平。作為判定的結果，如果尚未完成編程操作，那麼通 過共用源線來放電位線的電壓。慢速編程單元(由"l"表明)因為它們尚未被編程，所以 被從預充電電平放電到地電壓。這裡，共用源線的電壓和快速編程單元的源電壓由於共用 源線的電阻而上升。結果，快速編程單元的感測電流Icell由於共用源線的噪聲而降低。
即使快速編程單元的閾值電壓低於驗證電壓，由於降低的電流，所以也判定快速 編程單元被成功地驗證。因為判定已經編程了單元，所以不再對快速編程單元執行進一步 編程。 圖2B示出了所有慢速編程單元已經被編程的狀態，因此共用源線的噪聲已經下 降。如果在此狀態中執行讀取操作，那麼因為共用源線的噪聲降低所以跳動現象消失，從而 與驗證操作相比較，流過快速編程單元的電流上升。因此，每個快速編程單元的閾值電壓被 讀取為低於讀取電壓。 如上所述，產生了源線的電壓電平根據鄰近單元的編程狀態而偏移的跳動現象， 並且流過特定單元的電流電平不同地改變。據此，出現了被判定為已經編程卻未被編程的 單元(即，不足編程單元)。
圖3是示出出現位線耦合噪聲的圖。 隨著集成到非易失性存儲設備中的存儲設備的容量增加，位線之間的耦合噪聲變 得成問題。在與斷開單元的位線BL1相鄰的位線BL2被連接到導通單元的情況下，當執行 鄰近位線BL2的讀取操作時，電壓從預充電電平變換到0V，且斷開單元的位線BL1的電壓也 由於位線間的耦合而下降。 隨著存儲容量的增加，位線之間的間距減少，這把耦合係數增加到80%或者更多。 據此，在斷開單元被放置在導通單元之間的情況下，斷開單元的位線電壓下降到預充電電 平的20%。這意味著位線電壓的偏移量必須被設置為高於預充電電平的80%。作為抑制 源於此位線耦合的電壓降的方法，已知諸如在圖3中所示出的構造。即，所有位線被劃分為 偶數位線BLe (即，偶數編號的位線組)和奇數位線BLo (即，奇數編號的位線組)，並且對偶 數位線BLe和奇數位線BLo各自獨立地執行編程、驗證和讀取操作。例如，如果對連接到偶 數位線BLe的單元執行讀取操作，那麼奇數位線BLo被接地並且被用作屏蔽線。據此，可以 消除在偶數位線和奇數位線之間的耦合噪聲。然而，由於存儲單元尺寸的減小，所以偶數位 線之間的耦合噪聲和奇數位線之間的耦合噪聲增加。此外，當在一頁中所包括的存儲單元 的數目增加時，可能有很高概率發生位線耦合噪聲。另一方面，當執行讀取操作時，在頁中 所包括的存儲單元數目的增加而導致單元電流增加。相應地，源線跳動可能增加。
圖4是示出已知非易失性存儲設備的配置的電路圖。 非易失性存儲設備400包括存儲單元陣列410和頁緩衝器420。存儲單元陣列410 包括若干存儲單元。頁緩衝器420被連接到存儲單元並且被配置為把特定數據編程到存儲 單元中或者讀取在存儲單元中存儲的數據。 存儲單元陣列410包括被配置來存儲數據的存儲單元MCO到MCn、被配置為選擇並 啟用存儲單元的字線WL〈0:n〉以及被配置為向存儲單元輸入或從存儲單元輸出數據的位 線BLe和BLo。存儲單元陣列410具有依照矩陣形式排列字線和位線的結構。
存儲單元陣列410包括在位線和存儲單元之間連接的漏選電晶體DSTe和DSTo 以及在共用源線CSL和存儲單元之間連接的源選電晶體SSTe和SSTo。串聯在源選電晶體SSTe和SSTo與漏選電晶體DSTe和DSTo之間的一組存儲單元被稱為單元串412。 存儲單元的柵極被連接到字線。共同連接到相同字線的一組存儲單元被稱為頁
414。連接到各自位線的若干串被並聯到共用源線，從而構成塊。 頁緩衝器420包括位線選擇部件430，被配置為把連接到特定存儲單元的位線有 選擇地連接到感測節點SO ;感測節點預充電部件440，被配置為向感測節點施加高電平的 電源電壓；數據鎖存部件450，被配置為暫時存儲要編程到特定單元中的數據或暫時存儲 從特定單元所讀取的數據；數據設置部件460，被配置為輸入要被存儲到數據鎖存部件中 的數據；感測節點感測部件470，被配置為根據感測節點的電平向數據鎖存部件的特定節 點施加地電壓；數據傳送部件480，被配置為向感測節點施加在數據鎖存部件中所存儲的 數據；和驗證信號輸出部件490，被配置為根據在數據鎖存部件450中所存儲的數據來通知 是否已經完成驗證。 位線選擇部件430包括NMOS電晶體N436，被配置為響應於第一位線選擇信號 BSLe而連接偶數位線BLe和感測節點SO ;和NMOS電晶體N438，被配置為響應於第二位線 選擇信號BSLo來連接奇數位線BLo和感測節點SO。此外，位線選擇部件430進一步包括 可變電壓輸入端子，被配置為施加特定電平的可變電壓VIRPWR ;NMOS電晶體N432，被配置 為響應於第一放電信號DISCHe而連接偶數位線BLe和可變電壓輸入端子；和NMOS電晶體 N434，被配置為響應於第二放電信號DISCHo而連接奇數位線BLo和可變電壓輸入端子。
感測節點預充電部件440響應於預充電信號Prech b而向感測節點SO施加高電 平的電源電壓VDD。為此，感測節點預充電部件440包括連接在電源端子VDD和感測節點 SO之間的PMOS電晶體P440。據此，響應於低電平的預充電信號，感測節點預充電部件440 可以把高電平的電源電壓施加到感測節點SO。 數據鎖存部件450暫時存儲要編程到特定單元中的數據或者暫時存儲從特定單 元中所讀取的數據。為此，第一反相器IV452的輸出端子被連接到第二反相器IV454的輸 入端子，並且第二反相器IV454的輸出端子被連接到第一反相器IV452的輸入端子。這裡， 在第一反相器IV452的輸出端子和第二反相器IV454的輸入端子之間的節點被稱為第一節 點Q，並且在第二反相器IV454的輸出端子和第一反相器IV452的輸入端子之間的節點被稱 為第二節點Qb。 數據設置部件460包括第一數據設置電晶體N462和第二數據設置電晶體N464， 第一數據設置電晶體N462配置為向數據鎖存部件450的第一節點Q施加地電壓，第二數據 設置電晶體N464配置為向第二節點Qb施加地電壓。第一數據設置電晶體N462連接在感 測節點感測部件470和第一節點Q之間，並且配置為響應於第一數據設置信號RESET而把 由感測節點感測部件470所轉送的地電壓施加到第一節點Q。此外，第二數據設置電晶體 N464連接在感測節點感測部件470和第二節點Qb之間，並且配置為響應於第二數據設置信 號SET而把由感測節點感測部件470所轉送的地電壓施加到第二節點Qb。
感測節點感測部件470根據感測節點SO的電壓電平向數據設置部件460施加地 電壓。為此，感測節點感測部件470包括在數據設置部件460和接地端VSS之間連接的NMOS 電晶體N470。相應地，感測節點感測部件470根據感測節點SO的電壓電平向數據設置部 件460施加地電壓。只有當感測節點的電壓電平為高電平時，感測節點感測部件470才向 數據設置部件460施加地電壓。當施加高電平的第一數據設置信號RESET時，地電壓被施
11加到第一節點Q。在這種情況下，判定已經把低電平數據施加到第一節點Q。然而當施加高 電平的第二數據設置信號SET時，地電壓被施加到第二節點Qb。在這種情況下，判定已經把 高電平數據施加到第一節點Q。 數據傳送部件480有選擇地把在數據鎖存部件450的第一節點Q中所存儲的數據 施加到感測節點S0。為此，數據傳送部件480包括數據傳送電晶體N480，其被配置為響應 於數據傳送信號TRAN而有選擇地連接第一節點Q和感測節點SO。 驗證信號輸出部件490根據在數據鎖存部件450的第一節點Q中所存儲的數據來 輸出用於表明驗證是否已經完成的信號。為此，驗證信號輸出部件490包括PM0S電晶體 P490，其被配置為響應於第一節點Q的信號而向驗證信號輸出端子nWD0轉送高電平的電源 電壓。或者，驗證信號輸出部件490可以包括NMOS電晶體，其被配置為響應於第二節點Qb 的信號而向驗證信號輸出端子nWDO轉送高電平的電源電壓。 同時，儘管在附圖中並未示出，不過可以包括附加切換元件，其起到位線選擇部件 430的NMOS電晶體N436和N438的作用。換句話說，可以在位線選擇部件430和感測節點 SO之間連接被配置為響應於位線感測信號PBSENSE而導通的NMOS電晶體，以代替NMOS晶 體管N436和N438的角色。 圖5是示出當執行非易失性存儲設備的已知編程和驗證操作時所施加的各個控
制信號的波形。 (1)編程操作 首先，在電源電壓正被施加到可變電壓輸入端子VIRPWR的狀態中，NMOS電晶體 N432或N434導通，由此把位線預充電到高電平(周期Tl)。在圖5中，首先預充電偶數位 線。連接到偶數位線的單元(即，在偶數頁中所包括的單元)變為編程的對象，並且根據在 數據鎖存部件450的第一節點Q中所存儲的數據來判定單元是否將被編程。典型情況下， 當數據'0'被存儲到第一節點Q中時，單元變為編程的對象，而當數據'1'被存儲到第一節 點Q中時，單元變為禁止編程的對象。 接下來，輸入高電平的數據傳送信號TRAN、位線選擇信號BSL和漏選信號DSL，使
得第一節點Q的數據被轉送到位線(周期T2)。從而，根據在第一節點Q中所存儲的數據來
改變位線的電壓電平。即，當數據'O'被存儲在第一節點Q中時，位線的電壓電平變換到低
電平，而當數據'1'被存儲到第一節點Q中時，位線的電壓電平保持在高電平。 接下來，編程電壓(Vpgm)被施加到所選字線，並且通過電壓(Vpass)被施加到
未選字線(周期T3)。例如在圖4中，在編程操作將針對連接到第一字線WL〈0〉的單元
執行的情況下，只向相應的字線WL〈0>施加編程電壓(Vpgm)，而向其餘字線施加通過電壓
(Vpass)。從而，其中位線的電壓電平(存儲單元的溝道電壓)已經變換為低電平的單元的
閾值電壓由於FN隧道效應而上升，所述單元屬於被連接到所選字線的單元。 停止施加編程電壓(Vpgm)和通過電壓(Vpass)，並且停止編程操作(周期T4)。 (2)驗證操作 在已經執行編程操作之後，判定要編程的單元的閾值電壓是否已經上升到基準電 壓。特別地是，在ISPP方法的情況下，通過在施加每個編程脈衝之後執行驗證操作來判定 是否將進一步施加編程脈衝。 首先，在感測節點和位線的連接被斷開的狀態中，感測節點被預充電到高電平並且位線被放電到低電平(T5)。 S卩，通過施加低電平的感測節點預充電信號Prech b來把感 測節點SO預充電到高電平。處於接地狀態的可變電壓輸入端子VIRPWR被連接到位線使得 位線被放電。 接下來，通過施加第一電壓V1的位線選擇信號BSL來把位線預充電到高電平 (Vl-Vt)(周期T6)。此時，施加漏選信號DSL和源選信號SSL，使得在位線和共用源線之間 形成電流路徑。 接下來，停止施加位線選擇信號BSL並終止感測節點和位線之間的連接，使得根 據要驗證的單元的閾值電壓來改變位線的電壓電平(周期T7)。這裡，基準電壓(Vver)被 施加到要驗證的單元的字線，並且通過電壓(Vpass)被施加到其餘單元的字線。因此，其餘 單元均處於導通狀態。 如果由於編程操作，要驗證的單元的閾值電壓已經上升到基準電壓或更高，那麼 對應的單元不導通。據此，在位線和共用源線之間不形成電流路徑，因此位線保持處於預充 電電平。如果儘管進行了編程操作，要驗證的單元的閾值電壓還是低於基準電壓，那麼對應 的單元導通。據此，在位線和共用源線之間形成電流路徑，因此位線的電壓電平被放電到低 電平。 另一方面，為了下一周期T8的操作，停止施加預充電信號Prech b，由此使感測節 點SO處於浮置狀態。 接下來，通過施加第二電壓V2的位線選擇信號BSL來選擇位線的電壓電平(周期 T8)。 當要驗證的單元的閾值電壓低於基準電壓而由此位線的電壓電平低於第二電壓 V2時，因為通過施加第二電壓V2來導通NM0S電晶體N436或N438，所以感測節點和位線被 彼此連接。據此，感測節點S0的電壓電平也被放電到低電平。 相反，如果要驗證的單元的閾值電壓高於基準電壓而由此位線的電壓電平保持在 高電平，那麼因為通過施加第二電壓V2而斷開NM0S電晶體N436或N438，所以感測節點和 位線未被連接。據此，浮置狀態的感測節點S0的電壓電平保持原樣。 相應地判定是否要操作感測節點感測部件470。即，只有當要驗證的單元的閾值電 壓高於基準電壓時，感測節點S0才保持在高電平並且感測節點感測部件470工作。這裡， 如果施加第二數據設置信號SET，那麼地電壓被施加到第二節點Qb，因此數據'l'被存儲在 第一節點Q中。在禁止編程的單元的情況下，數據'l'被最初存儲在所述單元中。據此，如
果判定數據'r已經被存儲在所有頁緩衝器的第一節點q中，那麼判定驗證操作已經完成。 在非易失性存儲設備的驗證操作中，所有位線被預充電到高電平，然後執行驗證 操作。在偶數位線和奇數位線被獨立操作的構造中，頁被劃分為偶數頁和奇數頁，偶數頁包 括被連接到偶數位線的單元，奇數頁包括被連接到奇數位線的單元，並且對偶數頁和奇數 頁的每個執行驗證操作。依照幾乎與驗證操作相同的原理，還執行讀取操作。然而在此方 法中，因為連接到不必對其執行驗證操作的單元(例如禁止編程的單元)的位線被預充電 然後在驗證之後被放電，所以不想要的電流流過所述位線。此外，位線之間的耦合噪聲變得 更糟。依照一個或多個實施例，為了降低源線跳動和位線耦合噪聲，根據外部數據來有選擇 地對位線進行預充電。 圖6是依照一個實施例的非易失性存儲設備的電路圖。
非易失性存儲設備600包括存儲單元陣列610和頁緩衝器620，存儲單元陣列610 包括存儲單元，頁緩衝器620被連接到存儲單元並且被配置為把特定數據編程到存儲單元 中或者讀取在存儲單元中所存儲的數據。 針對存儲單元陣列610的詳細描述，可以參考圖4的描述。 頁緩衝器620包括位線選擇部件630，被配置為把連接到特定存儲單元的位線有 選擇地連接到感測節點SO ;感測節點預充電部件640，被配置為向感測節點施加高電平的 電源電壓；數據鎖存部件650，被配置為暫時存儲要編程到特定單元中的數據或暫時存儲 從特定單元所讀取的數據；數據設置部件660，被配置為輸入要被存儲到數據鎖存部件中 的數據；感測節點感測部件670，被配置為根據感測節點的電平向數據鎖存部件的特定節 點施加地電壓；數據傳送部件680，被配置為向感測節點施加在數據鎖存部件中所存儲的 數據；和驗證信號輸出部件696，被配置為根據在數據鎖存部件650中所存儲的數據來通知 是否已經完成驗證。頁緩衝器620進一步包括感測節點放電部件690，其被配置為根據在數 據鎖存部件650中所存儲的數據並且響應於感測節點放電信號DISS0來有選擇地使感測節 點SO接地。 位線選擇部件630包括NMOS電晶體N636，被配置為響應於第一位線選擇信號 BSLe而連接偶數位線BLe和感測節點SO ;和NMOS電晶體N638，被配置為響應於第二位線 選擇信號BSLo來連接奇數位線BLo和感測節點SO。此外，位線選擇部件630進一步包括 可變電壓輸入端子，被配置為施加特定電平的可變電壓VIRPWR ;NMOS電晶體N632，被配置 為響應於第一放電信號DISCHe而連接偶數位線BLe和可變電壓輸入端子；和NMOS電晶體 N634，被配置為響應於第二放電信號DISCHo而連接奇數位線BLo和可變電壓輸入端子。
感測節點預充電部件640響應於預充電信號Prech b向感測節點SO施加高電平 的電源電壓VDD。為此，感測節點預充電部件640包括連接在電源端子VDD和感測節點SO 之間的PM0S電晶體P640。據此，感測節點預充電部件640可以響應於低電平的預充電信號 而把高電平的電源電壓施加到感測節點SO。 數據鎖存部件650暫時存儲要編程到特定單元中的數據或者暫時存儲從特定單 元中所讀取的數據。為此，第一反相器IV652的輸出端子被連接到第二反相器IV654的輸 入端子，並且第二反相器IV654的輸出端子被連接到第一反相器IV652的輸入端子。這裡， 在第一反相器IV652的輸出端子和第二反相器IV654的輸入端子之間的節點被稱為第一節 點Q，並且在第二反相器IV654的輸出端子和第一反相器IV652的輸入端子之間的節點被稱 為第二節點Qb。 數據設置部件660包括第一數據設置電晶體N662和第二數據設置電晶體N664，第 一數據設置電晶體N662被配置為向數據鎖存部件650的第一節點Q施加地電壓，第二數據 設置電晶體N664被配置為向第二節點Qb施加地電壓。第一數據設置電晶體N662被連接 在感測節點感測部件670和第一節點Q之間，並且被配置為響應於第一數據設置信號RESET 而把由感測節點感測部件670所轉送的地電壓施加到第一節點Q。此外，第二數據設置晶體 管N664被連接在感測節點感測部件670和第二節點Qb之間，並且被配置為響應於第二數 據設置信號SET而把由感測節點感測部件670所轉送的地電壓施加到第二節點Qb。
感測節點感測部件670根據感測節點SO的電壓電平向數據設置部件660施加地 電壓。為此，感測節點感測部件670包括在數據設置部件660和接地端VSS之間連接的NMOS
14電晶體N670。據此，感測節點感測部件670根據感測節點SO的電壓電平向數據設置部件 660施加地電壓。只有當感測節點的電壓電平為高電平時，感測節點感測部件670才向數據 設置部件660施加地電壓。當施加高電平的第一數據設置信號RESET時，地電壓被施加到 第一節點Q。在這種情況下，判定已經把低電平數據施加到第一節點Q。然而當施加高電平 的第二數據設置信號SET時，地電壓被施加到第二節點Qb。在這種情況下，判定已經把高電 平數據施加到第一節點Q。 數據傳送部件680有選擇地把在數據鎖存部件650的第一節點Q中所存儲的數據 施加到感測節點S0。為此，數據傳送部件680包括數據傳送電晶體N680，其被配置為響應 於數據傳送信號TRAN而有選擇地連接第一節點Q和感測節點S0。 感測節點放電部件690根據在數據鎖存部件650中所存儲的數據並且響應於感測 節點放電信號DISSO來有選擇地使感測節點SO接地。依照一個或多個實施例，當用於通知 編程已經完成的數據或禁止編程的數據被存儲在數據鎖存部件650中時，並且當施加感測 節點放電信號DISSO時，感測節點被接地。 為此，感測節點放電部件690包括在感測節點SO和接地端之間串聯的第一切換元 件N692和第二切換元件N694。感測節點放電信號DISSO被施加到第一切換元件N692的柵 極。第一切換元件N692被連接在感測節點SO和第二切換元件N694之間。在數據鎖存部 件650的第一節點Q中所存儲的數據被施加到第二切換元件N694的柵極。第二切換元件 N694被連接在接地端和第一切換元件N692之間。 或者，由第一節點Q接通的切換元件N692可以被連接到感測節點S0，並且響應於 感測節點放電信號DISSO而導通的切換元件N694可以被連接到接地端(690_1)。
或者，由第二節點Qb接通的PMOS電晶體P692可以被連接到感測節點S0，並且響 應於感測節點放電信號DISSO而導通的切換元件N694可以被連接到接地端(690_2)。
或者，由第二節點Qb接通的PMOS電晶體P694可以被連接到接地端，並且響應於 感測節點放電信號DISSO而導通的切換元件N692可以被連接到感測節點S0(690_3)。
例如，當數據'0' ( S卩，要編程的數據)被存儲在第一節點Q中時，因為切換元件 N694未導通，所以感測節點S0不被放電。此外，如果沒有施加感測節點放電信號DISSO，那 麼儘管數據'l'(即，禁止編程的數據)被存儲在第一節點Q中，感測節點卻不被放電。
如果在數據'1'(即，禁止編程的數據)被存儲在第一節點Q中的狀態下施加感測 節點放電信號DISSO，那麼感測節點S0被放電。在這種情況下，相應的位線不被預充電到 高電平。此外，當數據'0'(即，要編程的數據)通過最初數據輸入被存儲在第一節點Q中
時，在存儲於第一節點q中的數據在完成編程之後改變為數據'r的狀態下，然後施加感測
節點放電信號DISSO，感測節點S0被放電。在這種情況下，相應的位線不被預充電到高電
平。換句話說，位線不被預充電不僅針對禁止編程的單元，而且針對當重複地執行編程操作 和驗證操作時被編程為具有基準電壓或更高電壓的單元。 驗證信號輸出部件696根據在數據鎖存部件650的第一節點Q中所存儲的數據來 輸出用於表明是否已經完成驗證的信號。為此，驗證信號輸出部件696包括PM0S電晶體 P696，其被配置為響應於第一節點Q的信號來向驗證信號輸出端子nWD0轉送高電平的電源 電壓。或者，可以使用NMOS電晶體，其被配置為響應於第一節點Q的信號來向驗證信號輸 出端子nWDO轉送高電平的電源電壓。
同時，儘管在附圖中並未示出，不過可以包括附加切換元件，其起到位線選擇部件 630的NM0S電晶體N636和N638的作用。換句話說，可以在位線選擇部件630和感測節點 SO之間連接被配置為響應於位線感測信號PBSENSE而導通的NMOS電晶體，以便代替NMOS 電晶體N636和N638的角色。 圖7A是示出當執行依照一個實施例的非易失性存儲設備的驗證操作時施加的各 個控制信號的波形，和圖7B是示出依照一個實施例的非易失性存儲設備的編程和驗證方 法的流程圖。 在編程操作之前，在步驟710把外部數據存儲在每個頁緩衝器中。即，要編程的數
據或禁止編程的數據存儲在頁緩衝器的數據鎖存部件650中。 在步驟720，依照輸入數據執行編程操作。 對於編程操作的詳細描述，可以參考圖5的描述。 接下來，只對其中存儲要編程的數據的單元執行驗證操作，而不對其餘單元執行 驗證操作。即，不對被編程為具有基準電壓或更高電壓的單元或禁止編程的單元執行驗證 操作。 為此，在步驟730根據在頁緩衝器中所存儲的數據，感測節點被有選擇地預充電 (周期T1)。 在終止感測節點和位線之間連接的狀態下，感測節點被預充電到高電平，但是根 據在數據鎖存部件中所存儲的數據，感測節點被有選擇地放電。即，通過施加低電平的感測 節點預充電信號Prech b來把感測節點SO預充電到高電平。然後施加高電平的感測節點 放電信號DISSO。從而，只針對其中已存儲了要編程的數據的頁，才把感測節點預充電到高 電平。 在要編程的數據正被存儲到數據鎖存部件650中的情況下，感測節點放電部件 690不管感測節點放電信號DISS0如何都不能向感測節點提供地電壓。相反，當用於通知編 程完成的數據或禁止編程的數據被存儲在數據鎖存部件650中時，感測節點放電部件690 響應於感測節點放電信號DISSO而向感測節點提供地電壓，因此感測節點保持在接地狀 態。 接下來，在步驟740，感測節點被連接到位線，使得所述位線被有選擇地預充電 (周期T2)。通過施加第一電壓VI的位線選擇信號BSL或位線感測信號PBSENSE來把位線預 充電到高電平(Vl-Vt)，其中Vt是指如圖6中所示的電晶體(N636或N638)的閾值電壓。 這裡，施加漏選信號DSL和源選信號SSL，使得在位線和共用源線之間可以形成電流路徑。
這裡，由於其中存儲有禁止編程的數據或用於表示編程完成的數據的頁緩衝器的 感測節點處於接地狀態，所以位線也保持在接地狀態。 然後在步驟750執行根據要驗證的單元的閾值電壓來改變位線的電壓電平的評 價步驟(周期T3)。 停止施加位線選擇信號BSL或位線感測信號PBSENSE，並且終止在感測節點和位 線之間的連接，使得根據要驗證的單元的閾值電壓來改變位線的電壓電平。這裡，基準電壓 (Vver)被施加到連接到要驗證的單元的字線，並且通過電壓(Vpass)被施加到連接到其餘 單元的字線。因此，所有其餘單元變為導通狀態。
在要驗證的單元的閾值電壓已經通過編程操作而上升到基準電壓的情況下，因為 相應的單元沒有導通，所以在位線和共用源線之間不形成電流路徑，因此位線保持在預充 電電平。相反，當要驗證的單元的閾值電壓儘管進行了編程操作然而還是低於基準電壓時， 因為相應的單元導通，所以在位線和共用源線之間形成電流路徑，因此位線的電壓電平被 放電到低電平。 同時，被連接到禁止編程的單元的位線保持在接地狀態，這是因為它在先前操作 (T2)中已經處於放電狀態。在現有技術中，被連接到禁止編程的單元的位線在高電平狀態 中也被放電，由此消耗了大量電流。然而在一個或多個實施例中，因為放電狀態保持原樣， 所以不存在電流消耗。此外，其閾值電壓已經通過重複的編程和驗證操作而上升到基準電 壓的單元(即，已經編程的單元)在先前操作(T2)中也處於放電狀態。據此，因為接地狀 態保持原樣，所以可以抑制電流消耗。從而，可以使源線跳動現象和位線耦合噪聲最小化。
同時，為了下一周期(T4)的操作，停止施加預充電信號Prech b和感測節點放電 信號DISSO，使得感測節點S0的狀態改變到浮置狀態。 接下來，在步驟760，位線的電壓電平被感測並且把所感測的電壓電平存儲在頁緩 衝器中(周期T4)。 通過施加第二電壓V2的位線選擇信號BSL或位線感測信號PBSENSE來感測位線 的電壓電平。 當因為要驗證的單元的閾值電壓低於基準電壓而由此位線的電壓電平低於第二
電壓V2時，通過施加第二電壓V2來接通NM0S電晶體N636或N638，因此感測節點和位線被
連接。據此，感測節點SO的電壓電平也被放電到低電平。另一方面，在禁止編程的單元的
情況下，感測節點S0保持在最初操作非易失性存儲設備時的接地狀態。 相反，當因為要驗證的單元的閾值電壓高於基準電壓而由此位線的電壓電平保持
在高電平時，因為通過施加第二電壓V2而斷開NM0S電晶體N636或N638，所以感測節點和
位線未被連接。據此，浮置狀態的感測節點S0的電壓電平保持原樣。根據感測節點SO的電壓電平來判定是否要操作感測節點感測部件670。 S卩，只有
當要驗證的單元的閾值電壓高於基準電壓時，感測節點SO才保持在高電平並且感測節點
感測部件670也工作。這裡，如果施加第二數據設置信號SET，那麼地電壓被施加到第二節
點Qb並由此數據'l'被存儲在第一節點Q中。如上所述，當最初輸入數據時，數據'0'(即，
要編程的數據)被存儲在第一節點Q中，而如果判定閾值電壓已經上升到基準電壓從而已
經完成編程，那麼數據'l'(即，編程完成數據)被存儲在第一節點Q中。 S卩，存儲在第一節點Q中的數據'r用作禁止編程的數據或編程完成數據。在當
首次輸入數據時輸入數據'r的情況下，相應的數據指的是禁止編程的數據。相反，當在首 次輸入數據時輸入數據'o'(即，要編程的數據)並然後將其變為數據'r時，所述數據指 的是編程完成數據。 作為驗證的結果，在步驟770判定是否已經編程了所有要編程的單元。作為判定 的結果，如果判定尚未編程所有單元，那麼在步驟780使編程電壓增加階躍電壓，並且重複 地執行編程操作和驗證操作的循環。 數據'r最初被存儲在禁止編程的單元中。如果判定數據'r已經被存儲在所有 頁緩衝器的第一節點q中，那麼判定針對單元的驗證操作已經完成。然而作為判定的結果，如果判定所有單元已經被編程，那麼終止編程操作。 如上所述，在驗證操作中，不對連接到禁止編程的單元的位線執行預充電操作，而
是所述位線保持在接地狀態。從而，可以使位線耦合噪聲和源線跳動現象最小化。
圖8是示出依照另一實施例的非易失性存儲設備的頁緩衝器的電路圖。 頁緩衝器800包括位線選擇部件810、位線感測部件812、感測節點預充電部件
814、感測節點感測部件816、第一寄存器820、第二寄存器830、第三寄存器840和通過/失
敗檢查部件880。 對於位線選擇部件810的構造的詳細描述，可以參考在圖6中所示出的位線選擇 部件630的描述。 此實施例被配置為包括在位線選擇部件810和感測節點SO之間連接的位線感測 部件812。位線感測部件812響應於位線感測信號PBSENSE而導通，並且被配置為包括在位 線選擇部件810和感測節點SO之間連接的NMOS電晶體N812。當執行驗證/讀取操作時， 施加感測電壓(圖7中的VI和V2)使得特定存儲單元的狀態可以被轉送到感測節點。依 照此構造，位線選擇部件810的NMOS電晶體N815和N817用來有選擇地連接位線和位線共 用節點BLCM。施加高電平或低電平信號的控制信號(BSLe或BSLo)。 對於感測節點預充電部件814和感測節點感測部件816的描述，可以參考在圖6 中所示出的感測節點預充電部件640和感測節點感測部件670的描述。
第一寄存器820包括鎖存部件822、數據設置部件826、數據傳送部件824和第一 感測節點放電部件850。鎖存部件822被配置為存儲數據。數據設置部件826被配置為響 應於數據設置信號CRST和CSET而把由感測節點感測部件816所轉送的地電壓轉送到鎖存 部件822。數據傳送部件824被配置為把在鎖存部件822的第一節點QC_N中所存儲的數據 轉送到感測節點S0。第一感測節點放電部件850被配置為根據在鎖存部件822中所存儲的 數據並且響應於第一感測節點放電信號DISQC來有選擇地使感測節點SO接地。
鎖存部件822包括第一反相器IV822和第二反相器IV823。第一反相器IV822的 輸出端子被連接到第二反相器IV823的輸入端子，並且第二反相器IV823的輸出端子被連 接到第一反相器IV822的輸入端子。在第一反相器IV822的輸出端子和第二反相器IV823 的輸入端子之間的節點被稱為第一節點QC—N，並且在第二反相器IV823的輸出端子和第一 反相器IV822的輸入端子之間的節點被稱為第二節點QC。據此，具有相反電平的數據被存 儲在第一節點QC_N和第二節點QC中。 數據設置部件826包括NMOS電晶體N828和NMOS電晶體N826。 NMOS電晶體N828 被配置為響應於第一數據設置信號CSET而把由感測節點感測部件816所轉送的地電壓施 加到第一節點QC_N。 NMOS電晶體N826被配置為響應於第二數據設置信號CRST而把由感 測節點感測部件816所轉送的地電壓施加到第二節點QC。 數據傳送部件824包括NMOS電晶體N824，其被配置為響應於數據傳送信號TRANC 而把在鎖存部件822的第一節點QC_N中所存儲的數據轉送到感測節點S0。據此，當施加數 據傳送信號TRANC時，在第一節點QC_N中所存儲的數據被轉送到感測節點S0。
第一感測節點放電部件850根據在鎖存部件822中所存儲的數據並且響應於第一 感測節點放電信號DISQC來有選擇地使感測節點SO接地。依照一個或多個實施例，當禁止 編程的數據或用於通知已經完成編程的數據被存儲在第一寄存器的鎖存部件822中時，並且當施加第一感測節點放電信號DISQC時，使感測節點SO接地。 為此，第一感測節點放電部件850包括第一切換元件N852和第二切換元件N854， 它們被串聯在感測節點SO和接地端之間。第一感測節點放電信號DISQC被施加到第一切 換元件N852的柵極，並且第一切換元件N852被連接在感測節點SO和第二切換元件N854 之間。在鎖存部件822的第一節點QC_N中所存儲的數據被施加到第二切換元件N854的柵 極，並且第二切換元件N854被連接在接地端和第一切換元件N852之間。
第二寄存器830包括鎖存部件832、數據設置部件836、數據傳送部件834和第二 感測節點放電部件860。鎖存部件832被配置為存儲數據。數據設置部件836被配置為響 應於數據設置信號MRST和MSET而把由感測節點感測部件816所轉送的地電壓轉送到鎖存 部件832。數據傳送部件834被配置為把在鎖存部件832的第一節點QM_N中所存儲的數據 轉送到感測節點S0。第二感測節點放電部件860被配置為根據在鎖存部件832中所存儲的 數據並且響應於第二感測節點放電信號DISQM來有選擇地使感測節點SO接地。
鎖存部件832包括第一反相器IV832和第二反相器IV833。第一反相器IV832的 輸出端子被連接到第二反相器IV833的輸入端子，並且第二反相器IV833的輸出端子被連 接到第一反相器IV832的輸入端子。在第一反相器IV832的輸出端子和第二反相器IV833 的輸入端子之間的節點被稱為第一節點QM_N，以及在第二反相器IV833的輸出端子和第一 反相器IV832的輸入端子之間的節點被稱為第二節點QM。據此，具有相反電平的數據被存 儲在第一節點QM_N和第二節點QM中。 數據設置部件836包括NM0S電晶體N838和NM0S電晶體N836。 NM0S電晶體N838 被配置為響應於第一數據設置信號MSET而把由感測節點感測部件816所轉送的地電壓施 加到第一節點QM_N。 NM0S電晶體N836被配置為響應於第二數據設置信號MRST而把由感 測節點感測部件816所轉送的地電壓施加到第二節點QM。 數據傳送部件834包括NM0S電晶體N834，其被配置為響應於數據傳送信號TRANM 而把在鎖存部件832的第一節點QM_N中所存儲的數據轉送到感測節點S0。據此，當施加數 據傳送信號TRANM時，在第一節點QM_N中所存儲的數據可被轉送到感測節點S0。
第二感測節點放電部件860根據在鎖存部件832中所存儲的數據並且響應於第二 感測節點放電信號DISQM來有選擇地使感測節點SO接地。依照一個或多個實施例，當禁止 編程的數據被存儲在第二寄存器的鎖存部件832中時，並且當施加第二感測節點放電信號 DISQM時，感測節點SO被接地。 為此，第二感測節點放電部件860包括第一切換元件N862和第二切換元件N864， 它們被串聯在感測節點SO和接地端之間。第二感測節點放電信號DISQM被施加到第一切 換元件N862的柵極，並且第一切換元件N862被連接在感測節點SO和第二切換元件N864 之間。在鎖存部件832的第一節點QM_N中所存儲的數據被施加到第二切換元件N864的柵 極，並且第二切換元件N864被連接在接地端和第一切換元件N862之間。
第三寄存器840包括鎖存部件842、數據設置部件846、數據傳送部件844和第三 感測節點放電部件870。鎖存部件842被配置為存儲數據。數據設置部件846被配置為響 應於數據設置信號TRST和TSET而把由感測節點感測部件816所轉送的地電壓轉送到鎖存 部件842。數據傳送部件844被配置為把在鎖存部件842的第一節點QT_N中所存儲的數據 轉送到感測節點S0。第三感測節點放電部件870被配置為根據在鎖存部件842中所存儲的數據並且響應於第三感測節點放電信號DISQT來有選擇地使感測節點SO接地。
鎖存部件842包括第一反相器IV842和第二反相器IV843。第一反相器IV842的輸出端子被連接到第二反相器IV843的輸入端子，並且第二反相器IV843的輸出端子被連接到第一反相器IV842的輸入端子。在第一反相器IV842的輸出端子和第二反相器IV843的輸入端子之間的節點被稱為第一節點QT—N，並且在第二反相器IV843的輸出端子和第一反相器IV842的輸入端子之間的節點被稱為第二節點QT。據此，具有相反電平的數據被存儲在第一節點QT_N和第二節點QT中。 數據設置部件846包括NMOS電晶體N848和NMOS電晶體N846。 NMOS電晶體N848被配置為響應於第一數據設置信號TSRT而把由感測節點感測部件816所轉送的地電壓施加到第一節點QT_N。 NMOS電晶體N846被配置為響應於第二數據設置信號TRST而把由感測節點感測部件816所轉送的地電壓施加到第二節點QT。 數據傳送部件844包括NMOS電晶體N845和NMOS電晶體N844。 NMOS電晶體N845被配置為響應於第一數據傳送信號TRANT而把在鎖存部件842的第一節點QT_N中所存儲的數據轉送到感測節點SO。 NMOS電晶體N844被配置為響應於第二數據傳送信號TRANT_N而把在鎖存部件842的第二節點QT中所存儲的數據轉送到感測節點SO。據此，當施加數據傳送信號TRANT和TRANT_N的各信號時，在鎖存部件842的各節點QT和QT_N中所存儲的數據可以被轉送到感測節點SO。 第三感測節點放電部件870根據在鎖存部件842中所存儲的數據並且響應於第三感測節點放電信號DISQT來有選擇地使感測節點SO接地。依照一個或多個實施例，當禁止編程的數據被存儲在第三寄存器的鎖存部件842中時，並且當施加第三感測節點放電信號DISQT時，感測節點SO被接地。 為此，第三感測節點放電部件870包括第一切換元件N872和第二切換元件N874，它們被串聯在感測節點SO和接地端之間。第三感測節點放電信號DISQT被施加到第一切換元件N872的柵極，並且第一切換元件N872被連接在感測節點SO和第二切換元件N874之間。在鎖存部件842的第一節點QT_N中所存儲的數據被施加到第二切換元件N874的柵極，並且第二切換元件N874被連接在接地端和第一切換元件N872之間。
通過/失敗檢查部件880根據在第一寄存器820中所包括的鎖存部件822的第一節點QC_N中所存儲的數據和在第二寄存器830中所包括的鎖存部件832的第二節點QM中所存儲的數據，並且響應於驗證檢查信號PBCHECK，來檢查驗證操作是失敗還是通過。
即便在用於2位MLC編程操作的頁緩衝器中，如上所述在一個頁緩衝器中包括三個寄存器，感測節點放電部件可以用來在驗證操作期間有選擇地使位線預充電。這裡，可以根據操作頁緩衝器的目的來改變感測節點放電部件的構造。例如，如果尋求只根據三個寄存器之一來執行編程操作和驗證操作，那麼可以只使用被連接到相應寄存器的一個感測節點放電部件來執行目標操作。在稍後要描述的驗證方法中，使用兩個感測節點放電部件來有選擇地使位線預充電。 圖9是示出依照另一實施例的非易失性存儲設備的驗證方法的圖，和圖10是示出依照又一實施例的非易失性存儲設備的驗證方法的圖。 在非易失性存儲設備的典型驗證操作中，判定閾值電壓是否高於單個基準電壓。近來使用了雙重驗證方法，該方法即便在使用單個狀態的編程操作中也使用兩個基準電
20壓。 如圖9和10所示，首先假定執行了編程操作而使得所有閾值電壓具有第一基準電壓PV1或更高。在典型情況下，通過向字線施加第一基準電壓PV1來執行驗證操作，所述字線被連接到包括要驗證的單元的頁。此方法與參考圖7A所描述的施加基準電壓(Vver)的方法相同。 在雙重驗證方法中，通過施加略低於第一基準電壓PV1的第一預備電壓PV1'再次執行驗證操作。即，首先執行基於第一預備電壓PV1'的驗證操作，繼而執行基於第一基準電壓PV1的驗證操作。 換句話說，對擦除狀態的單元執行編程操作，但是在編程操作之前執行根據第一
預備電壓pvr的驗證操作。這裡，通過把位線的電壓(單元的溝道電壓)維持在ov直到位線的電壓達到第一預備電壓pvr ，來執行編程操作。 然後通過略微提高位線電壓，來對被編程為具有第一預備電壓PV1'或更高的單元執行編程操作，直到單元被編程為具有第一基準電壓PV1或更高。由於不存在被施加到每個單元的浮柵的編程電壓(Vpgm)的值的變化，所以在編程電壓和位線電壓之間的差異減小。據此，優點在於施加實質上減小的編程電壓。從而，略微減小了閾值電壓通過編程操作的改變量。通過減小其閾值電壓幾乎已經達到第一基準電壓PV1的單元的閾值電壓的改變量，此操作用來使單元的閾值電壓分布變窄。換句話說，對於被編程為具有高於第一預備電
壓pvr但是低於第一基準電壓pvi的閾值電壓的單元來說，通過略微提高位線電壓來對所
述單元執行編程操作，並且根據第一基準電壓PV1來對所述單元執行驗證操作。 接下來，如果所有單元被編程為具有第一基準電壓PV1，那麼編程操作完成。此操
作也可以被應用於MLC編程操作。由於在每個狀態中執行雙重驗證，所以即便在具有幾個
狀態的MLC編程操作中，也只須通過以逐個狀態為基礎設置基準電壓和預備電壓來執行驗
證操作。下面描述其中把雙重驗證操作應用於一個或多個實施例的例子。 首先，在步驟1010，要編程的數據或禁止編程的數據被存儲在每個頁緩衝器中。參
照圖8的寄存器，在禁止編程的單元的情況下，數據'l'被存儲在第二寄存器的鎖存部件
832的第一節點和第三寄存器的鎖存部件842的第一節點的每個中。在要編程的單元的情
況下，數據'0'被存儲在第二寄存器的鎖存部件832的第一節點和第三寄存器的鎖存部件
842的第一節點的每個中。 在雙重驗證操作中，使用至少兩個寄存器來判定單元是否已經被編程為具有第一預備電壓PV1'或更高(更高電壓)或第一基準電壓PV1。依照一個或多個實施例，用於表
明單元是否已經被編程為具有第一預備電壓pvi'或更高的數據可以被存儲在第三寄存器
中，並且用於表明單元是否已經被編程為具有第一基準電壓PV1或更高的數據可以被存儲
在第二寄存器中。 或者，用於表明單元是否已經被編程為具有第一預備電壓PV1'或更高(更高電
壓)的數據可以被存儲在除特定第三寄存器之外的第一或第二寄存器中，並且用於表明單
元是否已經被編程為具有第一基準電壓PV1或更高的數據可以被存儲在除特定第二寄存
器之外的第一或第三寄存器中。 然後在步驟1020，依照輸入數據執行編程操作。對於編程操作的詳細描述，可以參考圖5的描述。
在步驟1030根據在頁緩衝器中所存儲的數據來有選擇地使感測節點預充電。這 裡，在感測節點和位線之間的連接被終止的狀態中，感測節點被預充電到高電平，但是根據 在數據鎖存部件中所存儲的數據來有選擇地使感測節點放電。即，通過施加低電平的感測 節點預充電信號Prech b來把感測節點SO預充電到高電平。接下來，然後施加高電平的第 二感測節點放電信號DISQM和第三感測節點放電信號DISQT。或者，可以只施加第三感測 節點放電信號DISQT。由於對於被編程為具有第一預備電壓PV1'或更高的單元來說，數據 '1'被存儲在第三寄存器的第一節點QT_n中，所以對於被編程為具有第一預備電壓PV1'的 單元，可以只通過施加第三感測節點放電信號DISQT來使感測節點接地。
從而，只對於其中已經存儲了要編程的數據的頁緩衝器，才把感測節點預充電到 高電平。 在要編程的數據正被存儲到頁緩衝器的鎖存部件中的情況下，感測節點放電部件 可以不管各自的感測節點放電信號如何都不向各自的感測節點提供地電壓。然而，當禁止 編程的數據或用於通知編程已經完成的數據被存儲在鎖存部件832和842中時，感測節點 放電部件響應於各自的感測節點放電信號而向各自的感測節點提供地電壓，因此所述感測 節點保持在接地狀態。特別地是，在被編程為具有第一預備電壓PV1'或更高的單元中，依 照稍後要描述的驗證操作，數據'1'被存儲在第三寄存器的鎖存部件842中。據此，依照第 三感測節點放電部件的操作來使感測節點放電。
接下來，在步驟1040執行基於第一預備電壓的驗證操作。 為此，在第一預備電壓PV1'被施加到包括要驗證的單元的字線的狀態下，執行圖 7A的步驟T2、T3和T4。 這裡，其數據響應於感測節點的電壓電平而改變的鎖存部件被指定為第三寄存器 的鎖存部件842。更詳細地，當數據正被存儲時，施加數據設置信號TRST，使得數據'l'被 存儲在第一節點QT—n中。 從而，在被編程為具有第一預備電壓PV1'或更高的單元中，所述單元屬於要被編 程的單元，數據'l'被存儲在第三寄存器的鎖存部件842的第一節點QT_n中。接下來，在 步驟1050重複地執行編程操作和驗證操作，直到要編程的單元被編程為具有第一預備電
壓pvr或更高。當如上所述在已經完成編程之後數據'r被存儲在第一節點qt_n中時，
在先前步驟1030中感測節點通過第三感測節點放電部件870接地。 接下來，如果要編程的單元被編程為具有第一預備電壓PV1'或更高，那麼重複地
執行編程操作和驗證操作，但是執行基於第一基準電壓PV1的驗證操作。 在這種情況下，略微不同地執行編程操作。在步驟1060根據在頁緩衝器中所存儲
的數據並通過略微提高位線電壓來執行編程操作。 S卩，根據在第二寄存器的鎖存部件832和第三寄存器的鎖存部件842中所存儲的
數據來判定是否提高位線電壓。在鎖存部件的第一節點中都存儲有數據'r的情況下，位線
已經被預充電到高電平狀態VCC，因此位線不再是編程的對象。此外，當在鎖存部件的第一 節點中都存儲有數據'0'時，位線已經變為低電平狀態，因此位線變為編程的對象。然而， 當數據'l'被存儲在第三寄存器的鎖存部件的第一節點QT_n中並且數據'0'被存儲在第 二寄存器的鎖存部件的第一節點QM_n中時，因為單元已經被編程為具有第一預備電壓或 更高，所以位線的電壓電平略微上升。從而，藉助在位線的電壓電平方面的增加量來降低在
22施加到浮柵的編程電壓和位線的電壓(即，溝道電壓)之間的差異。據此，優點在於實質上 降低了編程電壓。 在執行基於第一基準電壓PV1的驗證操作之前，在步驟1070根據在頁緩衝器中所 存儲的數據來有選擇地使感測節點預充電。 在感測節點和位線間的連接被終止的狀態中，感測節點被預充電到高電平，但是 根據在數據鎖存部件中所存儲的數據來有選擇地使感測節點放電。即，通過施加低電平的 感測節點預充電信號Prech b來把所述感測節點SO預充電到高電平。然後施加高電平的 第二感測節點放電信號DISQM。在此步驟，因為根據在第二寄存器的鎖存部件中存儲的數據 來判定是否已經完成驗證，所以只施加第二感測節點放電信號DISQM。從而，只是對於存儲 要編程的數據的頁緩衝器來說，感測節點才被預充電到高電平。 在要編程的數據被存儲到第二寄存器的鎖存部件832中的情況下，感測節點放電 部件可以不向各自的感測節點施加地電壓，而不管各自感測節點放電信號施加與否。然而， 當禁止編程的數據或用於通知編程已經完成的數據被存儲在鎖存部件832中時，感測節點 放電部件響應於感測節點放電信號而向感測節點施加地電壓，因此所述感測節點保持在接 地狀態。在此步驟，在被編程為具有第一基準電壓PV1或更高的單元中，通過稍後要描述的 驗證操作，數據'1'被存儲在第二寄存器的鎖存部件832中。據此，藉助第二感測節點放電 部件的操作來使感測節點放電。 然後在步驟1080根據第一基準電壓PV1來執行驗證操作。 為此，在第一基準電壓PV1'被施加到包括要驗證的單元的字線的狀態下，執行圖 7A的步驟T2、T3和T4。 這裡，其數據已經根據感測節點的電壓電平而改變的鎖存部件被指定為第二寄存 器的鎖存部件832。更詳細地，當數據正被存儲時，施加數據設置信號MRST，使得數據'l' 被存儲在第一節點QM_N中。 因此，在要編程的一些單元的情況下，所述單元已經被編程為具有第一基準電壓 PV1或更高，數據'1'被存儲在第二寄存器的鎖存部件832的第一節點QM_N中。接下來， 在步驟1090重複地執行編程操作和驗證操作的循環，直到要編程的單元被編程為具有第 一基準電壓PV1或更高。在如上所述在已經完成編程之後把數據'l'存儲在第一節點QM_ N中的情況下，在先前步驟1070中感測節點通過第二感測節點放電部件860接地。
如果所有要編程的單元藉助此雙重驗證操作被編程為具有第一基準電壓PV1或 更高，那麼判定編程已經完成。 圖11是依照另一實施例的非易失性存儲設備的電路圖。 非易失性存儲設備1100包括如在圖6的非易失性存儲設備600中能夠只對要編 程的單元執行驗證操作的構造。 非易失性存儲設備1100包括存儲單元陣列1110和頁緩衝器1120，所述存儲單元 陣列1110具有存儲單元，所述頁緩衝器1120被連接到存儲單元並且被配置為把特定數據 編程到存儲單元中或者從存儲單元中讀取數據。 對於存儲單元陣列1110的詳細構造，應當參照圖4的描述，參照的程度是兩副圖 適用相同的描述。 頁緩衝器1120包括位線選擇部件1130，被配置為把連接到特定存儲單元的位線有選擇地連接到感測節點SO ;數據鎖存部件1150，被配置為暫時存儲要編程到特定單元中 的數據或暫時存儲從特定單元所讀取的數據；數據設置部件1160，被配置為輸入要被存儲 到數據鎖存部件中的數據；感測節點感測部件1170，被配置為根據感測節點的電平向數據 鎖存部件的特定節點施加地電壓；數據傳送部件1180，被配置為向感測節點施加在數據鎖 存部件中所存儲的數據；和驗證信號輸出部件1190，被配置為根據在數據鎖存部件1150中 存儲的數據來通知是否已完成驗證。 除感測節點電壓設置部件1140之外的構造元件對應於圖6的各構造元件，因而省 略對其進行的描述。另一方面，頁緩衝器1120並不包括圖6的感測節點預充電部件640。
感測節點電壓設置部件1140擔當圖6的感測節點預充電部件640和感測節點放 電部件690的角色。感測節點電壓設置部件1140被連接到感測節點SO和數據鎖存部件 1150的第二節點Qb，並且被配置為包括NMOS電晶體N1140，所述NM0S電晶體N1140響應於 控制信號CON而導通。 在一個或多個實施例中，只對要編程的單元執行感測節點預充電操作。根據編程 狀態把不同的數據存儲在第一節點Q中。即，在要編程的單元的情況下，數據'0'被存儲在 第一節點Q中。在禁止編程的單元的情況下，數據'1'被存儲在第一節點Q中。同時，數據 鎖存部件1150的反相器IV1152和IV1154均具有CMOS類型，並且分別包括被串聯在電源 端和接地端之間的PMOS電晶體和NMOS電晶體。這裡，PMOS電晶體作為上拉元件起作用，其 被配置為響應於低電平信號而提供電源電壓；並且NMOS電晶體作為下拉元件起作用，其被 配置為響應於高電平信號而提供地電壓。據此，當數據'0'被存儲在第一節點Q中時，數據 鎖存部件1150可以向感測節點S0提供電源電壓。當數據'l'被存儲在第一節點Q中時， 數據鎖存部件1150可以向感測節點SO提供地電壓。 S卩，在要編程的單元的情況下，感測節點被預充電到高電平。在禁止編程的單元的 情況下，感測節點被預充電到低電平。如上所述，感測節點電壓設置部件1140擔當感測節 點放電功能和感測節點預充電功能的角色。據此，可以省略圖6的感測節點預充電部件640 和感測節點放電部件690。 在現有技術中，連接到禁止編程的單元的位線在高電平狀態中被放電，因此消耗 了大量電流。在一個或多個實施例中，因為連接到禁止編程的單元的位線保持在放電狀態， 所以幾乎沒有電流消耗。此外，其閾值電壓已經通過重複的編程和驗證操作上升到基準電 壓(例如超過或等於基準電壓)的單元(即，已經被編程的單元)也保持在放電狀態。據 此，因為接地狀態保持原樣，所以可以抑制電流消耗。從而，可以使位線之間的耦合噪聲和 源線跳動現象最小化。
權利要求
一種非易失性存儲設備，包括數據鎖存部件，被配置為存儲要編程到存儲單元中的數據或者存儲從存儲單元中所讀取的數據；和頁緩衝器，每一個均包括感測節點放電部件，所述感測節點放電部件被配置為根據在所述數據鎖存部件中所存儲的數據並且響應於感測節點放電信號來有選擇地使感測節點接地。
2. 如權利要求1所述的非易失性存儲設備，其中所述感測節點放電部件包括在所述感測節點和接地端之間串聯的第一切換元件和第 二切換元件，響應於感測節點放電信號來導通所述第一切換元件，以及 根據在所述數據鎖存部件中所存儲的數據來導通所述第二切換元件。
3. 如權利要求2所述的非易失性存儲設備，其中所述第一切換元件包括具有向其輸入感測節點放電信號的柵極的NM0S電晶體，以及 所述第二切換元件包括具有被連接到所述數據鎖存部件的第一節點的柵極的NM0S晶 體管。
4. 如權利要求1所述的非易失性存儲設備，其中所述感測節點放電部件被配置為當禁 止編程的數據或編程完成數據被存儲在所述數據鎖存部件中並且施加感測節點放電信號 時連接所述感測節點。
5. 如權利要求2所述的非易失性存儲設備，其中當禁止編程的數據或編程完成數據被 存儲在所述數據鎖存部件中時，所述第二切換元件導通。
6. 如權利要求1所述的非易失性存儲設備，其中每個頁緩衝器包括 感測節點預充電部件，配置為向所述感測節點施加具有高電平的電源電壓； 數據設置部件，配置為輸入要被存儲到所述數據鎖存部件中的數據； 感測節點感測部件，配置為根據感測節點的電平向所述數據鎖存部件的特定節點施加地電壓；數據傳送部件，配置為向所述感測節點施加在所述數據鎖存部件中所存儲的數據；禾口 驗證信號輸出部件，配置為根據在所述數據鎖存部件中所存儲的數據來通知是否已經 完成驗證。
7. —種非易失性存儲設備，包括第一寄存器，配置為存儲要編程到存儲單元中的數據或者存儲從存儲單元中所讀取的 數據；和頁緩衝器，每一個均包括第一感測節點放電部件，第一感測節點放電部件被配置為根 據在所述第一寄存器中所存儲的數據並且響應於第一感測節點放電信號來有選擇地使感 測節點接地。
8. 如權利要求7所述的非易失性存儲設備，其中所述第一感測節點放電部件包括在所述感測節點和接地端之間串聯的第一切換元件 和第二切換元件，響應於所述第一感測節點放電信號來導通所述第一切換元件，以及 根據在所述第一寄存器中所存儲的數據來導通所述第二切換元件。
9. 如權利要求7所述的非易失性存儲設備，其中所述頁緩衝器進一步包括 第二寄存器，配置為存儲要編程到存儲單元中的數據或者存儲從存儲單元中所讀取的數據；和第二感測節點放電部件，被配置為根據在所述第二寄存器中所存儲的數據並且響應於 第二感測節點放電信號來有選擇地使感測節點接地，其中所述第一寄存器和第二寄存器被並聯到相同的感測節點。
10. 如權利要求9所述的非易失性存儲設備，其中所述第一感測節點放電部件包括在所述感測節點和接地端之間串聯的第一切換元件 和第二切換元件，響應於所述第一感測節點放電信號來導通所述第一切換元件，以及 根據在所述第一寄存器中所存儲的數據來導通所述第二切換元件。
11. 如權利要求9所述的非易失性存儲設備，其中所述頁緩衝器進一步包括第三寄存器，配置為存儲要編程到存儲單元中的數據或者存儲從存儲單元中所讀取的數據；和第三感測節點放電部件，配置為根據在所述第三寄存器中所存儲的數據並且響應於第 三感測節點放電信號來有選擇地使感測節點接地，其中所述第一寄存器、第二寄存器和第三寄存器被並聯到相同的感測節點。
12. 如權利要求11所述的非易失性存儲設備，其中所述第一感測節點放電部件包括在所述感測節點和接地端之間串聯的第一切換元件 和第二切換元件，響應於所述第一感測節點放電信號來導通所述第一切換元件，以及 根據在所述第一寄存器中所存儲的數據來導通所述第二切換元件。
13. 如權利要求9所述的非易失性存儲設備，其中所述第二感測節點放電部件包括在所述感測節點和接地端之間串聯的第一切換元件 和第二切換元件，響應於所述第二感測節點放電信號來導通所述第一切換元件，以及 根據在所述第二寄存器中所存儲的數據來導通所述第二切換元件。
14. 如權利要求11所述的非易失性存儲設備，其中所述第三感測節點放電部件包括在所述感測節點和接地端之間串聯的第一切換元件 和第二切換元件，響應於所述第三感測節點放電信號來導通所述第一切換元件，以及 根據在所述第三寄存器中所存儲的數據來導通所述第二切換元件。
15. —種用於操作包括頁緩衝器的非易失性存儲設備的方法，每個頁緩衝器包括配置為根據在該頁緩衝器中所存儲的數據並且響應於感測節點放電信號來有選擇地使感測節點接地的感測節點放電部件，所述方法包括根據在所述頁緩衝器中所存儲的數據來執行編程操作； 有選擇地使感測節點預充電；通過連接所述感測節點和位線來有選擇地使所述位線預充電； 根據單元的狀態來改變所述位線的電壓電平；感測所述位線的電壓電平並且把所感測的位線的電壓電平存儲在所述頁緩衝器中；以及根據所存儲的數據來執行用於判斷所述編程操作是否已經完成的驗證操作。
16. 如權利要求15所述的方法，其中重複所述編程操作和所述驗證操作，直到要編程的單元被編程為具有基準電壓或更高電壓。
17. 如權利要求15所述的方法，其中根據在所述頁緩衝器中所存儲的數據來執行編程 操作包括當數據'0'被存儲在所述頁緩衝器的數據鎖存部件的第一節點中時，執行編程操作；以及當數據'r被存儲在所述頁緩衝器的數據鎖存部件的第一節點中時，禁止所述編程操作。
18. 如權利要求15所述的方法，其中根據在所述頁緩衝器中所存儲的數據來選擇性地預充電感測節點包括通過操作所述感測節點預充電部件來使所述感測節點預充電；以及當禁止編程的數據被存儲到所述頁緩衝器中時，通過操作所述感測節點放電部件來使 所述感測節點放電。
19. 如權利要求15所述的方法，其中根據在所述頁緩衝器中所存儲的數據來選擇性地 預充電感測節點包括通過操作所述感測節點預充電部件來使所述感測節點預充電；以及當編程完成數據被存儲到所述頁緩衝器中時，通過操作所述感測節點放電部件來使所 述感測節點放電，其中所述編程完成數據為要編程的單元已經被編程為具有基準電壓或更高電壓。
20. 如權利要求15所述的方法，其中通過連接所述感測節點和位線來使所述位線有選 擇地預充電包括當禁止編程的數據或編程完成數據被存儲在所述頁緩衝器中時，把所述位線維持在接 地狀態，其中要編程的單元已經被編程為具有基準電壓或更高電壓，其被存儲在所述頁緩衝器中。
21. 如權利要求15所述的方法，其中感測所述位線的電壓電平並且把所感測的位線的 電壓電平的存儲在所述頁緩衝器中包括當位線的電壓電平根據要驗證的單元的狀態的變化而改變特定電平或更多時，把編程 完成數據存儲在所述頁緩衝器中，其中要編程的單元已經被編程為具有基準電壓或更高。
22. —種用於操作包括若干寄存器和頁緩衝器的非易失性存儲設備的方法，其中每個頁緩衝器包括若干感測節點放電部件，所述感測節點放電部件被配置為根據在各自寄存器 中所存儲的數據並且響應於感測節點放電信號來有選擇地使感測節點接地，所述方法包括根據在所述頁緩衝器中所存儲的數據來執行編程操作；根據在所述頁緩衝器的第一寄存器中所存儲的數據來有選擇地使所述感測節點預充電；通過連接所述感測節點和位線來有選擇地使所述位線預充電；通過執行驗證操作，當單元被編程到第一預備電壓或更高時，把編程完成數據存儲到 第一寄存器中；當所有要編程的單元已經被編程為具有第一預備電壓或更高時，根據在所述頁緩衝器 中所存儲的數據來執行編程操作；根據在所述頁緩衝器的第二寄存器中所存儲的數據來有選擇地使所述感測節點預充電；通過執行驗證操作，當單元被編程到第一基準電壓或更高時，把編程完成數據存儲到 第二寄存器中；以及終止所述編程操作。
23. 如權利要求21所述的方法，其中根據在所述頁緩衝器中所存儲的數據來執行編程 操作包括當數據'0'被存儲在所述頁緩衝器的第一寄存器中時，執行所述編程操作；以及 當數據'l'被存儲在所述頁緩衝器的第一和第二寄存器中時，禁止所述編程操作。
24. 如權利要求21所述的方法，其中根據在所述頁緩衝器的第一寄存器中所存儲的數 據來選擇性地預充電感測節點包括通過操作感測節點預充電部件來使所述感測節點預充電；以及當禁止編程的數據或編程完成數據被存儲在所述頁緩衝器的第一寄存器中時，通過操 作第一感測節點放電部件來使所述感測節點放電。
25. 如權利要求21所述的方法，其中當所有要編程的單元已經被編程為具有第一預備 電壓或更高時根據在所述頁緩衝器中所存儲的數據來執行編程操作包括通過向要編程的單元施加位線電壓來執行所述編程操作，其中所述位線電壓高於OV 並且低於電源電壓。
26. 如權利要求21所述的方法，其中當所有要編程的單元已經被編程為具有第一預備 電壓或更高時根據在所述頁緩衝器中所存儲的數據來執行編程操作包括當數據'0'被存儲在所述頁緩衝器的第二寄存器中時，執行所述編程操作；以及 當數據'r被存儲在所述頁緩衝器的第一寄存器和第二寄存器中時，禁止所述編程操作。
27. 如權利要求21所述的方法，其中根據在所述頁緩衝器的第二寄存器中所存儲的數據來選擇性地預充電感測節點包括通過操作感測節點預充電部件來使所述感測節點預充電；以及當禁止編程的數據或編程完成數據被存儲在所述頁緩衝器的第二寄存器中時，通過操 作第二感測節點放電部件來使所述感測節點放電。
28. —種用於操作包括頁緩衝器的非易失性存儲設備的方法，每個頁緩衝器包括被配 置為根據在該頁緩衝器中所存儲的數據並且響應於感測節點放電信號來有選擇地使感測 節點接地的感測節點放電部件，所述方法包括根據在所述頁緩衝器中所存儲的數據來執行編程操作； 根據所存儲的要編程的數據來有選擇地執行驗證操作；以及重複所述編程操作和所述驗證操作，直到要編程的單元被編程為具有基準電壓或更高。
29. 如權利要求27所述的方法，其中根據在所述頁緩衝器中存儲的要編程的數據來選 擇性地執行驗證操作包括根據在所述頁緩衝器中所存儲的數據來有選擇地使所述感測節點預充電； 通過連接所述感測節點和位線來有選擇地使所述位線預充電； 根據要驗證的單元的狀態來改變所述位線的電壓電平；以及感測所述位線的電壓電平並且把所感測的位線的電壓電平存儲在所述頁緩衝器中。
30. —種包括頁緩衝器的非易失性存儲設備，其中每個頁緩衝器包括 數據鎖存部件，配置為存儲要編程到存儲單元中的數據或者存儲從存儲單元中所讀取的數據；和感測節點電壓設置部件，配置為根據在所述數據鎖存部件中所存儲的數據來使感測節 點接地或者向所述感測節點提供電源電壓。
31. 如權利要求29所述的非易失性存儲設備，進一步包括數據傳送部件，所述數據傳 送部件被配置為向所述感測節點有選擇地施加在所述數據鎖存部件的第一節點中所存儲 的數據。
32. 如權利要求29所述的非易失性存儲設備，其中所述感測節點電壓設置部件包括 NM0S電晶體，所述NMOS電晶體被連接到在所述感測節點和所述數據鎖存部件之間的第二 節點並且被配置為響應於控制信號而導通。
33. 如權利要求29所述的非易失性存儲設備，其中所述感測節點電壓設置部件當要編 程的數據被存儲在所述數據鎖存部件中時使所述感測節點預充電到高電平，並且當禁止編 程的數據被存儲在所述數據鎖存部件中時把所述感測節點放電到低電平。
全文摘要
公開了一種非易失性存儲設備及其操作方法，該非易失性存儲設備包括數據鎖存部件，被配置為存儲要編程到存儲單元中的數據或者存儲從存儲單元所讀取的數據，和頁緩衝器，每一個均包括感測節點放電部件，感測節點放電部件被配置為根據在數據鎖存部件中所存儲的數據並且響應於感測節點放電信號來有選擇地使感測節點接地。
文檔編號G11C16/10GK101783174SQ20091016555
公開日2010年7月21日 申請日期2009年7月30日 優先權日2009年1月21日
發明者李珉圭 申請人:海力士半導體有限公司