磁隨機存取存儲器及其讀出方法
2023-05-25 09:25:01 3
專利名稱：磁隨機存取存儲器及其讀出方法
技術領域：
本發明涉及利用磁阻(Magneto Resitive)效應存儲數據「1」、「0」的磁隨機存取存儲器(MAMMagnetic Random Access Memory)。
背景技術：
近年提出了多種利用新原理存儲數據的存儲器，其中之一是利用隧道磁阻(Tunneling Magneto Resitive以後記為TMR)效應存儲數據「1」、「0」的磁隨機存取存儲器。
公知的磁隨機存取存儲器有例如Roy Scheuerleinet.al的ISSCC2000Technical Digest p.128「A 10ns Read and Write Non-Volatile Memory ArrayUsing a Magnetic Tunnel Junction and FET Switch in each Cell」。
磁隨機存取存儲器是利用TMR元件存儲數據「0」、「1」。TMR元件的基本結構為由2個磁性層(強磁性層)夾住絕緣層(隧道絕緣層)。其中，為了得到最好的MR(Magneto Resitive)比等，提出了多種TMR元件的結構。
存儲在TMR元件中的數據由2個磁性層的磁化狀態是平行，還是反平行來判斷。在此，平行表示2個磁性層的磁化方向相同，反平行表示2個磁性層的磁化方向相反。
通常，在2個磁性層中的1個(固定層)附設有反強磁性層。反強磁性層是用於固定固定層的磁化方向的部件。因此，實際上根據2個磁性層中的另一個(自由層)的磁化方向確定存儲在TMR元件中的數據(「1」或「0」)。
在TMR元件的磁化狀態為平行時，夾在構成該TMR元件的2個磁性層之間的絕緣層(隧道絕緣層)的隧道電阻最低。例如，將該狀態作為「1」狀態。另外，在TMR元件的磁化狀態為反平行時，夾在構成該TMR元件的2個磁性層之間的絕緣層(隧道絕緣層)的隧道電阻最高。例如，將該狀態作為「0」狀態。
下面簡單說明對TMR元件的寫入/讀出操作原理。
TMR元件配置在相互交叉的寫入字線和數據選擇線(位線)的交點。另外，寫入是通過在寫入字線和數據選擇線流過電流，利用由流過兩個布線的電流生成的磁場，確定TMR元件的自由層的磁化方向來完成的。
例如，在寫入時，在寫入字線只流過朝向一方向的電流，在寫入位線流過根據寫入數據朝向一方向或另一方向的電流。在寫入位線流過朝向一方向的電流時，配置在寫入字線和寫入位線的交點的TMR元件的磁化狀態變成平行(「1」狀態)。另一方面，在寫入位線流過朝向另一方向的電流時，配置在寫入字線和寫入位線的交點的TMR元件的磁化狀態變成反平行(「0」狀態)。
讀出是例如通過在所選的TMR元件流過讀出電流，檢測該所選的TMR元件的電阻值來進行的。
讀出操作原理根據磁隨機存取存儲器的陣列結構有較大變化。在1個TMR元件串聯連接1個開關元件的陣列結構時，將連接到所選的讀出字線的開關元件設成導通狀態，在所選的TMR元件中流過讀出電流。若將該讀出電流引入讀出放大器，讀出所選的TMR元件的電阻值，則可以判斷該TMR元件的數據。
但是，該讀出存在1個較大問題。
由於讀出電流通過TMR元件內的絕緣層(隧道絕緣層)流過，所以TMR元件的電阻值很大程度上依賴於該絕緣層的厚度，具體說來，TMR元件的電阻值對於TMR元件內的絕緣層的厚度變化成指數變化。
即，當前報告的TMR元件內的隧道絕緣層的厚度為數nm程度，但在多個TMR元件間，隧道絕緣層的厚度偏差越大，電阻值的偏差成指數變大。
從而，磁隨機存取存儲器難以採用例如使用NOR型快速存儲器中採用的參考單元的讀出方式。
假設磁隨機存取存儲器中，利用差動讀出放大器比較所選的TMR元件的電阻值和參考單元的電阻值，讀出存儲在所選的TMR元件中的數據時，需要使數據不被因隧道的厚度偏差帶來的噪聲埋沒。
即，必需使由MR比(磁阻變化率)確定的TMR元件的電阻變化(磁化狀態平行時的電阻值和反平行時的電阻值之差)ΔR遠遠大於TMR元件和參考單元的電阻值的偏差。
但是，當前可實現的MR比一般為20～40％，最大為50％程度，若考慮大量生產時的製造餘量和成品率等，該程度的MR比達不到不能被噪聲埋沒的、充分大的TMR元件的電阻變化部分ΔR的目的。
作為用於解決有關上述讀出問題的提案之一，公知的技術有在2個TMR元件中存儲1位數據的技術，即在2個TMR元件的一個中存儲正確的數據，另一個存儲相反數據，在讀出時比較兩者數據的技術。該技術中，可以實質上使MR比導致的電阻變化ΔR變成2倍。
但是，此時由於在2個TMR元件中存儲1位數據，所以自然而然對存儲器容量的增大不利。另外，該技術中，由於不是去除多個TMR元件間的電阻值的偏差帶來的影響，所以還不能根據多個TMR元件間的電阻值偏差的大小，說明TMR元件的電阻變化部分ΔR充分大。
但是，在美國申請09/961,326中提出了解決有關讀出的問題、即有關多個TMR元件間的電阻值的偏差的問題，同時有利於存儲單元的高集成化、存儲器容量的大容量化等的劃時代的技術。
採用該技術的磁隨機存取存儲器具有並聯連接多個TMR元件的陣列結構。
在讀出時，在並聯連接的多個TMR元件中流過讀出電流，利用讀出放大器檢測此時的多個TMR元件的電阻值。接著，在多個TMR元件中所選的TMR元件中寫入規定數據。接著，在並聯連接的多個TMR元件中再次流過讀出電流，利用讀出放大器檢測此時的多個TMR元件的電阻值。
比較先檢測的多個TMR元件的電阻值和後檢測的多個TMR元件的電阻值，在兩者實質上相同時，判斷所選的TMR元件的數據為規定數據，在不同時，判斷所選的TMR元件的數據為與規定數據值相反的數據。
根據該讀出操作原理，與讀出時的多個TMR元件間的電阻值偏差無關，可以正確讀出所選的TMR元件的電阻值(或MR)。從而，採用了該讀出操作原理的磁隨機存取存儲器的可實現性較高。
另外，該讀出操作原理有時在讀出時會破壞存儲在所選的TMR元件中的數據(破壞讀出)。從而，在判斷了所選的TMR元件的數據值之後，需要對該TMR元件重新寫入數據。
像這樣，在美國申請09/961,326中提出的技術非常有效，但沒有具體提出寫入驅動器等寫入電路和讀出放大器等讀出電路。另外，為了提高磁隨機存取存儲器的陣列結構和讀出操作原理的實現性，還需要進行進一步改良。
發明內容
(1)根據本發明的1個方面，提供一種具有利用磁阻效應存儲數據的存儲單元的磁隨機存取存儲器的讀出方法，包括在上述存儲單元中流過第1讀出電流；對上述存儲單元寫入具有預定值的寫入數據，同時或與此平行，在上述存儲單元中流過第2讀出電流；檢測上述第1和第2讀出電流差、或對時間的變化量，判斷上述存儲單元的數據。
(2)根據本發明的第1方面，提供一種磁隨機存取存儲器，包括利用相互並聯連接的磁阻效應存儲數據的多個存儲單元；連接到上述多個存儲單元的一端，向第1方向延伸的位線；對上述位線提供寫入電流、或從上述位線取得上述寫入電流的第1和第2寫入位線驅動器/吸收器；連接在上述位線的一端和上述第1寫入位線驅動器/吸收器之間的第1開關；連接在上述位線的另一端和上述第2寫入位線驅動器/吸收器之間的第2開關；對上述位線提供讀出電流的讀出電路；向與上述第1方向正交的第2方向延伸的多個寫入字線。
根據本發明的第2方面，提供一種磁隨機存取存儲器，包括利用磁阻效應存儲數據的存儲單元；對上述存儲單元提供讀出電流的電流源；存儲與上述讀出電流、或與上述讀出電流成正比的電流的存儲電路；基於上述讀出電流或與上述讀出電流成正比的電流、和存儲在上述存儲電路的電流，判斷上述存儲單元的數據的讀出放大器。
圖1是表示本發明的參考例的磁隨機存取存儲器的圖。
圖2是表示本發明的參考例的破壞讀出操作原理的波形圖。
圖3是表示本發明的改良例1的磁隨機存取存儲器的圖。
圖4是表示圖3的存儲器的1列的圖。
圖5是表示本發明的改良例2的存儲器的1列的圖。
圖6是表示寫入字線驅動器/吸收器的一例的圖。
圖7是表示列解碼器的一例的圖。
圖8是表示列解碼器的另一例的圖。
圖9是表示讀出列解碼器的一例的圖。
圖10是表示讀出列解碼器的另一例的圖。
圖11是表示寫入列解碼器的一例的圖。
圖12是表示寫入位線驅動器/吸收器的一例的圖。
圖13是表示寫入位線驅動器/吸收器的另一例的圖。
圖14是表示改良例1、2的破壞讀出操作原理的一例的波形圖。
圖15是表示改良例1、2的破壞讀出操作原理的另一例的波形圖。
圖16是表示改良例1、2的改良的破壞讀出操作原理的一例的波形圖。
圖17是表示本發明的改良例3的磁隨機存取存儲器的圖。
圖18是表示圖17的存儲器的1列的圖。
圖19是表示本發明的改良例4的存儲器的1列的圖。
圖20是表示寫入字線驅動器/吸收器的一例的圖。
圖21是表示讀出字線驅動器的一例的圖。
圖22是表示讀出字線驅動器的另一例的圖。
圖23是表示列解碼器的一例的圖。
圖24是表示列解碼器的另一例的圖。
圖25是表示讀出列解碼器的一例的圖。
圖26是表示讀出列解碼器的另一例的圖。
圖27是表示寫入列解碼器的一例的圖。
圖28是表示寫入位線驅動器/吸收器的一例的圖。
圖29是表示寫入位線驅動器/吸收器的另一例的圖。
圖30是表示行解碼器的一例的圖。
圖31是表示改良例3、4的破壞讀出操作原理的一例的波形圖。
圖32是表示改良例3、4的破壞讀出操作原理的另一例的波形圖。
圖33是表示改良例3、4的改良的破壞讀出操作原理的一例的波形圖。
圖34是表示本發明的改良例5的磁隨機存取存儲器的一例的波形圖。
圖35是表示圖34的存儲器的1列的圖。
圖36是表示本發明的改良例6的磁隨機存取存儲器的一例的波形圖。
圖37是表示圖36的存儲器的1列的圖。
圖38是表示讀出列解碼器的一例的圖。
圖39是表示讀出列解碼器的另一例的圖。
圖40是表示寫入列解碼器的一例的圖。
圖41是表示改良例6的設備結構的一例的圖。
圖42是表示讀出電路的電路例1的圖。
圖43是表示讀出電路的電路例2的圖。
圖44是表示讀出電路的電路例3的圖。
圖45是表示讀出放大器的一例的圖。
圖46是表示讀出放大器內的差動放大器的一例的圖。
圖47是表示讀出放大器內的差動放大器的另一例的圖。
圖48是表示讀出放大器的另一例的圖。
圖49是表示讀出電路內的運算放大器的一例的圖。
圖50是表示讀出電路內的運算放大器的另一例的圖。
圖51是表示讀出電路的電路例4的圖。
圖52是表示BGR電路的一例的圖。
圖53是表示振蕩器的一例的圖。
圖54是表示採樣保持電路的一例的圖。
圖55是表示計數器觸發電路的一例的圖。
圖56是表示計數器驅動電路的一部分的圖。
圖57是表示計數器驅動電路的一部分的圖。
圖58是表示計數器驅動電路的一部分的圖。
圖59是表示計數器驅動電路的一部分的圖。
圖60是表示計數器驅動電路的一部分的圖。
圖61是表示計數器驅動電路的一部分的圖。
圖62是表示計數器驅動電路的一部分的圖。
圖63是表示計數器驅動電路的一部分的圖。
圖64是表示計數器的一例的圖。
圖65是表示圖64的計數器內的塊的一例的圖。
圖66是表示DAC的一例的圖。
圖67是表示讀出電路的電路例5的圖。
圖68是表示電感元件的一例的圖。
圖69是表示電感元件的一例的圖。
圖70是表示讀出電路的電路例6的圖。
圖71是表示讀出電路的電路例7的圖。
圖72是表示讀出電路的電路例8的圖。
圖73是表示附加電流生成部的一例的圖。
具體實施例方式
下面參考附圖具體說明本發明的磁隨機存取存儲器。1.參考例圖1示出作為本發明的參考例的磁隨機存取存儲器的主要部分。
存儲單元陣列11具有在X方向和Y方向配置成陣列狀的多個TMR元件12。在配置在X方向的TMR元件12的附近配置在X方向上延伸的寫入字線WL0、WL1、…WL11。寫入字線WL0、WL1、…WL11的一端與具有行解碼器、電流源和電流吸收器的電路塊13連接，另一端與具有電流源和電流吸收器的電流塊14連接。
電流吸收器是吸收由電流源產生的電流的電路。
配置在Y方向的TMR元件12並聯連接在第1數據傳送線15和第2數據傳送線16之間。第1數據傳送線15的一端與具有電壓源和電流源的電路塊17連接，其另一端經由寫入選擇開關(MOS電晶體)18連接到接地點。第2數據傳送線16的一端經由讀出選擇開關(MOS電晶體)19和檢測電阻20連接到接地點。
列解碼器21連接到寫入/讀出選擇開關18、19的柵極。檢測電路22連接到檢測電阻20的兩端，檢測檢測電阻20的兩端間的電壓。
接著，參考圖2的時序圖說明圖1的磁隨機存取存儲器的讀出操作原理。
以下說明的讀出操作由4個周期構成。
①在第1周期讀出初始數據。在此，初始數據表示為了判斷所選的TMR元件的數據值而所需的基準數據。
首先，將連接到具有所選的TMR元件12的所選列的讀出選擇開關19設成導通狀態。列是配置在Y方向，相互並聯連接的多個TMR元件組。結果，在電路塊17內的電流源產生的讀出電流經由所選列的多個TMR元件12和檢測電阻20流入接地點。
在流過讀出電流的狀態下，在檢測電阻20的兩端間產生的電壓依賴於構成所選列的並聯連接的多個TMR元件12的合成電阻。從而，若使用檢測電路22檢測在檢測電阻20的兩端間產生的電壓，則可以檢測出初始數據。將初始數據存儲到檢測電路22。
之後，將讀出選擇開關19設成截止狀態。
②在第2周期，對所選的TMR元件12寫入嘗試數據。在此，嘗試數據是為了得到與基準數據比較的比較數據，寫入所選的TMR元件的、具有預定值的數據，具體說來是「1」或「0」。
首先，將連接到具有所選的TMR元件12的所選列的寫入選擇開關18設成導通狀態。其結果，在電路塊17內的電流源產生的寫入電流經由所選列的第1數據傳送線15和寫入選擇開關18流入接地點。
另外，在配置在具有所選TMR元件12的所選行的附近的寫入字線流過寫入電流。流入寫入字線的寫入電流方向由嘗試數據的值確定。另外，行是配置在X方向的多個TMR元件12的組。
其結果，在所選的TMR元件12寫入嘗試數據(「1」或「0」)。接著，將寫入選擇開關18設成截止狀態，切斷流入第1數據傳送線15的寫入電流。另外，還切斷流入配置在所選行附近的寫入字線的寫入電流。
③在第3周期讀出比較數據。在此，比較數據表示通過與基準數據的比較，判斷所選的TMR元件的數據值的數據。
首先，將連接到具有所選的TMR元件12的所選列的讀出選擇開關19設成導通狀態。結果，在電路塊17內的電流源產生的讀出電流經由所選列的多個TMR元件12和檢測電阻20流入接地點。
在流過讀出電流的狀態下，在檢測電阻20的兩端間產生的電壓依賴於構成所選列的並聯連接的多個TMR元件的合成電阻。從而，若使用檢測電路22檢測在檢測電阻20的兩端間產生的電壓，則可以檢測出比較數據。
接著，檢測電路22對初始數據和比較數據進行比較，判斷所選的TMR元件12的數據值。
即，在判斷為初始數據和比較數據相同時，由於表示通過寫入嘗試數據，所選的TMR元件12的電阻值沒有變化，所以所選的TMR元件12的數據值判斷為與嘗試數據值相同的值。
相反，在判斷為初始數據和比較數據不同時，由於表示通過寫入嘗試數據，所選的TMR元件12的電阻值發生變化，所以所選的TMR元件12的數據值判斷為具有與嘗試數據值相反的值。
例如，在嘗試數據為「1」時，若初始數據和比較數據相同，則所選的TMR元件12的數據判斷為「1」，若初始數據和比較數據不同，則所選的TMR元件12的數據判斷為「0」。
另外，在嘗試數據為「0」時，若初始數據和比較數據相同，則所選的TMR元件12的數據判斷為「0」，若初始數據和比較數據不同，則所選的TMR元件12的數據判斷為「1」。
這樣，確定所選的TMR元件12的數據值。
之後，將讀出選擇開關19設成截止狀態。
④在第4周期，對所選的TMR元件12重寫入數據。
本例的讀出操作原理中，在第2周期將嘗試數據寫入所選的TMR元件。即，此時所選的TMR元件的數據被破壞(破壞讀出)。
因此，在判斷了所選的TMR元件的數據值之後，需要對所選的TMR元件12重新寫入數據。
首先，將連接到具有所選的TMR元件12的所選列的寫入選擇開關18設成導通狀態。其結果，在電流塊17內的電流源產生的寫入電流經由所選列的第1數據傳送線15和寫入選擇開關18流入接地點。
另外，在配置在具有所選的TMR元件12的所選行附近的寫入字線流過寫入電流。流入寫入字線的寫入電流方向由在第3周期判斷的所選的TMR元件的數據值確定。
結果，在所選的TMR元件12寫入當初的正確數據。之後，將寫入選擇開關18設成截止狀態，切斷流入第1數據傳送線15的寫入電流。另外，還切斷流入配置在所選行附近的寫入字線的寫入電流。
以上，參考例的磁隨機存取存儲器採用所謂的破壞讀出操作原理。因此，與讀出時的多個TMR元件間的電阻值的偏差無關，可以正確讀出所選的TMR元件的電阻值(或MR比)。
2.改良例參考例中說明了破壞讀出操作原理和適用了該原理的磁隨機存取存儲器的一例。
以下，分別具體說明可適用破壞讀出操作原理的改良的磁隨機存取存儲器和改良的破壞讀出操作原理。
(1)改良例1圖3示出作為本發明的改良例1的磁隨機存取存儲器的主要部分。圖4隻示出圖3的磁隨機存取存儲器的1列。
該改良例1的磁隨機存取存儲器中，陣列結構與參考例相同。改良例1與參考例相比，用於寫入/讀出的周邊電路不同。
存儲單元陣列11具有在X方向和Y方向配置成陣列狀的多個TMR元件12。在配置在X方向的TMR12的附近配置有在X方向上延伸的多根(本例中，12根)寫入字線WL0、WL1、…WL11。寫入字線WL0、WL1、…WL11的一端與寫入字線驅動器23連接，其另一端與寫入字線吸收器24連接。
行解碼器25在寫入操作時，基於行地址信號，選擇寫入字線線WL0、WL1、…WL11中的1根。寫入字線驅動器23向所選的寫入字線提供寫入電流。寫入電流流過所選的字線，被寫入字線吸收器24吸收。
配置在Y方向的TMR元件12並聯連接在第1數據傳送線(位線)26和第2數據傳送線27之間。
第1數據線傳送線26的一端經由列選擇開關(MOS電晶體)SW連接到公共數據線28。公共數據線28連接到具有讀出電路(包括讀出放大器)、寫入位線驅動器和寫入位線吸收器的電路塊29。
第1數據傳送線26的另一端經由列選擇開關(MOS電晶體)SW連接到公共驅動線30。公共驅動線30連接到具有寫入位線驅動器和寫入位線吸收器的電路塊31。
在列選擇開關SW的柵極輸入列選擇線信號CSL0、CSL1、…CSL7。列解碼器32與列選擇開關SW對應設置，輸出列選擇線信號CSL0、CSL1、…CSL7。第2數據傳送線27連接到接地點。
本例的磁隨機存取存儲器中，在寫入操作時，在所選的寫入字線流過從寫入字線驅動器23朝向寫入字線吸收器24的電流。另外，在所選的列中，在第1數據傳送線(位線)流過寫入電流。流入第1數據傳送線的寫入電流的方向根據寫入數據的值變化。
在讀出操作時，在所選的列中，從電路塊29經由第1數據傳送線、多個TMR元件以及第2數據傳送線，讀出電流流入接地點。在讀出電流流過期間，電路塊29內的讀出放大器檢測與多個TMR元件的合成電陰對應的讀出數據。
另外，以後具體說明採用了本例的磁隨機存取存儲器的讀出操作原理。
(2)改良例2圖5示出作為本發明的改良例2的磁隨機存儲器的主要部分。圖5中對應圖4隻示出存儲單元陣列的1列。
該改良例2的磁隨機存取存儲器與改良例1相比，1列的TMR元件的配置不同。即，改良例1中，1列內的TMR元件在Y方向配置成一列，但改良例2中，1列內的TMR元件在Z方向配置成一列。
在此，Z方向是與X方向和Y方向正交的紙面垂直的方向。即，圖5的TMR元件實際上在與紙面垂直的方向相互重合。
存儲單元陣列11具有在X方向和Y方向配置成陣列狀的多個TMR元件12。本例中，TMR元件12在Z方向疊積成8級。在TMR元件12的附近配置有向X方向延伸、在Z方向疊積的多根(本例中，8根)寫入字線WL0、WL1、…WL7。
例如，在配置在第1級(最底級)的TMR元件(MTJ(Magnetic TunnelJunction)0)的附近配置有寫入字線WL0，在配置在第2級的TMR元件(MTJ1)的附近配置有寫入字線WL1，在配置在第8級(最上級)的TMR元件(MTJ7)的附近配置有寫入字線寫入字線WL7。
寫入字線WL0、WL1、…WL7的一端與寫入字線驅動器23連接，另一端與寫入字線吸收器24連接。
在寫入操作時，行解碼器25基於行地址信號，選擇寫入字線WL0、WL1、…WL7中的1根。寫入字線驅動器23向所選的寫入字線提供寫入電流。寫入電流流過所選的字線，被寫入字線吸收器24吸收。
配置在Z方向的TMR元件12相互並聯連接。TMR元件12的一端與第1數據傳送線(位線BLi)26連接，另一端與接地點連接。
第1數據傳送線26的一端經由列選擇開關(MOS電晶體)SWA連接到公共數據線28。公共數據線28連接到讀出電路(包括讀出放大器)29B。
本例的磁隨機存取存儲器中，在Y方向延伸的、只在寫入時使用的寫入線33新設置在存儲單元陣列11內。該寫入線33例如可以對應Z方向的8個TMR元件12設置8根，但本例中，2個TMR元件對應1個寫入線33。即，1列內有4根寫入線33。
寫入線33的一端經由列選擇開關(MOS電晶體)SWB連接到公共驅動線30A。公共驅動線30A連接到具有寫入位線驅動器和寫入位線吸收器的電路塊29A。
寫入線33的另一端經由列選擇開關(MOS電晶體)SWB連接到公共驅動線30B。公共驅動線30B連接到具有寫入位線驅動器和寫入位線吸收器的電路塊31。
在列選擇開關SWA的柵極輸入列選擇線信號CSLj(j＝0、1、…7)。讀出列解碼器32A與列選擇開關SWA對應設置，輸出列選擇線信號CSLj。
在列選擇開關SWB的柵極輸入列選擇線信號CSLjk(j＝0、1、…7、k＝0、1、2、3)。寫入列解碼器32B與列選擇開關SWB對應設置，輸出列選擇線信號CSLjk。
本例的磁隨機存取存儲器中，構成1列的多個TMR元件(存儲單元)不是配置在橫向(Y方向)，即平行於半導體基板的表面的方向，而是配置在縱向(Z方向)，即垂直於半導體基板的表面的方向。
因此，改良例2與改良例1相比，具有適於高集成化TMR元件(存儲單元)的陣列結構。
(3)改良例1、2的周邊電路例①寫入字線驅動器/吸收器首先，說明改良例1、2(圖3、圖4和圖5)的寫入字線驅動器23和寫入字線吸收器24的電路例。
可以使用與改良例1、2相同的寫入字線驅動器23和寫入字線吸收器24。
圖6示出寫入字線驅動器/吸收器的一例。
寫入字線驅動器23由OR電路OR1、NAND電路ND1以及P溝道MOS電晶體P1構成。寫入字線吸收器24由N溝道MOS電晶體N1構成。在N溝道MOS電晶體N1的柵極輸入電源電位VDD。
在OR電路OR1輸入寫入信號WRITE、試驗信號TRIAL、以及重寫入信號REWRITE。
寫入信號WRITE是在對所選的TMR元件的通常寫入操作時變成「H(High)」的信號。試驗信號TRIAL是在讀出操作(破壞讀出操作)時，對所選的TMR元件寫入嘗試數據時變成「H」的信號。重寫入信號REWRITE是在讀出操作(破壞讀出操作)時，對所選的TMR元件重新寫入正確數據時變成「H」的信號。
在這3個信號WRITE、TRIAL、REWRITE中的任一個變成「H」時，OR電路OR1的輸出信號變成「H」。
在NAND電路ND1中輸入OR電路OR1的輸出信號和行地址信號(行i)。選擇行i(寫入字線WLi)時，行地址信號(行i)的所有位都變成「H」。因此，選擇行i，並且3個信號WRITE、TRIAL、REWRITE中的任一個變成「H」時，NAND電路ND1的輸出信號變成「L」。
NAND電路ND1的輸出信號變成「L」時，由於P溝道MOS電晶體P1變成導通狀態，所以寫入電流從電源端子VDD經由寫入字線WLi流入寫入字線吸收器24。
另外，對於行i以外的行，由於行地址信號的至少1位變成「L(Low)」，所以在行i以外的行的寫入字線中不流寫入電流。
②列解碼器說明改良例1(圖3和圖4)的列解碼器32的電路例。
圖7示出列解碼器的一例。
列解碼器32由OR電路OR2、AND電路AD1構成。在OR電路OR2輸入讀出信號READ1、READ2、寫入信號WRITE、試驗信號TRIAL、以及重寫入信號REWRITE。
寫入信號WRITE、試驗信號TRIAL、以及重寫入信號REWRITE與圖6的輸入到寫入字線驅動器23的寫入信號WRITE、試驗信號TRIAL、以及重寫入信號REWRITE相同。
讀出信號READ1、READ2是在讀出操作(破壞讀出操作)時，讀出構成所選列的多個TMR元件的合成電阻值時變成「H」的信號。例如，如上所述，通常的破壞讀出操作原理需要2次讀出操作(圖2的第1和第2周期)。即，讀出信號READ1在第1周期變成「H」，讀出信號READ2在第3周期變成「H」。
這些5個信號READ1、READ2、WRITE、TRIAL、REWITE中的任一個變成「H」時，OR電路OR2的輸出信號變成「H」。
在AND電路AD1輸入OR電路OR2的輸出信號和列地址信號(指定列j)。選擇列j(位線BLj)時，列地址信號(指定列j)的所有位都變成「H」。因此，選擇列j，並且5個信號READ1、READ2、WRITE、TRIAL、REWRITE中的任一個變成「H」時，AND電路AD1的輸出信號變成「H」。
AND電路AD1的輸出信號變成「H」時，圖4的列選擇開關(N溝道MOS電晶體)SW變成導通狀態。因此，在寫入操作時，寫入電流流入位線BLj，在讀出操作時，讀出電流流入多個TMR元件。
圖8示出列解碼器的另一例。
圖8的列解碼器32與圖7的列解碼器32相比，沒有讀出信號READ1、READ2，取而代之，追加了讀出信號READ。
在將改良了圖2說明的破壞讀出操作原理的新的破壞讀出操作原理適用於磁隨機存取存儲器時使用該列解碼器32。
以後說明該新的破壞讀出操作原理，但簡單說明其特徵，在該破壞讀出操作原理中，將圖2的第2周期和第3周期集合為1個周期。
從而，在列解碼器32例如代替2個讀出信號READ1、READ2，輸入在圖2的第1周期變成「H」的讀出信號READ。
③讀出/寫入列解碼器說明改良例2(圖5)的讀出/寫入列解碼器32A、32B的電路例。
圖9示出讀出列解碼器的一例。
讀出列解碼器32A由OR電路OR3、AND電路AD2構成。在OR電路OR3輸入讀出信號READ1、READ2。
讀出信號READ1、READ2是在讀出操作(破壞讀出操作)時，讀出構成所選列的多個TMR元件的合成電阻值時變成「H」的信號。例如，如上所述，通常的破壞讀出操作原理需要2次讀出操作(圖2的第1和第2周期)。即，讀出信號READ1在第1周期變成「H」，讀出信號READ2在第3周期變成「H」。
這2個信號READ1、READ2中的任一個變成「H」時，OR電路OR3的輸出信號變成「H」。
在AND電路AD2輸入OR電路OR3的輸出信號和列地址信號(指定列j)。選擇列j(位線BLj)時，列地址信號(指定列j)的所有位都變成「H」。因此，選擇列j、並且2個信號READ1、READ2中的任一個變成「H」時，AND電路AD2的輸出信號變成「H」。
AND電路AD2的輸出信號變成「H」時，圖5的列選擇開關(N溝道MOS電晶體)SWA變成導通狀態。因此，在讀出操作時，讀出電流流入多個TMR元件。
圖10示出讀出列解碼器的另一例。
圖10的讀出列解碼器32A與圖9的列解碼器32A相比，沒有讀出信號READ1、READ2，取而代之，追加了讀出信號READ和試驗信號TRIAL。
在將改良了圖2中說明的破壞讀出操作原理的新的破壞讀出操作原理適用於磁隨機存取存儲器時使用該讀出列解碼器32A。
以後說明該新的破壞讀出操作原理，但簡單說明其特徵，在該破壞讀出操作原理中，將圖2的第2周期和第3周期集合為1個周期。
從而，在讀出列解碼器32A中例如代替2個讀出信號READ1、READ2，輸入在圖2的第1周期變成「H」的讀出信號READ和在第2周期變成「H」的試驗信號TRIAL。
圖11示出寫入列解碼器的一例。
寫入列解碼器32B由OR電路OR4、AND電路AD3構成。在OR電路OR4輸入寫入信號WRITE、試驗信號TRIAL、以及重寫入信號REWRITE。
寫入信號WRITE、試驗信號TRIAL、以及重寫入信號RECITE與圖6的輸入到寫入字線驅動器23的寫入信號WRITE、試驗信號TRIAL、以及重寫入信號REWRITE相同。
這3個信號WRITE、試驗信號TRIAL、以及重寫入信號REWRITE中的任一個變成「H」時，OR電路OR4的輸出信號變成「H」。
在AND電路AD3中輸入OR電路OR4的輸出信號和列地址信號(指定列j)。列地址信號由高位列地址信號和低位列地址信號構成。
高位列地址信號選擇1列。低位列地址信號用於選擇存在於所選列內的、在Z方向疊積的多個TMR元件。圖5的例子中，TMR元件在Z方向疊積8級，為了選擇該TMR元件，設置4根寫入線33。因此，低位列地址信號為2位。
利用列地址信號選擇列j內的第(k+1)級的TMR元件，並且在3個信號WRITE、TRIAL、REWRITE的任一個變成「H」時，AND電路AD3的輸出信號變成「H」。
在AND電路AD3的輸出信號變成「H」，即列選擇線信號CSLjk變成「H」時，圖5的列選擇開關(N溝道MOS電晶體)SWB變成導通狀態。因此，在寫入操作時，寫入電流流入圖5的寫入線33中的1個。
另外，圖11的寫入列解碼器也可以用於將通常的破壞讀出原理和新的破壞讀出原理的任一原理適用於磁隨機存取存儲器的情況。
④寫入位線驅動器/吸收器說明改良例1、2(圖3、圖4和圖5)的寫入位線驅動器/吸收器29、31的電路例。
可以使用與改良例1、2相同的寫入位線驅動器/吸收器29、31。A.圖12示出寫入位線驅動器/吸收器的一例。
本例的寫入位線驅動器/吸收器對應於在破壞讀出操作原理(例如，參考圖2)的第2周期寫入所選的TMR元件的所謂的嘗試數據為「1」的情況。
a.寫入位線驅動器/吸收器29寫入位線驅動器/吸收器29由OR電路OR5、OR6、OR7、AND電路AD4、AD5、NAND電路ND2、反相電路I1、P溝道MOS電晶體P2、以及N溝道MOS電晶體N2構成。
寫入位線驅動器由OR電路OR5、NAND電路ND2、反相電路I1、以及P溝道MOS電晶體P2構成。在OR電路OR5中輸入寫入信號WRITE和重寫入信號REWRITE。
寫入信號WRITE是在對所選的TMR元件的通常寫入操作時變成「H」的信號。重寫入信號REWRITE是在讀出操作(破壞讀出操作)後，對所選的TMR元件重新寫入正確數據時變成「H」的信號。
這2個信號WRITE、REWRITE中的任一個變成「H」時，OR電路OR5的輸出信號變成「H」。
在反相電路I1中輸入寫入數據DATA。在此，寫入數據表示除了嘗試數據的、通常的寫入數據(包括重寫入數據)。
在NAND電路ND2中輸入OR電路OR5的輸出信號和反相電路I1的輸出信號。在OR電路OR5的輸出信號為「H」時，若寫入數據DATA為「1」，則反相電路I1的輸出信號變成「L」，所以NAND電路ND2的輸出信號變成「H」。另一方面，若寫入數據DATA為「0」，則反相電路I1的輸出信號變成「H」，所以NAND電路ND2的輸出信號變成「L」。
另外，「1」對應於「H」、「0」對應於「L」。
在NAND電路ND2的輸出信號為「H」時，P溝道MOS電晶體P2變成截止狀態，在NAND電路ND2的輸出信號為「L」時，P溝道MOS電晶體P2變成導通狀態。
寫入位線吸收器由OR電路OR6、OR7、AND電路AD4、AD5、以及N溝道MOS電晶體N2構成。在OR電路OR6輸入寫入信號WRITE和重寫入信號REWRITE。在這2個信號WRITE、REWRITE中的任一個變成「H」時，OR電路OR6的輸出信號變成「H」。
在AND電路AD4中輸入OR電路OR6的輸出信號和寫入數據DATA。
在OR電路OR6的輸出信號為「H」時，若寫入數據DATA為「1」，則AND電路AD4的輸出信號變成「H」。另一方面，若寫入數據DATA為「0」，則AND電路AD4的輸出信號變成「L」。
在AND電路AD5中輸入試驗信號TRIAL。試驗信號TRIAL是在讀出操作(破壞讀出操作)時，對所選的TMR元件寫入所謂的嘗試數據時變成「H」的信號。AND電路AD5具有2個輸入端子，一端輸入試驗信號TRIAL、另一端一直固定為「1」。
OR電路OR7的輸出信號在2個AND電路AD4、AD5的輸出信號中的任一個為「H」時，變成「H」。即，在2個信號WRITE、REWRITE中的1個為「H」，並且寫入數據DATA為「1」時，OR電路OR7的輸出信號變成「H」。OR電路OR7的輸出信號變成「H」時，N溝道MOS電晶體N2變成導通狀態。
試驗信號TRIAL變成「H」時，OR電路OR7的輸出信號變成「H」，並且N溝道MOS電晶體N2變成導通狀態。即，在嘗試數據為「1」時，在寫入線26、33流過從寫入位線驅動器/吸收器31朝向寫入位線驅動器/吸收器29的電流。
b.寫入位線驅動器/吸收器31寫入位線驅動器/吸收器31由OR電路OR8、OR9、AND電路AD6、AD7、AD8、NOR電路NR1、反相電路I2、P溝道MOS電晶體P3、以及N溝道MOS電晶體N3構成。
寫入位線驅動器由OR電路OR8、AND電路AD6、AD7、NOR電路NR1、以及P溝道MOS電晶體P3構成。在OR電路OR8中輸入寫入信號WRITE和重寫入信號REWRITE。在這2個信號WRITE、REWRITE中的任一個變成「H」時，OR電路OR8的輸出信號變成「H」。
在AND電路AD6中輸入OR電路OR8的輸出信號和寫入數據DATA。在OR電路OR8的輸出信號為「H」時，若寫入數據DATA為「1」，則AND電路AD6的輸出信號變成「H」。另一方面，若寫入數據DATA為「0」，則AND電路AD6的輸出信號變成「L」。
在AND電路AD7中輸入試驗信號TRIAL。試驗信號TRIAL是如上所述，在破壞讀出操作時，對所選的TMR元件寫入所謂的嘗試數據時變成「H」的信號。AND電路AD7具有2個輸入端子，一端輸入試驗信號TRIAL、另一端一直固定為「1」。
在2個AND電路AD6、AD7的輸出信號中的至少一個為「H」時，NOR電路NR1的輸出信號變成「L」。即，在2個信號WRITE、REWRITE中的1個為「H」，並且寫入數據DATA為「1」時，NOR電路NR1的輸出信號變成「L」。若NOR電路NR1的輸出信號變成「L」，則P溝道MOS電晶體P3變成導通狀態。
在試驗信號TRIAL變成「H」時，NOR電路NR1的輸出信號變成「L」，並且P溝道MOS電晶體P3變成導通狀態。即，在嘗試數據為「1」時，在寫入線26、33流過從寫入位線驅動器/吸收器31朝向寫入位線驅動器/吸收器29的電流。
寫入位線吸收器由OR電路OR9、AND電路AD8、反相電路12、以及N溝道MOS電晶體N3構成。在OR電路OR9中輸入寫入信號WRITE和重寫入信號REWRITE。在這2個信號WRITE、REWRITE中的任一個變成「H」時，OR電路OR9的輸出信號變成「H」。
寫入數據DATA輸入到反相電路I2。在AND電路AD8中輸入OR電路OR9的輸出信號和反相電路12的輸出信號。
在OR電路OR9的輸出信號為「H」時，若寫入數據DATA為「1」，則AND電路AD8的輸出信號變成「L」。另一方面，若寫入數據DATA為「0」，則AND電路AD8的輸出信號變成「H」。在AND電路AD8的輸出信號為「L」時，N溝道MOS電晶體N3變成截止狀態，在AND電路AD8的輸出信號為「H」時，N溝道MOS電晶體N3變成導通狀態。
c.像這樣，圖12的寫入位線驅動器/吸收器中，在寫入操作時，即，在信號WRITE、REWRITE中的任一個為「H」時，根據寫入數據DATA的值(「1」或「0」)，確定流入寫入線26、33的寫入電流的方向。
另外，在讀出操作時，由於在TMR元件寫入嘗試數據時，試驗信號TRIAL變成「H」，所以本例中，在寫入線26、33流過從寫入位線驅動器/吸收器31朝向寫入位線驅動器/吸收器29的寫入電流。此時，在所選的TMR元件中寫入嘗試數據「1」。B.圖13示出寫入位線驅動器/吸收器的另一例。
本例的寫入位線驅動器/吸收器對應在破壞讀出操作原理(例如，參考圖2)的第2周期寫入所選的TMR元件的所謂的嘗試數據為「0」的情況。
a.寫入位線驅動器/吸收器29寫入位線驅動器/吸收器29由OR電路OR10、OR11、AND電路AD9、AD10、AD11、NOR電路NR2、反相電路I3、I4、P溝道MOS電晶體P4、以及N溝道MOS電晶體N4構成。
寫入位線驅動器由OR電路OR10、AND電路AD9、AD10、NOR電路NR2、反相電路I3、I4、P溝道MOS電晶體P4構成。在OR電路OR10中輸入寫入信號WRITE和重寫入信號REWRITE。這2個信號WRITE、REWRITE中的任一個變成「H」時，OR電路OR5的輸出信號變成「H」。
寫入數據DATA輸入到反相電路I3中。在AND電路AD9中輸入OR電路OR10的輸出信號和反相電路I3的輸出信號。在OR電路OR10的輸出信號為「H」時，若寫入數據DATA為「1」，則AND電路AD9的輸出信號變成「L」。另一方面，若寫入數據DATA為「0」，則AND電路AD9的輸出信號變成「H」。
在AND電路AD10中輸入試驗信號TRIAL。試驗信號TRIAL是在破壞讀出操作時，對所選的TMR元件寫入所謂的嘗試數據時變成「H」的信號。AND電路AD10具有2個輸入端子，一端輸入試驗信號TRIAL、另一端由於反相器I4的輸入信號固定為「0」，所以一直固定為「1」。
NOR電路NR2的輸出信號在2個AND電路AD9、AD10的輸出信號中的至少一個為「H」時，變成「L」。即，在2個信號WRITE、REWRITE中的1個為「H」，並且寫入數據DATA為「0」時，NOR電路NR2的輸出信號變成「L」。NOR電路NR2的輸出信號變成「L」時，P溝道MOS電晶體P4變成導通狀態。
在試驗信號TRIAL變成「H」時，NOR電路NR2的輸出信號變成「L」，並且P溝道MOS電晶體P4變成導通狀態。即，在嘗試數據為「0」時，在寫入線26、33流過從寫入位線驅動器/吸收器29朝向寫入位線驅動器/吸收器31的電流。
寫入位線吸收器由OR電路OR11、AND電路AD11、以及N溝道MOS電晶體N4構成。在OR電路OR11中輸入寫入信號WRITE和重寫入信號REWRITE。這2個信號WRITE、REWRITE中的任一個變成「H」時，OR電路OR11的輸出信號變成「H」。
在AND電路AD11中輸入OR電路OR11的輸出信號和寫入數據DATA。
在OR電路OR11的輸出信號為「H」時，若寫入數據DATA為「1」，則AND電路AD11的輸出信號變成「H」。另一方面，若寫入數據DATA為「0」，則AND電路AD11的輸出信號變成「L」。在AND電路AD11的輸出信號為「H」時，N溝道MOS電晶體N4變成導通狀態，在AND電路AD11的輸出信號為「L」時，N溝道MOS電晶體N4變成截止狀態。
b.寫入位線驅動器/吸收器31寫入位線驅動器/吸收器31由OR電路OR12、OR13、OR14、AND電路AD12、AD13、NAND電路ND3、反相電路I5、I6、P溝道MOS電晶體P5、以及N溝道MOS電晶體N5構成。
寫入位線驅動器由OR電路OR12、NAND電路ND3、以及P溝道MOS電晶體P5構成。在OR電路OR12輸入寫入信號WRITE和重寫入信號REWRITE。在這2個信號WRITE、REWRITE中的任一個變成「H」時，OR電路OR12的輸出信號變成「H」。
在NAND電路ND2中輸入OR電路OR12的輸出信號和寫入數據DATA。在OR電路OR12的輸出信號為「H」時，若寫入數據DATA為「1」，則NAND電路ND3的輸出信號變成「L」。另一方面，若寫入數據DATA為「0」，則NAND電路ND3的輸出信號變成「H」。
在NAND電路ND3的輸出信號為「L」時，P溝道MOS電晶體P5變成導通狀態，在NAND電路ND3的輸出信號為「H」時，P溝道MOS電晶體P5變成截止狀態。
寫入位線吸收器由OR電路OR13、OR14、AND電路AD12、AD13、反相電路I5、I6、以及N溝道MOS電晶體N5構成。在OR電路OR13中輸入寫入信號WRITE和重寫入信號REWRITE。這2個信號WRITE、RERITE中的任一個變成「H」時，OR電路OR13的輸出信號變成「H」。
寫入數據DATA輸入到反相電路I5。在AND電路AD12中輸入OR電路OR13的輸出信號和反相電路I5的輸出信號。
在OR電路OR13的輸出信號為「H」時，若寫入數據DATA為「1」，則AND電路AD12的輸出信號變成「L」。另一方面，若寫入數據DATA為「0」，則AND電路AD12的輸出信號變成「H」。
在AND電路AD13中輸入試驗信號TRIAL。試驗信號TRIAL是在讀出操作(破壞讀出操作)時，對所選的TMR元件寫入所謂的嘗試數據時變成「H」的信號。AND電路AD13具有2個輸入端子，一端輸入試驗信號TRIAL、另一端由於反相器I6的輸入信號固定為「0」，所以一直固定為「1」。
OR電路OR14的輸出信號在2個AND電路AD12、AD13的輸出信號中的任一個為「H」時，變成「H」。在2個信號WRITE、REWRITE中的1個為「H」，並且寫入數據DATA為「0」時，OR電路OR14的輸出信號變成「H」。若OR電路OR14的輸出信號變成「H」，則N溝道MOS電晶體N5變成導通狀態。
在試驗信號TRIAL變成「H」時，OR電路OR14的輸出信號變成「H」，並且N溝道MOS電晶體N5變成導通狀態。即，在嘗試數據為「0」時，在寫入線26、33流過從寫入位線驅動器/吸收器29朝向寫入位線驅動器/吸收器31的電流。
c.像這樣，圖13的寫入位線驅動器/吸收器中，在讀出操作中，在TMR元件寫入嘗試數據時，將試驗信號TRIAL設成「H」，在寫入線26、33流過從寫入位線驅動器/吸收器29朝向寫入位線驅動器/吸收器31的電流。
即，對於圖12的例子中，寫入到TMR元件的嘗試數據為「1」，在圖13的例子中，寫入到TMR元件的嘗試數據變成「0」。
另外，在通常的寫入操作時，由於信號WRITE、RERITE的任一個變成「H」(試驗信號TRIAL為「L」)，所以根據寫入數據DATA的值(「1」或「0」)確定流入寫入線26、33的寫入電流的方向。
(4)採用了改良例1、2的讀出操作原理改良例1、2的具體結構如上所述。以下說明採用了改良例1、2的讀出操作原理。
本例中，首先說明了用改良例1、2執行最初在美國申請09/961,326提出的讀出操作原理的情況，之後說明用改良例1、2執行本申請中新提出的讀出操作原理。
①讀出操作原理1圖14是示出讀出操作原理1的波形圖。
該讀出操作原理與圖2所示的讀出操作原理有關。其中，本例中，1次讀出操作由5個步驟構成。即，本例中，在第2次讀出步驟和重寫入步驟之間插入比較讀出結果的步驟。
對於執行該讀出操作原理時使用的電路，圖3和圖4的改良例1中，是圖6所示的寫入字線驅動器/吸收器、圖7所示的列解碼器、以及圖12所示的寫入位線驅動器/吸收器(嘗試數據「1」)。
另外，圖5的改良例2中，有圖6所示的寫入字線驅動器/吸收器、圖9所示的讀出列解碼器、圖11所示的寫入列解碼器、以及圖12所示的寫入位線驅動器/吸收器(嘗試數據「1」)。A.步驟1在步驟1進行初始數據的讀出(第1次讀出)。初始數據表示為了判斷所選的TMR元件的數據值而所需的基準數據。該步驟中，讀出信號READ1變成「H」。
從而，在改良例1的情況下，列地址信號的所有位都變成「1」的所選列中，列選擇線信號CSLj(圖7)變成「H」。另外，在改良例2的情況下，高位列地址信號的所有位都變成「1」的列中，列選擇線信號CSLj(圖9)變成「H」。
另外，讀出放大器啟動信號變成「H」，讀出放大器變成操作狀態。其結果，圖4的改良例1中，在電路塊29內的讀出電路內的電流源產生的讀出電流經由所選列的多個TMR元件流入接地點。圖5的改良例2中，在讀出電路29B內的電流源產生的讀出電流經由所選列的多個TMR元件流入接地點。
讀出電路在流過讀出電流的狀態下，檢測初始數據。初始數據依賴於構成所選列的並聯連接的多個TMR元件的合成電阻。初始數據存儲在讀出放大器內的存儲電路中。B.步驟2在步驟2對所選的TMR元件寫入嘗試數據。嘗試數據是為了得到與基準數據比較的比較數據，寫入到所選的TMR元件的預定值的數據。本例中，將嘗試數據設成「1」。
在該步驟，試驗信號TRTAL變成「H」。
從而，在改良例1、2的情況下，行地址信號的所有位都變成「1」的所選的行中，寫入字線驅動器內的P溝道MOS電晶體P1(圖6)變成導通狀態。隨之，在所選行內的寫入字線流過寫入電流。
另外，在改良例1的情況下，列地址信號的所有位都變成「1」的列中，列選擇線信號CSLj(圖7)變成「H」。另外，在改良例2的情況下，高位列地址信號的所有位都變成「1」的列、低位列地址信號的所有位都變成「1」的級中，列選擇線信號CSLjk(圖11)變成「H」。
即，在改良例1的情況下，所選列內的列選擇開關SW變成導通狀態，在改良例2的情況下，對應所選列內的所選級的列選擇開關SWB變成導通狀態。
另外，在圖12的寫入位線驅動器/吸收器29中，由於試驗信號TRIAL為「H」，所以N溝道MOS電晶體N2變成導通狀態。在圖12的寫入位線驅動器/吸收器31中，由於試驗信號TRIAL為「H」，所以P溝道MOS電晶體P2變成導通狀態。
從而，在圖4的改良例1的情況下，在所選列內的寫入線26流過從寫入位線驅動器/吸收器31朝向寫入位線驅動器/吸收器29的寫入電流。另外，在圖5的改良例2的情況下，在所選列內的所選級內的寫入線33流過從寫入位線驅動器/吸收器31朝向寫入位線驅動器/吸收器29的寫入電流。
其結果，在所選的TMR元件中寫入嘗試數據(「1」)。之後，將列選擇開關SW、SWB設成截止狀態，切斷寫入電流。另外，還切斷流入所選行內的寫入字線的寫入電流。C.步驟3在步驟3進行比較數據的讀出(第2次讀出)。比較數據表示利用與基準數據的比較，判斷所選的TMR元件的數據值的數據。
該步驟中，讀出信號READ2變成「H」。
從而，在改良例1的情況下，列地址信號的所有位都變成「1」的所選的列中，列選擇線信號CSLj(圖7)變成「H」。另外，在改良例2的情況下，高位列地址信號的所有位都變成「1」的列中，列選擇線信號CSLj(圖9)變成「H」。
另外，讀出放大器啟動信號變成「H」，讀出放大器變成操作狀態。其結果，圖4的改良例1中，在電路塊29內的讀出電路內的電流源產生的讀出電流經由所選列的多個TMR元件流入接地點。圖5的改良例2中，在讀出電路29B內的電流源產生的讀出電流經由所選列的多個TMR元件流入接地點。
讀出電路在流過讀出電流的狀態下，對比較數據進行檢測。比較數據依賴於構成所選列的並聯連接的多個TMR元件的合成電阻。D.步驟4在步驟4對初始數據和比較數據進行比較，判斷所選的TMR元件的數據值。
即，在判斷為初始數據和比較數據相同時，由於表示通過在第2步驟寫入嘗試數據，所選的TMR元件的電阻值沒有變化，所以所選的TMR元件的數據值判斷為與嘗試數據值相同的值。
相反，在判斷為初始數據和比較數據不同時，由於表示通過在第2步驟寫入嘗試數據，所選的TMR元件的電阻值發生變化，所以所選的TMR元件的數據值判斷為與嘗試數據值相反的值。
本例中，由於假設嘗試數據為「1」，所以若初始數據和比較數據相同，則所選的TMR元件的數據判斷為「1」，若初始數據和比較數據不同，則所選的TMR元件的數據判斷為「0」。
這樣，確定所選的TMR元件的數據值。
另外，在步驟4基於觸發信號，對2次讀出結果進行比較。在此，本例中，在觸發信號變成「H」之前，列選擇線信號和讀出放大器啟動信號變成「L」。
其中，如圖15的波形圖所示，對於列選擇線信號和讀出放大器啟動信號，也可以在步驟3至步驟4維持「H」電平。
但是，對於用於執行步驟4的電路，即讀出電路(包括讀出放大器)的具體結構，在「改良例1、2的周邊電路例」的項目中沒有進行說明。其中，對於讀出電路(包括讀出放大器)，由於提出了多種多樣的改良例，所以以後進行具體說明。E.步驟5在步驟5對所選的TMR元件重寫入數據。本例的讀出操作原理中，在步驟2將嘗試數據寫入所選的TMR元件。即，此時所選的TMR元件的數據被破壞。
因此，在判斷了所選的TMR元件的數據值之後，對所選的TMR元件重寫入數據。
在該步驟，重寫入信號REWRITE變成「H」。
因此，在改良例1、2的情況下，在行地址信號的所有位都變成「1」的所選的行中，寫入字線驅動器內的P溝道MOS電晶體P1(圖6)變成導通狀態。隨之，在所選行內的寫入字線流過寫入電流。
另外，在改良例1的情況下，在列地址信號的所有位都變成「1」的列中，列選擇線信號CSLj(圖7)變成「H」。另外，在改良例2的情況下，在高位列地址信號的所有位都變成「1」的列、低位列地址信號的所有位都變成「1」的級中，列選擇線信號CSLjk(圖11)變成「H」。
即，在改良例1的情況下，所選列內的列選擇開關SW變成導通狀態，在改良例2的情況下，與所選列內的所選級對應的列選擇開關SWB變成導通狀態。
另外，圖12的寫入位線驅動器/吸收器29中，由於重寫入信號REWRITE為「H」，所以根據重寫入數據DATA的值，確定MOS電晶體P2、N2的導通/截止狀態。圖12的寫入位線驅動器/吸收器31中，也由於重寫入信號REWRITE為「H」，所以根據重寫入數據DATA的值，確定MOS電晶體P3、N3的導通/截止狀態。
因此，在圖4的改良例1的情況下，在所選列內的寫入線26中流過對應重寫入數據DATA的值、朝向寫入位線驅動器/吸收器29側、或寫入位線驅動器/吸收器31側的寫入電流另外，在圖5的改良例2的情況下，在所選列內的所選級內的寫入線33中流過對應重寫入數據DATA的值、朝向寫入位線驅動器/吸收器29側、或寫入位線驅動器/吸收器31側的寫入電流。
其結果，在所選的TMR元件中重寫入在執行由上述步驟1至步驟5構成的讀出操作之前存儲在該TMR元件中的數據(「1」或「0」)。接著，將列選擇開關SW、SWB設成截止狀態，切斷寫入電流。另外，還切斷流入所選行內的寫入字線的寫入電流。
另外，在步驟4判斷為初始數據和比較數據相同時，存儲在所選的TMR元件中的數據和嘗試數據具有相同的值。因此，此時可以省略步驟5。
即，只有在步驟4判斷為初始數據和比較數據不同時，在步驟5對所選的TMR元件重寫入具有與嘗試數據值相反的值的數據即可。
以上，改良例1、2的磁隨機存取存儲器中，採用所謂的破壞讀出操作原理，可以實際上執行該原理。從而，可以與讀出時的多個TMR元件間的電阻值偏差無關，可以正確讀出所選的TMR元件的電阻值(或MR比)。
②讀出操作原理2圖16是表示讀出操作原理2的波形圖。
該讀出操作原理是上述讀出操作原理1的改良例。該讀出操作原理的特徵在於，將讀出嘗試數據的步驟、讀出比較數據的步驟(第2次讀出步驟)、以及比較讀出結果並判斷TMR元件的數據的步驟合併成1個步驟。
因此，本例中，1次讀出操作由3個步驟構成。本例的讀出操作原理是將圖14或圖15的讀出操作原理的步驟2至步驟4合併成1個步驟。
對於執行該讀出操作原理時使用的電路，圖3和圖4的改良例1中，有圖6所示的寫入字線驅動器/吸收器、圖8所示的列解碼器、以及圖12所示的寫入位線驅動器/吸收器(嘗試數據「1」)。
另外，圖5的改良例2中，有圖6所示的寫入字線驅動器/吸收器、圖10所示的讀出列解碼器、圖11所示的寫入列解碼器、以及圖12所示的寫入位線驅動器/吸收器(嘗試數據「1」)。A.步驟1在步驟1進行初始數據的讀出(第1次讀出)。該步驟中，讀出信號READ變成「H」。
從而，在改良例1的情況下，列地址信號的所有位都變成「1」的所選的列中，列選擇線信號CSLj(圖8)變成「H」。另外，在改良例2的情況下，高位列地址信號的所有位都變成「1」的列中，列選擇線信號CSLjk(圖10)變成「H」。
另外，讀出放大器啟動信號變成「H」，讀出放大器變成操作狀態。其結果，圖4的改良例1中，在電路塊29內的讀出電路內的電流源產生的讀出電流經由所選列的多個TMR元件流入接地點。圖5的改良例2中，在讀出電路29B內的電流源產生的讀出電流經由所選列的多個TMR元件流入接地點。
讀出電路在流過讀出電流的狀態下，檢測初始數據。初始數據依賴於構成所選列的並聯連接的多個TMR元件的合成電阻。初始數據存儲在讀出放大器內的存儲電路。B.步驟2在步驟2，同時或在時間上並行進行以下3個事項。●對所選的TMR元件寫入嘗試數據●讀出比較數據(第2次讀出)●比較2次讀出結果(判斷TMR元件的數據值)在該步驟，試驗信號TRIAL變成「H」。
從而，在改良例1、2的情況下，行地址信號的所有位都變成「1」的所選的行中，寫入字線驅動器內的P溝道MOS電晶體P1(圖6)變成導通狀態。隨之，在所選行內的寫入字線中流過寫入電流。
另外，在改良例1的情況下，列地址信號的所有位都變成「1」的列中，列選擇線信號CSLj(圖8)變成「H」。另外，在改良例2的情況下，高位列地址信號的所有位都變成「1」的列、低位列地址信號的所有位都變成「1」的級中，列選擇線信號CSLj(圖11)變成「H」。
即，在改良例1的情況下，所選列內的列選擇開關SW變成導通狀態，在改良例2的情況下，對應所選列內的所選級的列選擇開關SWB變成導通狀態。
另外，在圖12的寫入位線驅動器/吸收器29中，由於試驗信號TRIAL變成「H」，所以N溝道MOS電晶體N2變成導通狀態。在圖12的寫入位線驅動器/吸收器31中，由於試驗信號TRIAL變成「H」，所以P溝道MOS電晶體P2變成導通狀態。
從而，在圖4的改良例1的情況下，在所選列內的寫入線26中流過從寫入位線驅動器/吸收器31朝向寫入位線驅動器/吸收器29的寫入電流。另外，在圖5的改良例2的情況下，在所選列內的所選級內的寫入線33中流過從寫入位線驅動器/吸收器31朝向寫入位線驅動器/吸收器29的寫入電流。
其結果，在所選的TMR元件中寫入嘗試數據(「1」)。
像這樣寫入嘗試數據，同時進行比較數據的讀出(第2次讀出)。
即，在試驗信號TRIAL為「H」時，改良例1中，列地址信號的所有位都變成「1」的所選列的列選擇線信號CSLj(圖8)變成「H」。另外，在改良例2中，高位列地址信號的所有位都變成「1」的列的列選擇線信號CSLjk(圖10)變成「H」。
另外，讀出放大器啟動信號變成「H」，讀出放大器變成操作狀態。其結果，圖4的改良例1中，利用電路塊29內的讀出電路檢測出比較數據。另外，在圖5的改良例2中，利用讀出電路29B檢測出比較數據。比較數據依賴於構成所選列的並聯連接的多個TMR元件的合成電阻。
將由讀出電路檢測出的比較數據立刻與初始數據進行比較，判斷所選的TMR元件的數據值。
即，在判斷為初始數據和比較數據相同時，由於表示通過寫入嘗試數據，所選的TMR元件的電阻值沒有變化，所以所選的TMR元件的數據值判斷為與嘗試數據值相同的值。
相反，在判斷為初始數據和比較數據不同時，由於表示通過寫入嘗試數據，所選的TMR元件的電阻值發生變化，所以所選的TMR元件的數據值判斷為與嘗試數據值相反的值。
本例中，由於假設嘗試數據為「1」，所以若初始數據和比較數據相同，則所選的TMR元件的數據判斷為「1」，若初始數據和比較數據不同，則所選的TMR元件的數據判斷為「0」。
這樣，確定所選的TMR元件的數據值。C.步驟3在步驟3對所選的TMR元件重寫入數據。本例的讀出操作原理中，在步驟2將嘗試數據寫入所選的TMR元件。即，此時所選的TMR元件的數據被破壞。
因此，在判斷了所選的TMR元件的數據值之後，對所選的TMR元件重寫入數據。
在該步驟，重寫入信號REWRITE變成「H」。
因此，在改良例1、2的情況下，在行地址信號的所有位都變成「1」的所選的行中，寫入字線驅動器內的P溝道MOS電晶體P1(圖6)變成導通狀態。隨之，在所選行內的寫入字線流過寫入電流。
另外，在改良例1的情況下，在列地址信號的所有位都變成「1」的列中，列選擇線信號CSLj(圖8)變成「H」。另外，在改良例2的情況下，在高位列地址信號的所有位都變成「1」的列、低位列地址信號的所有位都變成「1」的級中，列選擇線信號CSLjk(圖11)變成「H」。
即，在改良例1的情況下，所選列內的列選擇開關SW變成導通狀態，在改良例2的情況下，與所選列內的所選級對應的列選擇開關SWB變成導通狀態。
另外，圖12的寫入位線驅動器/吸收器29中，由於重寫入信號REWRITE為「H」，所以根據重寫入數據DATA的值，確定MOS電晶體P2、N2的導通/截止狀態。圖12的寫入位線驅動器/吸收器31中，也由於重寫入信號REWRITE為「H」，所以根據重寫入數據DATA的值，確定MOS電晶體P3、N3的導通/截止狀態。
因此，在圖4的改良例1的情況下，在所選列內的寫入線26中流過對應重寫入數據DATA的值、朝向寫入位線驅動器/吸收器29側、或寫入位線驅動器/吸收器31側的寫入電流。
另外，在圖5的改良例2的情況下，在所選列內的所選級內的寫入線33中流過對應重寫入數據DATA的值、朝向寫入位線驅動器/吸收器29側、或寫入位線驅動器/吸收器31側的寫入電流。
其結果，在所選的TMR元件中重寫入在執行讀出操作之前存儲在該TMR元件的數據(「1」或「0」)。接著，將列選擇開關SW、SWB設成截止狀態，切斷寫入電流。另外，還切斷流入所選行內的寫入字線的寫入電流。
另外，在步驟2判斷為初始數據和比較數據相同時，存儲在所選的TMR元件中的數據和嘗試數據具有相同的值。因此，此時可以省略步驟3。
即，只有在步驟2判斷為初始數據和比較數據不同時，在步驟3對所選的TMR元件重寫入具有與嘗試數據值相反的值的數據即可。
以上，改良例1、2的磁隨機存取存儲器中，採用改良的破壞讀出操作原理，可以實際上執行該原理。從而，可以與讀出時的多個TMR元件間的電阻值偏差無關，可以正確讀出所選的TMR元件的電阻值(或MR比)。
(5)改良例3圖17示出本發明的改良例3的磁隨機存取存儲器的主要部分。圖18隻示出圖17的磁隨機存取存儲器的1列。
該改良例3的磁隨機存取存儲器是改良例1的磁隨機存取存儲器(圖3和圖4)的變形例。
即，在改良例1中，1列由相互並聯連接的多個TMR元件構成的1個塊構成。與此不同，在改良例3中，在將相互並聯連接的多個TMR元件的組作為1個塊時，1列由多個塊的集合構成。
由多個塊構成1列的主要理由是，在破壞讀出操作時，通過減去流過讀出電流的1個塊內的TMR元件個數，加大單元數據與嘗試數據不同時的初始數據和比較數據之差，加大讀出餘量(或靈敏度)。
存儲單元陣列11具有在X方向和Y方向配置成陣列狀的多個TMR元件12。在配置在X方向的TMR元件12的附近配置有向X方向延伸的多根(本例中，12根)寫入字線WWL0、WWL1、…WWL11。寫入字線WWL0、WWL1、…WWL11的一端與寫入字線驅動器23A連接，另一端與寫入字線吸收器24連接。
本例中，1列由3個塊BK構成。由於1列由配置在Y方向的12個TMR元件12構成，所以1個塊BK由4個TMR元件12構成。
1個塊BK內的TMR元件12在第1數據傳送線(位線)26和第2數據傳送線27之間並聯連接。
第1數據傳送線26的一端經由列選擇開關(MOS電晶體)SW連接到公共數據線28。公共數據線28連接到具有讀出電路(包括讀出放大器)、寫入位線驅動器、以及寫入位線吸收器的電路塊29。
第1數據傳送線26的另一端經由列選擇開關(MOS電晶體)SW連接到公共驅動線30。公共驅動線30連接到具有寫入位線驅動器和寫入位線吸收器的電路塊31。
在列選擇開關SW的柵極輸入列選擇線信號CSL0、CSL1、…、CSL7。列解碼器32與列選擇開關SW對應設置，輸出列選擇線信號CSL0、CSL1、…、CSL7。
第2數據傳送線27經由讀出選擇開關(MOS電晶體)RSW連接到接地點。讀出選擇開關RSW的柵極連接到讀出字線RWLo(o＝0、1、2)。1個讀出字線RWLo對應1列內的1個塊BK，並且為X方向的多個塊所公用。
本例中，由於1列由3個塊構成，所以讀出字線RWLo為3根，讀出字線RWLo向X方向延伸，另一端連接到讀出字線驅動器23B。
行解碼器25在讀出操作時，基於行地址信號，選擇寫入字線WWL0、WWL1、…WWL11中的1根。寫入字線驅動器23A向所選的寫入字線提供寫入電流。寫入電流流過所選的字線，被寫入字線吸收器24吸收。
行解碼器25在讀出操作時，例如基於高位行地址信號選擇1個塊。讀出字線驅動器23B向連接到所選塊BK的讀出字線RWLo提供讀出字線電壓。由於在所選的塊BK中，讀出選擇開關RSW變成導通狀態，所以讀出電流經由所選塊BK內的多個TMR元件流向接地點。
本例的磁隨機存取存儲器中，在寫入操作時，在所選的寫入字線流過從寫入字線驅動器23A朝向寫入字線吸收器24的寫入電流。另外，在所選的列中，在第1數據傳送線(位線)26中流過寫入電流。流入第1數據傳送線26的寫入電流的方向根據寫入數據的值變化。
在讀出操作時，所選列內的所選塊中，從電路塊29經由第1數據傳送線、多個TMR元件、以及第2數據傳送線，向接地點流入電流。電路塊29內的讀出電路在流過讀出電流的期間，檢測對應所選塊內的多個TMR元件的合成電阻的讀出數據。
另外，以後具體說明採用了本例的磁隨機存取存儲器的讀出操作原理。
(6)改良例4圖19示出本發明的改良例4的磁隨機存取存儲器的主要部分。圖19中只示出圖18的存儲單元陣列的1列。
該改良例4的磁隨機存取存儲器與改良例3相比，1列的TMR元件的配置不同。
即，改良例3中，1列內的多個塊以及1個塊內的多個TMR元件都在Y方向配置成一列，但改良例4中，1列內的多個塊在Y方向配置成一列，1個塊內的多個TMR元件在Z方向配置成一列。
在此，Z方向是與在X方向和Y方向正交的紙面垂直的方向。即，圖19的TMR元件實際上在與紙面垂直的方向相互重合。
存儲單元陣列11具有在X方向和Y方向、以及Z方向配置成陣列狀的多個TMR元件12。本例中，1列由多個塊BK構成。
1個塊BK由在Z方向疊積的多個(本例中，4個)TMR元件12構成。在構成1個塊BK的TMR元件12的附近配置有向X方向延伸、在Z方向疊積的多根(本例中，4根)寫入字線WWL0、WWL1、WWL2、WWL3。
例如，在配置在第1級(最底級)的TMR元件(MTJ(Magnetic TunnelJunction)0)的附近配置有寫入字線WWL0，在配置在第2級的TMR元件(MTJ1)的附近配置有寫入字線WWL1，在配置在第4級(最上級)的TMR元件(MTJ3)的附近配置有寫入字線寫入字線WWL3。
寫入字線WWL0、WWL1、WWL2、WWL3的一端與寫入字線驅動器23A連接，另一端與寫入字線吸收器24連接。
配置在1個塊BK內的Z方向的TMR元件12相互並聯連接。
TMR元件12的一端與第1數據傳送線(位線BLi)26連接。第1數據傳送線26的一端經由列選擇開關(MOS電晶體)SWA連接到公共數據線28。公共數據線28連接到讀出電路(包括讀出放大器)29B。
TMR元件12的另一端經由讀出選擇開關(MOS電晶體)RSW連接到接地點。讀出選擇開關RSW的柵極連接到讀出字線RWLo(o＝0、1、2)。1個讀出字線RWLo對應1列內的1個塊BK，並且為X方向的多個塊所公用。
例如，在1列由3個塊構成時，讀出字線RWLo個數為3根。讀出字線RWLo向X方向延伸，其另一端連接到讀出字線驅動器23B。
行解碼器25在寫入操作時，基於行地址信號選擇寫入字線WWL0、WWL1、…WWL11中的1根。寫入字線驅動器23A向所選的寫入字線提供寫入電流。寫入電流流過所選的字線，被寫入字線吸收器24吸收。
行解碼器25在讀出操作時，例如基於高位行地址信號選擇1個塊。讀出字線驅動器23B向連接到所選塊BK的讀出字線RWLo提供讀出字線電壓。所選的塊BK中，由於讀出選擇開關RSW變成導通狀態，所以讀出電流經由所選塊BK內的多個TMR元件流入接地點。
本例中，在存儲單元陣列11內新設置向Y方向延伸的、只在讀出時使用的寫入線33。該寫入線33也可以例如對應1個塊內的4個TMR元件12設置4根，但本例中，1個寫入線33對應2個TMR元件。即，1個塊內的寫入線33變成2根。
寫入線33的一端經由列選擇開關(MOS電晶體)SWB連接到公共驅動線30A。公共驅動線30A連接到包括寫入位線驅動器和寫入位線吸收器的電路塊29A。
寫入線33的另一端經由列選擇開關(MOS電晶體)SWB連接到公共驅動線30B。公共驅動線30B連接到包括寫入位線驅動器和寫入位線吸收器的電路塊31。
在列選擇開關SWA的柵極輸入列選擇線信號CSLj(j＝0、1、…7)。讀出列解碼器32A與列選擇開關SWA對應設置，輸出列選擇線信號CSLj。
在列選擇開關SWB的柵極輸入列選擇線信號CSLjk(j＝0、1、…7、k＝0、1)。寫入列解碼器32B與列選擇開關SWB對應設置，輸出列選擇線信號CSLjk。
本例的磁隨機存取存儲器中，在將相互並聯連接的多個TMR元件的組作為1個塊時，1個列由多個塊的集合構成。因此，在破壞讀出操作時，可以減少流過讀出電流的1個塊內的TMR元件個數，加大單元數據與嘗試數據不同時的初始數據和比較數據之差，加大讀出餘量(或靈敏度)。
另外，改良例4中，1個塊內的多個TMR元件(存儲單元)不是配置在橫向(Y方向)、即平行於半導體基板的表面的方向，而是配置在縱向(Z方向)、即垂直於半導體基板的表面的方向。
因此，改良例4與改良例3相比，具有適於高集成化TMR元件(存儲單元)的陣列結構。
(7)改良例3、4的周邊電路例①寫入字線驅動器/吸收器首先，說明改良例3、4(圖17、圖18和圖19)的寫入字線驅動器23A和寫入字線吸收器24的電路例。
可以使用與改良例3、4相同的寫入字線驅動器23A和寫入字線吸收器24。
圖20示出寫入字線驅動器/吸收器的一例。
寫入字線驅動器23A由OR電路OR15、NAND電路ND4以及P溝道MOS電晶體P6構成。寫入字線吸收器24由N溝道MOS電晶體N6構成。在N溝道MOS電晶體N6的柵極輸入電源電位VDD。
在OR電路OR15中輸入寫入信號WRITE、試驗信號TRIAL、以及重寫入信號REWRITE。
寫入信號WRITE是在對所選的TMR元件的通常寫入操作時變成「H」的信號。試驗信號TRIAL是在讀出操作(破壞讀出操作)時，對所選的TMR元件寫入所謂的嘗試數據時變成「H」」的信號。重寫入信號REWRITE是在讀出操作(破壞讀出操作)時，對所選的TMR元件重寫入正確的數據時變成「H」的信號。
在這3個信號WRITE、TRIAL、REWRITE中的任一個變成「H」時，OR電路OR15的輸出信號變成「H」。
在NAND電路ND4中輸入OR電路OR15的輸出信號和行地址信號(行i)。選擇行i(寫入字線WLi)時，行地址信號(行i)的所有位都變成「H」。因此，選擇行i，並且3個信號WRITE、TRIAL、REWRITE中的任一個變成「H」時，NAND電路ND4的輸出信號變成「L」。
行地址信號由高位行地址信號和低位行地址信號構成。本例中，高位行地址信號用於選擇1列內的多個塊中的1個，低位行地址信號用於選擇所選的塊內的多個TMR元件中的1個。
例如，在1列由3個或4個塊構成時，高位行地址信號由2位、1個塊由4個TMR元件構成時，低位行地址信號為2位。
NAND電路ND4的輸出信號變成「L」時，由於P溝道MOS電晶體P6變成導通狀態，所以寫入電流從電源端子VDD經由寫入字線WLi流入寫入字線吸收器24。
另外，對於行i以外的行，由於行地址信號的至少1位變成「L」，所以在存在於行i以外的行的寫入字線中不流過寫入電流。
②讀出字線驅動器說明改良例3、4(圖17、圖18和圖19)的讀出字線驅動器23B的電路例。
可以使用與改良例3、4相同的讀出字線驅動器23B。
圖21示出讀出字線驅動器的一例。
讀出字線驅動器23B由OR電路OR16、AND電路AD14構成。在OR電路OR16中輸入讀出信號READ1、READ2。
讀出信號READ1、READ2是在讀出操作(破壞讀出操作)時，讀出所選塊內的多個TMR元件的合成電阻值時變成「H」的信號。例如，如上所述，通常的破壞讀出操作原理需要2次讀出操作(圖2的第1和第2周期)。即，讀出信號READ1在第1周期變成「H」，讀出信號READ2在第3周期變成「H」。
這2個信號READ1、READ2的任一個變成「H」時，OR電路OR16的輸出信號變成「H」。
在AND電路AD14中輸入OR電路OR16的輸出信號和高位行地址信號(指定塊m)。選擇塊m時，高位行地址信號(指定塊m)的所有位都變成「H」。從而，在選擇了塊m、並且2個信號READ1、READ2的任一個變成「H」時，AND電路AD14的輸出信號變成「H」。
若AND電路AD14的輸出信號變成「H」，則所選塊BK內的讀出選擇開關(N溝道MOS電晶體)RSW變成導通狀態。從而，讀出電流流入所選塊BK內的多個TMR元件。另外，沒有被選的塊BK內的讀出選擇開關RSW變成截止狀態。從而，讀出電流不流過沒有被選的塊BK內的多個TMR元件。
圖22示出讀出字線驅動器的另一例。
本例的讀出字線驅動器與圖21的讀出字線驅動器相比，沒有讀出信號READ1、READ2，取而代之，追加了讀出信號READ。
該讀出字線驅動器用於在磁隨機存取存儲器適用改良圖2所述的破壞讀出操作原理的新的破壞讀出操作原理的情況。
讀出字線驅動器23B由OR電路OR17和AND電路AD15構成。在OR電路OR17中輸入讀出信號READ和試驗信號TRIAL。
讀出信號READ是在讀出操作(破壞讀出操作)時，讀出所選塊內的多個TMR元件的合成電阻值時變成「H」的信號。試驗信號TRIAL是在讀出操作(破壞讀出操作)時，在所選的TMR元件寫入所謂的嘗試數據時變成「H」的信號。
改良的破壞讀出操作原理中，與嘗試數據的讀出步驟並行進行第2次讀出(讀出比較數據)步驟和讀出結果的比較(判斷所選的TMR元件的數據)步驟即，在試驗信號TRIAL變成「H」時，一起進行這些操作。
在這2個信號READ、TRIAL的任一個變成「H」時，OR電路OR17的輸出信號變成「H」。
在AND電路AD15中輸入OR電路OR17的輸出信號和高位行地址信號(塊m)。若選擇塊m，則高位行地址信號(塊m)的所有位都變成「H」。從而，在選擇了塊m、並且2個信號READ、TRIAL中的任一個變成「H」時，AND電路AD15的輸出信號變成「H」。
若AND電路AD15的輸出信號變成「H」，則所選塊BK內的讀出選擇開關(N溝道MOS電晶體)RSW變成導通狀態。從而，讀出電流流過所選的塊BK內的多個TMR元件。另外，沒有被選的塊BK內的讀出選擇開關RSW變成截止狀態。從而，讀出電流不流過沒有被選的塊BK內的多個TMR元件。
③行解碼器說明改良例3、4(圖17、圖18和圖19)的行解碼器25的電路例。可以採用與改良例3、4相同的行解碼器25。
圖30示出行解碼器的一例。
行解碼器25解碼行地址信號，將提供給所選行i內的寫入字線驅動器23A的行地址信號的所有位設成「1」。另外，行解碼器25將提供給對應所選塊BK的讀出字線驅動器23B的高位行地址信號的所有位(本例中，2位)設成「1」。
④列解碼器說明改良例3(圖17和圖18)的列解碼器32的電路例。
圖23示出列解碼器的一例。
列解碼器32由OR電路OR18、AND電路AD16構成。在OR電路OR18中輸入讀出信號READ1、READ2、寫入信號WRITE、試驗信號TRIAL、以及重寫入信號REWRITE。
寫入信號WRITE、試驗信號TRIAL、以及重寫入信號REWRITE與輸入到圖20的寫入字線驅動器23A的寫入信號WRITE、試驗信號TRIAL、以及重寫入信號REWRITE相同。
讀出信號READ1、READ2是在讀出操作(破壞讀出操作)時，讀出構成所選列的多個TMR元件的合成電阻值時變成「H」的信號。
這5個信號READ1、READ2、WRITE、TRIAL、RERITE的任一個變成「H」時，OR電路OR18的輸出信號變成「H」。
在AND電路AD16中輸入OR電路OR18的輸出信號和列地址信號(指定列j)。若選擇列j(位線BLj)，則列地址信號(指定列j)的所有位都變成「H」。從而，在選擇了列j、並且5個信號READ1、READ2、WRITE、TRIAL、REWRITE的任一個變成「H」時，AND電路AD16的輸出信號變成「H」。
AND電路AD16的輸出信號變成「H」時，圖18的列選擇開關(N溝道MOS電晶體)SW變成導通狀態。因此，在寫入操作時，寫入電流流過位線BLj，在讀出操作時，讀出電流流過多個TMR元件。
圖24示出列解碼器的另一例。
圖24的列解碼器32與圖23的列解碼器32相比，沒有讀出信號READ1、READ2，取而代之，追加了讀出信號READ。
在將改良的破壞讀出操作原理適用於磁隨機存儲器時使用該列解碼器32。該改良的破壞讀出操作原理中，例如將圖2的第2周期和第3周期集合為1個周期。
從而，在列解碼器32中例如代替2個讀出信號READ1、READ2，輸入讀出信號READ。
⑤讀出/寫入列解碼器說明改良例4(圖19)的讀出/寫入列解碼器32A、32B的電路例。
圖25示出讀出列解碼器的一例。
讀出列解碼器32A由OR電路OR20、AND電路AD18構成。在OR電路OR20輸入讀出信號READ1、READ2。
讀出信號READ1、READ2是在讀出操作(破壞讀出操作)時，讀出構成所選列的多個TMR元件的合成電阻值時變成「H」的信號。
這2個信號READ1、READ2中的任一個變成「H」時，OR電路OR20的輸出信號變成「H」。
在AND電路AD18中輸入OR電路OR20的輸出信號和列地址信號(指定列j)。若選擇列j(位線BLj)，則列地址信號(指定列j)的所有位都變成「H」。
因此，選擇列j，並且2個信號READ1、READ2中的任一個變成「H」時，AND電路AD18的輸出信號變成「H」。
AND電路AD18的輸出信號變成「H」時，圖19的列選擇開關(N溝道MOS電晶體)SWA變成導通狀態。因此，在讀出操作時，讀出電流流過多個TMR元件。
圖26示出讀出列解碼器的另一例。
圖26的讀出列解碼器32A與圖25的列解碼器32A相比，沒有讀出信號READ1、READ2，取而代之，追加了讀出信號READ和試驗信號TRIAL。
在將改良的破壞讀出操作原理適用於磁隨機存取存儲器時使用該讀出列解碼器32A。
圖27示出寫入列解碼器的一例。
寫入列解碼器32B由OR電路OR21、AND電路AD19構成。在OR電路OR21輸入寫入信號WRITE、試驗信號TRIAL、以及重寫入信號REWRITE。
寫入信號WRITE、試驗信號TRIAL、以及重寫入信號REWRITE與圖20的輸入到寫入字線驅動器23A的寫入信號WRITE、試驗信號TRIAL、以及重寫入信號REWRITE相同。
這3個信號WRITE、試驗信號TRIAL、以及重寫入信號REWRITE中的任一個變成「H」時，OR電路OR21的輸出信號變成「H」。
在AND電路AD19中輸入OR電路OR21的輸出信號和列地址信號(指定列j)。列地址信號由高位列地址信號和低位列地址信號構成。
高位列地址信號選擇1列。低位列地址信號用於選擇存在於所選列內的、在Z方向疊積的多個TMR元件。圖19的例子中，TMR元件在Z方向疊積成4級，為了選擇它，設置2根寫入線33。因此，低位列地址信號為2位。
利用列地址信號選擇列j內的第(k+1)級的TMR元件，並且在3個信號WRITE、TRIAL、REWRITE的任一個變成「H」時，AND電路AD3的輸出信號變成「H」。
在AND電路AD19的輸出信號變成「H」，即列選擇線信號CSLjk變成「H」時，圖19的列選擇開關(N溝道MOS電晶體)SWB變成導通狀態。因此，在寫入操作時，寫入電流流過圖19的寫入線33中的1個。
另外，圖27的寫入列解碼器也可以用於將通常的破壞讀出原理和改良的新的破壞讀出原理的任一原理適用於磁隨機存取存儲器的情況。
⑥寫入位線驅動器/吸收器說明改良例3、4(圖17、圖18和圖19)的寫入位線驅動器/吸收器29、31的電路例。
可以使用與改良例3、4相同的寫入位線驅動器/吸收器29、31。A.圖28示出寫入位線驅動器/吸收器的一例。
本例的寫入位線驅動器/吸收器對應於在破壞讀出操作原理(例如，參考圖2)的第2周期寫入所選的TMR元件的所謂的嘗試數據為「1」的情況。
a.寫入位線驅動器/吸收器29寫入位線驅動器/吸收器29由OR電路OR5、OR6、OR7、AND電路AD4、AD5、NAND電路ND2、反相電路I1、P溝道MOS電晶體P2、以及N溝道MOS電晶體N2構成。
寫入位線驅動器由OR電路OR5、NAND電路ND2、反相電路I1、以及P溝道MOS電晶體P2構成。在OR電路OR5輸入寫入信號WRITE和重寫入信號REWRITE。
寫入信號WRITE是在對所選的TMR元件的通常寫入操作時變成「H」的信號。重寫入信號REWRITE是在讀出操作(破壞讀出操作)時，對所選的TMR元件重寫入正確的數據時變成「H」的信號。
這2個信號WRITE、REWRITE中的任一個變成「H」時，OR電路OR5的輸出信號變成「H」。
在反相電路I1中輸入寫入數據DATA。在此，寫入數據表示除了嘗試數據的、通常的寫入數據(包括重寫入數據)。
在NAND電路ND2中輸入OR電路OR5的輸出信號和反相電路I1的輸出信號。在OR電路OR5的輸出信號為「H」時，若寫入數據DATA為「1」，則反相電路I1的輸出信號變成「L」，所以NAND電路ND2的輸出信號變成「H」。另一方面，若寫入數據DATA為「0」，則反相電路I1的輸出信號變成「H」，所以RAND電路ND2的輸出信號變成「L」。
另外，「1」對應於「H」、「O」對應於「L」。
在NAND電路ND2的輸出信號為「H」時，P溝道MOS電晶體P2變成截止狀態，在NAND電路ND2的輸出信號為「L」時，P溝道MOS電晶體P2變成導通狀態。
寫入位線吸收器由OR電路OR6、OR7、AND電路AD4、AD5、以及N溝道MOS電晶體N2構成。在OR電路OR6輸入寫入信號WRITE和重寫入信號REWRITE。在這2個信號WRITE、REWRITE中的任一個變成「H」時，OR電路OR5的輸出信號變成「H」。
在AND電路AD4中輸入OR電路OR6的輸出信號和寫入數據DATA。
在OR電路OR6的輸出信號為「H」時，若寫入數據DATA為「1」，則AND電路AD4的輸出信號變成「H」。另一方面，若寫入數據DATA為「0」，則AND電路AD4的輸出信號變成「L」。
在AND電路AD5中輸入試驗信號TRIAL。試驗信號TRIAL是在讀出操作(破壞讀出操作)時，對所選的TMR元件寫入所謂的嘗試數據時變成「H」的信號。AND電路AD5具有2個輸入端子，一端輸入試驗信號TRIAL、另一端一直固定為「1」。
OR電路OR7的輸出信號在2個AND電路AD4、AD5的輸出信號中的任一個為「H」時，變成「H」。即，在2個信號WRITE、REWRITE中的1個為「H」，並且寫入數據DATA為「1」時，OR電路OR7的輸出信號變成「H」。OR電路OR7的輸出信號變成「H」時，N溝道MOS電晶體N2變成導通狀態。
試驗信號TRIAL變成「H」時，OR電路OR7的輸出信號變成「H」，並且N溝道MOS電晶體N2變成導通狀態。即，在嘗試數據為「1」時，在寫入線26、33流過從寫入位線驅動器/吸收器31朝向寫入位線驅動器/吸收器29的電流。
b.寫入位線驅動器/吸收器31寫入位線驅動器/吸收器31由OR電路OR8、OR9、AND電路AD6、AD7、AD8、NOR電路NR1、反相電路I2、P溝道MOS電晶體P3、以及N溝道MOS電晶體N3構成。
寫入位線驅動器由OR電路OR8、AND電路AD6、AD7、NOR電路NR1、以及P溝道MOS電晶體P3構成。在OR電路OR8輸入寫入信號WRITE和重寫入信號REWRITE。在這2個信號WRITE、REWRITE中的任一個變成「H」時，OR電路OR8的輸出信號變成「H」。
在AND電路AD6中輸入OR電路OR8的輸出信號和寫入數據DATA。在OR電路OR8的輸出信號為「H」時，若寫入數據DATA為「1」，則AND電路AD6的輸出信號變成「H」。另一方面，若寫入數據DATA為「O」，則AND電路AD6的輸出信號變成「L」。
在AND電路AD7中輸入試驗信號TRIAL。試驗信號TRIAL是如上所述，在破壞讀出操作時，對所選的TMR元件寫入所謂的嘗試數據時變成「H」的信號。AND電路AD7具有2個輸入端子，一端輸入試驗信號TRIAL、另一端一直固定為「1」。
在2個AND電路AD6、AD7的輸出信號中的至少一個為「H」時，NOR電路NR1的輸出信號變成「L」。即，在2個信號WRITE、REWRITE中的1個為「H」，並且寫入數據DATA為「1」時，NOR電路NR1的輸出信號變成「L」。若NOR電路NR1的輸出信號變成「L」，則P溝道MOS電晶體P3變成導通狀態。
在試驗信號TRIAL變成「H」時，NOR電路NR1的輸出信號變成「L」，並且P溝道MOS電晶體P3變成導通狀態。即，在嘗試數據為「1」時，在寫入線26、33流過從寫入位線驅動器/吸收器31朝向寫入位線驅動器/吸收器29的電流。
寫入位線吸收器由OR電路OR9、AND電路AD8、反相電路12、以及N溝道MOS電晶體N3構成。在OR電路OR9輸入寫入信號WRITE和重寫入信號REWRITE。在這2個信號WRITE、REWRITE中的任一個變成「H」時，OR電路OR9的輸出信號變成「H」。
寫入數據DATA輸入到反相電路I2。在AND電路AD8中輸入OR電路OR9的輸出信號和反相電路12的輸出信號。
在OR電路OR9的輸出信號為「H」時，若寫入數據DATA為「1」，則AND電路AD8的輸出信號變成「L」。另一方面，若寫入數據DATA為「0」，則AND電路AD8的輸出信號變成「H」。在AND電路AD8的輸出信號為「L」時，N溝道MOS電晶體N3變成截止狀態，在AND電路AD8的輸出信號為「H」時，N溝道MOS電晶體N3變成導通狀態。
c.像這樣，圖28的寫入位線驅動器/吸收器中，在寫入操作時，即，在信號WRITE、REWRITE中的任一個為「H」時，根據寫入數據DATA的值(「1」或「0」)，確定流入寫入線26、33的寫入電流的方向。
另外，在讀出操作時，在TMR元件寫入嘗試數據時，由於試驗信號TRIAL變成「H」，所以本例中，在寫入線26、33流過從寫入位線驅動器/吸收器31朝向寫入位線驅動器/吸收器29的寫入電流。此時，在所選的TMR元件寫入嘗試數據「1」。B.圖29示出寫入位線驅動器/吸收器的另一例。
本例的寫入位線驅動器/吸收器對應在破壞讀出操作原理(例如，參考圖2)的第2周期寫入所選的TMR元件的所謂的嘗試數據為「0」的情況。
a.寫入位線驅動器/吸收器29寫入位線驅動器/吸收器29由OR電路OR10、OR11、AND電路AD9、AD10、AD11、NOR電路NR2、反相電路I3、I4、P溝道MOS電晶體P4、以及N溝道MOS電晶體N4構成。
寫入位線驅動器由OR電路OR10、AND電路AD9、AD10、NOR電路NR2、反相電路I3、I4、P溝道MOS電晶體P4構成。在OR電路OR10中輸入寫入信號WRITE和重寫入信號REWRITE。這2個信號WRITE、REWRITE中的任一個變成「H」」時，OR電路OR10的輸出信號變成「H」。
寫入數據DATA輸入到反相電路I3。在AND電路AD9輸入OR電路OR10的輸出信號和反相電路I3的輸出信號。在OR電路OR10的輸出信號為「H」時，若寫入數據DATA為「1」，則AND電路AD9的輸出信號變成「L」。另一方面，若寫入數據DATA為「0」，則AND電路AD9的輸出信號變成「H」。
在AND電路AD10中輸入試驗信號TRIAL。試驗信號TRIAL是在破壞讀出操作時，對所選的TMR元件寫入所謂的嘗試數據時變成「H」的信號。AND電路AD10具有2個輸入端子，一端輸入試驗信號TRIAL、另一端一直固定為「1」。
NOR電路NR2的輸出信號在2個AND電路AD9、AD10的輸出信號中的至少一個為「H」時，變成「L」。即，在2個信號WRITE、REWRITE中的1個為「H」，並且寫入數據DATA為「0」時，NOR電路NR2的輸出信號變成「L」。NOR電路NR2的輸出信號變成「L」時，P溝道MOS電晶體P4變成導通狀態。
在試驗信號TRIAL變成「H」時，NOR電路NR2的輸出信號變成「L」，並且P溝道MOS電晶體P4變成導通狀態。即，在嘗試數據為「0」時，在寫入線26、33流過從寫入位線驅動器/吸收器29朝向寫入位線驅動器/吸收器31的電流。
寫入位線吸收器由OR電路OR11、AND電路AD11、以及N溝道MOS電晶體N4構成。在OR電路OR11中輸入寫入信號WRITE和重寫入信號REWRITE。這2個信號WRITE、REWRITE中的任一個變成「H」時，OR電路OR11的輸出信號變成「H」。
在AND電路AD11中輸入OR電路OR11的輸出信號和寫入數據DATA。
在OR電路OR11的輸出信號為「H」時，若寫入數據DATA為「1」，則AND電路AD11的輸出信號變成「H」。另一方面，若寫入數據DATA為「0」，則AND電路AD11的輸出信號變成「L」。在AND電路AD11的輸出信號為「H」時，N溝道MOS電晶體N4變成導通狀態，在AND電路AD11的輸出信號為「L」時，N溝道MOS電晶體N4變成截止狀態。
b.寫入位線驅動器/吸收器31寫入位線驅動器/吸收器31由OR電路OR12、OR13、OR14、AND電路AD12、AD13、NAND電路ND3、反相電路I5、I6、P溝道MOS電晶體P5、以及N溝道MOS電晶體N5構成。
寫入位線驅動器由OR電路OR12、NAND電路ND3、以及P溝道MOS電晶體P5構成。在OR電路OR12輸入寫入信號WRITE和重寫入信號REWRITE。在這2個信號WRITE、REWRITE中的任一個變成「H」時，OR電路OR12的輸出信號變成「H」。
NAND電路ND2中輸入OR電路OR12的輸出信號和寫入數據DATA。在OR電路OR12的輸出信號為「H」時，若寫入數據DATA為「1」，則NAND電路ND3的輸出信號變成「L」。另一方面，若寫入數據DATA為「0」，則NAND電路ND3的輸出信號變成「H」。
在NAND電路ND3的輸出信號為「L」時，P溝道MOS電晶體P5變成導通狀態，在NAND電路ND3的輸出信號為「H」時，P溝道MOS電晶體P5變成截止狀態。
寫入位線吸收器由OR電路OR13、OR14、AND電路AD12、AD13、反相電路I5、I6、以及N溝道MOS電晶體N5構成。在OR電路OR13中輸入寫入信號WRITE和重寫入信號REWRITE。這2個信號WRITE、REWRITE中的任一個變成「H」時，OR電路OR13的輸出信號變成「H」。
寫入數據DATA輸入到反相電路I5。在AND電路AD12中輸入OR電路OR13的輸出信號和反相電路I5的輸出信號。
在OR電路OR13的輸出信號為「H」時，若寫入數據DATA為「1」，則AND電路AD12的輸出信號變成「L」。另一方面，若寫入數據DATA為「0」，則AND電路AD12的輸出信號變成「H」。
在AND電路AD13中輸入試驗信號TRIAL。試驗信號TRIAL是在讀出操作(破壞讀出操作)時，對所選的TMR元件寫入所謂的嘗試數據時變成「H」的信號。AND電路AD13具有2個輸入端子，一端輸入試驗信號TRIAL、另一端由於反相器I6的輸入信號固定為「0」，所以一直固定為「1」。
OR電路OR14的輸出信號在2個AND電路AD12、AD13的輸出信號中的任一個為「H」時，變成「H」。在2個信號WRITE、REWRITE中的1個為「H」，並且寫入數據DATA為「0」時，OR電路OR14的輸出信號變成「H」。若OR電路OR14的輸出信號變成「H」，則N溝道MOS電晶體N5變成導通狀態。
在試驗信號TRIAL變成「H」時，OR電路OR14的輸出信號變成「H」，並且N溝道MOS電晶體N5變成導通狀態。即，在嘗試數據為「0」時，在寫入線26、33流過從寫入位線驅動器/吸收器29朝向寫入位線驅動器/吸收器31的電流。
c.像這樣，圖29的寫入位線驅動器/吸收器中，在讀出操作中，在TMR元件中寫入嘗試數據時，將試驗信號TRIAL設成「H」，在寫入線26、33流過從寫入位線驅動器/吸收器29朝向寫入位線驅動器/吸收器31的電流。
即，對於圖28的例子中，寫入到TMR元件的嘗試數據為「1」，在圖29的例子中，寫入到TMR元件的嘗試數據變成「0」。
另外，在通常的寫入操作時，由於信號WRITE、REWRITE的任一個變成「H」(試驗信號TRIAL為「L」)，所以根據寫入數據DATA的值(「1」或「0」)，確定流入寫入線26、33的寫入電流的方向。
(8)採用了改良例3、4的讀出操作原理改良例3、4的具體結構如上所述。以下說明採用了改良例3、4的讀出操作原理。
①讀出操作原理1圖31是表示讀出操作原理1的波形圖。
該讀出操作原理與圖2所示的讀出操作原理有關。但本例中，1次讀出操作由5個步驟構成。即，本例中，在第2次讀出步驟和重寫入步驟之間插入比較讀出結果的步驟。
對於執行該讀出操作原理時使用的電路，圖17和圖18的改良例3中，有圖20所示的寫入字線驅動器/吸收器、圖21所示的讀出字線驅動器、圖23所示的列解碼器、以及圖28所示的寫入位線驅動器/吸收器(嘗試數據「1」)。
圖19的改良例4中，有圖20所示的寫入字線驅動器/吸收器、圖21所示的寫入字線驅動器、圖25所示的讀出列解碼器、圖27所示的寫入列解碼器、以及圖28所示的寫入位線驅動器/吸收器(嘗試數據「1」)。A.步驟1在步驟1進行初始數據的讀出(第1次讀出)。該步驟中，讀出信號READ1變成「H」。
從而，在改良例3的情況下，列地址信號的所有位都變成「1」的所選的列中，列選擇線信號CSLj(圖23)變成「H」。另外，在改良例4的情況下，列地址信號的所有位都變成「1」的列中，列選擇線信號CSLj(圖25)變成「H」。
另外，改良例3、4中，高位行地址信號的所有位都變成「1」的讀出字線驅動器23B(圖21)的輸出信號RWL0變成「H」。接收該輸出信號RWL0的、所選的塊BK內的讀出選擇開關RSW變成導通狀態。
另外，讀出放大器啟動信號變成「H」，讀出放大器變成操作狀態。其結果，圖18的改良例3中，在電路塊29內的讀出電路內的電流源產生的讀出電流經由所選塊BK內的多個TMR元件流入接地點。圖19的改良例4中，在讀出電路29B內的電流源產生的讀出電流經由所選的塊BK內的多個TMR元件流入接地點。
讀出電路在流過讀出電流的狀態下，檢測初始數據。初始數據依賴於構成所選列的並聯連接的多個TMR元件的合成電阻。初始數據存儲在讀出放大器內的存儲電路。B.步驟2在步驟2對所選的TMR元件寫入嘗試數據。本例中，將嘗試數據設成「1」。
在該步驟，試驗信號TRIAL變成「H」。
從而，在改良例3、4的情況下，行地址信號的所有位都變成「1」的所選的行中，寫入字線驅動器內的P溝道MOS電晶體P6(圖20)變成導通狀態。隨之，在所選行內的寫入字線中流過寫入電流。
另外，在改良例3的情況下，列地址信號的所有位都變成「1」的列中，列選擇線信號CSLj(圖23)變成「H」。另外，在改良例4的情況下，高位列地址信號的所有位都變成「1」的列、低位列地址信號的所有位都變成「1」的級中，列選擇線信號CSLjk(圖27)變成「H」。
即，在改良例3的情況下，所選列內的列選擇開關SW變成導通狀態，在改良例4的情況下，對應所選列內的所選級的列選擇開關SWB變成導通狀態。
另外，在圖28的寫入位線驅動器/吸收器29中，由於試驗信號TRIAL變成「H」，所以N溝道MOS電晶體N2變成導通狀態。在圖28的寫入位線驅動器/吸收器31中，由於試驗信號TRIAL變成「H」，所以P溝道MOS電晶體P2變成導通狀態。
從而，在圖18的改良例3的情況下，在所選列內的寫入線26流過從寫入位線驅動器/吸收器31朝向寫入位線驅動器/吸收器29的寫入電流。另外，在圖19的改良例4的情況下，在所選列內的所選級內的寫入線33中流過從寫入位線驅動器/吸收器31朝向寫入位線驅動器/吸收器29的寫入電流。
其結果，在所選的TMR元件中寫入嘗試數據(「1」)。之後，將列選擇開關SW、SWB設成截止狀態，切斷寫入電流。另外，還切斷流入所選行內的寫入字線的寫入電流。C.步驟3在步驟3進行比較數據的讀出(第2次讀出)。
該步驟中，讀出信號READ2變成「H」。
從而，在改良例3的情況下，列地址信號的所有位都變成「1」的所選的列中，列選擇線信號CSLj(圖23)變成「H」。另外，在改良例4的情況下，列地址信號的所有位都變成「1」的列中，列選擇線信號CSLj(圖25)變成「H」。
另外，在改良例3、4中，高位行地址信號的所有位都變成「1」的讀出字線驅動器23B(圖21)的輸出信號RWL0變成「H」。接收該輸出信號RWL0的所選塊BK內的讀出選擇開關RSW變成導通狀態。
另外，讀出放大器啟動信號變成「H」，讀出放大器變成操作狀態。其結果，圖18的改良例3中，在電路塊29內的讀出電路內的電流源產生的讀出電流經由所選塊BK的多個TMR元件流入接地點。圖19的改良例4中，在讀出電路29B內的電流源產生的讀出電流經由所選塊BK的多個TMR元件流入接地點。
讀出電路在流過讀出電流的狀態下，對比較數據進行檢測。比較數據依賴於構成所選列的並聯連接的多個TMR元件的合成電阻。D.步驟4在步驟4對初始數據和比較數據進行比較，判斷所選的TMR元件的數據值。
即，在判斷為初始數據和比較數據相同時，由於表示通過在第2步驟寫入嘗試數據，所選的TMR元件的電阻值沒有變化，所以所選的TMR元件的數據值判斷為與嘗試數據值相同的值。
相反，在判斷為初始數據和比較數據不同時，由於表示通過在第2步驟寫入嘗試數據，所選的TMR元件的電阻值發生變化，所以所選的TMR元件的數據值判斷為與嘗試數據值相反的值。
本例中，由於假設嘗試數據為「1」，所以若初始數據和比較數據相同，則所選的TMR元件的數據判斷為「1」，若初始數據和比較數據不同，則所選的TMR元件的數據判斷為「0」。
這樣，確定所選的TMR元件的數據值。
另外，在步驟4基於觸發信號，對2次讀出結果進行比較。在此，本例中，在觸發信號變成「H」之前，列選擇線信號和讀出放大器啟動信號變成「L」。
其中，如圖32的波形圖所示，對於列選擇線信號和讀出放大器啟動信號，也可以在步驟3至步驟4維持「H」電平。
以後具體說明用於執行步驟4的電路，即讀出電路(包括讀出放大器)的具體結構。E.步驟5
在步驟5對所選的TMR元件重寫入數據。本例的讀出操作原理中，在步驟2將嘗試數據寫入所選的TMR元件。即，此時所選的TMR元件的數據被破壞。
因此，在判斷了所選的TMR元件的數據值之後，對所選的TMR元件重寫入數據。
在該步驟，重寫入信號REWRITE變成「H」。
因此，在改良例1、2的情況下，在行地址信號的所有位都變成「1」的所選的行中，寫入字線驅動器內的P溝道MOS電晶體P6(圖20)變成導通狀態。隨之，在所選行內的寫入字線中流過寫入電流。
另外，在改良例3的情況下，在列地址信號的所有位都變成「1」的列中，列選擇線信號CSLj(圖23)變成「H」。另外，在改良例4的情況下，在高位列地址信號的所有位都變成「1」的列、低位列地址信號的所有位都變成「1」的級中，列選擇線信號CSLjk(圖27)變成「H」。
即，在改良例3的情況下，所選列內的列選擇開關SW變成導通狀態，在改良例4的情況下，與所選列內的所選級對應的列選擇開關SWB變成導通狀態。
另外，圖28的寫入位線驅動器/吸收器29中，由於重寫入信號REWRITE為「H」，所以根據重寫入數據DATA的值，確定MOS電晶體P2、N2的導通/截止狀態。圖28的寫入位線驅動器/吸收器31中，也由於重寫入信號REWRITE為「H」，所以根據重寫入數據DATA的值，確定MOS電晶體P3、N3的導通/截止狀態。
因此，在圖18的改良例3的情況下，在所選列內的寫入線26流過對應重寫入數據DATA的值、朝向寫入位線驅動器/吸收器29側、或寫入位線驅動器/吸收器31側的寫入電流。
另外，在圖19的改良例4的情況下，在所選列內的所選級內的寫入線33中流過對應重寫入數據DATA的值、朝向寫入位線驅動器/吸收器29側、或寫入位線驅動器/吸收器31側的寫入電流。
其結果，在所選的TMR元件中重寫入在執行上述讀出操作之前存儲在該TMR元件的數據(「1」或「0」)。接著，將列選擇開關SW、SWB設成截止狀態，切斷寫入電流。另外，還切斷流入所選行內的寫入字線的寫入電流。
另外，在步驟4判斷為初始數據和比較數據相同時，存儲在所選的TMR元件的數據和嘗試數據具有相同的值。因此，此時可以省略步驟5。
即，只有在步驟4判斷為初始數據和比較數據不同時，在步驟5對所選的TMR元件重寫入具有與嘗試數據值相反的值的數據即可。
以上，改良例3、4的磁隨機存取存儲器中，採用所謂的破壞讀出操作原理，可以實際上執行該原理。從而，可以與讀出時的多個TMR元件間的電阻值偏差無關，可以正確讀出所選的TMR元件的電阻值(或MR比)。
②讀出操作原理2圖33是表示讀出操作原理2的波形圖。
該讀出操作原理是上述讀出操作原理1的改良例。該讀出操作原理的特徵在於，將讀出嘗試數據的步驟、讀出比較數據的步驟(第2次讀出步驟)、以及比較讀出結果並判斷TMR元件的數據的步驟合併成1個步驟。
因此，本例中，1次讀出操作由3個步驟構成。本例的讀出操作原理是將圖31或圖32的讀出操作原理的步驟2至步驟4合併成1個步驟。
對於執行該讀出操作原理時使用的電路，圖17和圖18的改良例3中，是圖20所示的寫入字線驅動器/吸收器、圖22所示的讀出字線驅動器、圖24所示的列解碼器、以及圖28所示的寫入位線驅動器/吸收器(嘗試數據「1」)。
另外，圖19的改良例4中，是圖20所示的寫入字線驅動器/吸收器、圖22所示的讀出字線驅動器、圖26所示的讀出列解碼器、圖27所示的寫入列解碼器、以及圖28所示的寫入位線驅動器/吸收器(嘗試數據「1」)。A.步驟1在步驟1進行初始數據的讀出(第1次讀出)。該步驟中，讀出信號READ變成「H」。
從而，在改良例3的情況下，列地址信號的所有位都變成「1」的所選的列中，列選擇線信號CSLj(圖24)變成「H」。另外，在改良例4的情況下，高位列地址信號的所有位都變成「1」的列中，列選擇線信號CSLjk(圖26)變成「H」。
在改良例3、4中，高位行地址信號的所有位都變成「1」的讀出字線驅動器23B(圖22)的輸出信號RWL0變成「H」。接收該輸出信號RWL0的所選塊BK內的讀出選擇開關RSW變成導通狀態。
另外，讀出放大器啟動信號變成「H」，讀出放大器變成操作狀態。其結果，圖18的改良例3中，在電路塊29內的讀出電路內的電流源產生的讀出電流經由所選塊BK內的多個TMR元件流入接地點。圖19的改良例4中，在讀出電路29B內的電流源產生的讀出電流經由所選塊BK內的多個TMR元件流入接地點。
讀出電路在流過讀出電流的狀態下，檢測初始數據。初始數據依賴於構成所選列的並聯連接的多個TMR元件的合成電阻。初始數據存儲在讀出放大器內的存儲電路。B.步驟2在步驟2，同時或在時間上並行進行以下3個事項。●對所選的TMR元件寫入嘗試數據●進行比較數據的讀出(第2次讀出)●比較2次讀出結果(判斷TMR元件的數據值)在該步驟，試驗信號TRIAL變成「H」。
從而，在改良例3、4的情況下，行地址信號的所有位都變成「1」的所選的行中，寫入字線驅動器內的P溝道MOS電晶體P6(圖20)變成導通狀態。隨之，在所選行內的寫入字線流過寫入電流。
另外，在改良例3的情況下，列地址信號的所有位都變成「1」的列中，列選擇線信號CSLj(圖24)變成「H」。另外，在改良例4的情況下，高位列地址信號的所有位都變成「1」的列、低位列地址信號的所有位都變成「1」的級中，列選擇線信號CSLjk(圖27)變成「H」。
即，在改良例3的情況下，所選列內的列選擇開關SW變成導通狀態，在改良例2的情況下，對應所選列內的所選級的列選擇開關SWB變成導通狀態。
另外，在圖28的寫入位線驅動器/吸收器29中，由於試驗信號TRIAL變成「H」，所以N溝道MOS電晶體N2變成導通狀態。在圖28的寫入位線驅動器/吸收器31中，由於試驗信號TRIAL變成「H」，所以P溝道MOS電晶體P2變成導通狀態。
從而，在圖18的改良例3的情況下，在所選列內的寫入線26流過從寫入位線驅動器/吸收器31朝向寫入位線驅動器/吸收器29的寫入電流。另外，在圖19的改良例4的情況下，在所選列內的所選級內的寫入線33流過從寫入位線驅動器/吸收器31朝向寫入位線驅動器/吸收器29的寫入電流。
其結果，在所選的TMR元件中寫入嘗試數據(「1」)。
像這樣寫入嘗試數據，同時進行比較數據的讀出(第2次讀出)。
即，在試驗信號TRIAL為「H」時，改良例3中，列地址信號的所有位都變成「1」的所選的列的列選擇線信號CSLj(圖24)變成「H」。另外，在改良例4中，高位列地址信號的所有位都變成「1」的列的列選擇線信號CSLj(圖26)變成「H」。
在改良例3、4中，高位行地址信號的所有位都變成「1」的讀出字線驅動器23B(圖22)的輸出信號RWL0變成「H」。接收該輸出信號RWL0的所選塊BK內的讀出選擇開關RSW變成導通狀態。
另外，讀出放大器啟動信號變成「H」，讀出放大器變成操作狀態。其結果，圖18的改良例3中，利用電路塊29內的讀出電路檢測出比較數據。另外，在圖19的改良例4中，利用讀出電路29B檢測出比較數據。比較數據依賴於構成所選列的並聯連接的多個TMR元件的合成電阻。
將由讀出電路檢測出的比較數據與初始數據進行比較，判斷所選的TMR元件的數據值。
即，在判斷為初始數據和比較數據相同時，由於表示通過寫入嘗試數據，所選的TMR元件的電阻值沒有變化，所以所選的TMR元件的數據值判斷為與嘗試數據值相同的值。
相反，在判斷為初始數據和比較數據不同時，由於表示通過寫入嘗試數據，所選的TMR元件的電阻值發生變化，所以所選的TMR元件的數據值判斷為與嘗試數據值相反的值。
本例中，由於假設嘗試數據為「1」，所以若初始數據和比較數據相同，則所選的TMR元件的數據判斷為「1」，若初始數據和比較數據不同，則所選的TMR元件的數據判斷為「0」。
這樣，確定所選的TMR元件的數據值。C.步驟3在步驟3對所選的TMR元件重寫入數據。本例的讀出操作原理中，在步驟2將嘗試數據寫入所選的TMR元件。即，此時所選的TMR元件的數據被破壞。
因此，在判斷了所選的TMR元件的數據值之後，對所選的TMR元件重寫入數據。
在該步驟，重寫入信號REWRTTE變成「H」。
因此，在改良例3、4的情況下，在行地址信號的所有位都變成「1」的所選的行中，寫入字線驅動器內的P溝道MOS電晶體P6(圖20)變成導通狀態。隨之，在所選行內的寫入字線中流過寫入電流另外，在改良例3的情況下，在列地址信號的所有位都變成「1」的列中，列選擇線信號CSLj(圖24)變成「H」。另外，在改良例4的情況下，在高位列地址信號的所有位都變成「1」的列、低位列地址信號的所有位都變成「1」的級中，列選擇線信號CSLjk(圖27)變成「H」。
即，在改良例3的情況下，所選列內的列選擇開關SW變成導通狀態，在改良例4的情況下，與所選列內的所選級對應的列選擇開關SWB變成導通狀態。
另外，圖28的寫入位線驅動器/吸收器29中，由於重寫入信號REWRITE為「H」，所以根據重寫入數據DATA的值，確定MOS電晶體P2、N2的導通/截止狀態。圖28的寫入位線驅動器/吸收器31中，也由於重寫入信號REWRITE為「H」，所以根據重寫入數據DATA的值，確定MOS電晶體P3、N3的導通/截止狀態。
因此，在圖18的改良例3的情況下，在所選列內的寫入線26中流過對應重寫入數據DATA的值、朝向寫入位線驅動器/吸收器29側、或寫入位線驅動器/吸收器31側的寫入電流。
另外，在圖19的改良例4的情況下，在所選列內的所選級內的寫入線26流過對應重寫入數據DATA的值、朝向寫入位線驅動器/吸收器29側、或寫入位線驅動器/吸收器31側的寫入電流。
其結果，在所選的TMR元件重寫入在執行讀出操作之前存儲在該TMR元件的數據(「1」或「0」)。接著，將列選擇開關SW、SWB設成截止狀態，切斷寫入電流。另外，還切斷流入所選行內的寫入字線的寫入電流。
另外，在步驟2判斷為初始數據和比較數據相同時，存儲在所選的TMR元件的數據和嘗試數據具有相同的值因此，此時可以省略步驟3。
即，只有在步驟2判斷為初始數據和比較數據不同時，在步驟3對所選的TMR元件重寫入具有與嘗試數據值相反的值的數據即可。
以上，改良例3、4的磁隨機存取存儲器中，採用改良的破壞讀出操作原理，可以實際上執行該原理。從而，可以與讀出時的多個TMR元件間的電阻值偏差無關，可以正確讀出所選的TMR元件的電阻值(或MR比)。
(9)改良例5圖34示出本發明的改良例5的磁隨機存取存儲器的主要部分。圖35隻示出圖34的磁隨機存取存儲器的1列。
該改良例5的磁隨機存取存儲器是改良例1的磁隨機存取存儲器的變形例。改良例5與改良例1相比，在列內新設置向Y方向延伸的、用於寫入的寫入線33。
與此同時，改良例5與改良例1相比，存儲單元陣列和周邊電路的結構也不同。
存儲單元陣列11具有在X方向和Y方向配置成陣列狀的多個TMR元件12。在配置在X方向的TMR元件12的附近配置有向X方向延伸的多根(本例中，12根)寫入字線WL0、WL1、…WL11。寫入字線WL0、WL1、…WL11的一端與寫入字線驅動器23連接，另一端與寫入字線吸收器24連接。
行解碼器25在寫入操作時，基於行地址信號，選擇寫入字線WL0、WL1、…WL11中的1根。寫入字線驅動器23向所選的寫入字線提供寫入電流。寫入電流流過所選的字線，被寫入字線吸收器24吸收。
配置在Y方向的TMR元件12並聯連接在讀出線(讀出位線)26和接地點之間。
讀出線26的一端經由列選擇開關(MOS電晶體)SWA連接到公共數據線28。公共數據線28連接到讀出電路(包括讀出放大器)29B。
列選擇開關SWA的柵極連接到讀出列解碼器32A。讀出列解碼器32A在讀出操作時，輸出用於選擇列的列選擇線信號RCSLj。
在列內配置有向Y方向延伸的寫入線(寫入位線)33。寫入線33配置在列內的多個TMR元件12的附近。寫入線33的一端經由列選擇開關(MOS電晶體)SWB連接到公共驅動線30A。公共驅動線30A連接到具有寫入位線驅動器/吸收器的電路塊29A。
寫入線33的另一端經由列選擇開關(MOS電晶體)SWB連接到公共驅動線30B。公共驅動線30B連接到具有寫入位線驅動器/吸收器的電路塊31。
列選擇開關SWB的柵極連接到寫入列解碼器32B。在寫入操作時，寫入列解碼器32B輸出用於選擇列的列選擇線信號WCSLj。
本例的磁隨機存取存儲器中，在寫入操作時，在所選的寫入字線中流過從寫入字線驅動器23朝向寫入字線吸收器24的寫入電流。另外，在所選的列中，列選擇開關SWB變成導通狀態，在寫入線(寫入位線)33中流過寫入電流。流入寫入線33的寫入電流方向根據寫入數據的值變化。
在讀出操作時，所選的列中，列選擇開關SWA變成導通狀態，從讀出電路29B經由讀出線(讀出位線)26和多個TMR元件12，讀出電流流入接地點。讀出電路29B在讀出電流流過的期間，檢測對應多個TMR元件的合成電阻的讀出數據。
(10)改良例6圖36示出本發明的改良例6的磁隨機存取存儲器的主要部分。圖37中只示出圖36的磁隨機存取存儲器的1列。
該改良例6的磁隨機存取存儲器是改良例3的磁隨機存取存儲器的變形例。改良例6與改良例3相比，在列內新設置了向Y方向延伸的、用於寫入的寫入線33。
同時，改良例6與改良例3相比，存儲單元陣列和周邊電路的結構也不同。
存儲單元陣列11具有在X方向和Y方向配置成陣列狀的多個TMR元件12。在配置在X方向的TMR元件12的附近配置有向X方向延伸的多根(本例中，12根)寫入字線WWL0、WWL1、…WWL11。寫入字線WWL0、WWL1、…WWL11的一端與寫入字線驅動器23A連接，另一端與寫入字線吸收器24連接。
本例中，1列由3個塊BK構成。由於1列由配置在Y方向的12個TMR元件12構成，所以1個塊BK由4個TMR元件12構成。
1個塊BK內的TMR元件12相互並聯連接，其一端連接到讀出線(讀出位線)26。另外，TMR元件的另一端經由讀出選擇開關(MOS電晶體)RSW連接到接地點。
讀出線26的一端經由列選擇開關(MOS電晶體)SWA連接到公共數據線28。公共數據線28連接到讀出電路(包括讀出放大器)29B。
列選擇開關SWA的柵極連接到讀出列解碼器32A。在讀出操作時，讀出列解碼器32A輸出用於選擇列的列選擇線信號RCSLj。
讀出選擇開關RSW的柵極連接到讀出字線RWLo(o＝0、1、2)。在讀出操作時，讀出字線驅動器23B基於高位行地址信號，輸出用於選擇塊BK的塊選擇信號。
1個讀出字線RWLo對應於1列內的1個塊BK，並且為X方向的多個塊所公用。
本例中，由於1列由3個塊構成，所以讀出字線RWLo的個數為3根。讀出字線RWLo向X方向延伸，另一端連接到讀出字線驅動器23B。
行解碼器25在讀出操作時，基於行地址信號，選擇寫入字線WWL0、WWL1、…WWL11中的1根。
寫入字線驅動器23A向所選的寫入字線提供寫入電流。寫入電流流過所選的字線，被寫入字線吸收器24吸收。
行解碼器25在讀出操作時，例如基於高位行地址信號選擇1個塊。
讀出字線驅動器23B向連接到所選塊BK的讀出字線RWLo提供讀出字線電壓。由於在所選的塊BK中，讀出選擇開關RSW變成導通狀態，所以讀出電流經由所選塊BK內的多個TMR元件流向接地點。
在列內配置有向Y方向延伸的寫入線(寫入位線)33。寫入線33配置在列內的多個TMR元件12的附電另外，寫入線33為1列內的多個塊BK所公用。
寫入線33的一端經由列選擇開關(MOS電晶體)SWB連接到公共驅動線30A。公共驅動線30A連接到包括寫入位線驅動器/吸收器的電路塊29A。
寫入線33的另一端經由列選擇開關(MOS電晶體)SWB連接到公共驅動線30B。公共驅動線30B連接到包括寫入位線驅動器/吸收器的電路塊31。
列選擇開關SWB的柵極連接到寫入列解碼器32B。在寫入操作時，寫入列解碼器32B輸出用於選擇列的列選擇線信號WCSLj。
本例的磁隨機存取存儲器中，在寫入操作時，在所選的寫入字線中流過從寫入字線驅動器23A朝向寫入字線吸收器24的寫入電流。另外，在所選的列中，在寫入線(寫入位線)33中流過寫入電流。流過寫入線33的寫入電流的方向根據寫入數據的值變化。
在讀出操作時，所選列內的所選塊中，從讀出電路29B經由讀出線(讀出位線)26和多個TMR元件12，讀出電流流入接地點。讀出電路29B在讀出電流流過的期間，檢測對應所選塊內的多個TMR元件的合成電阻的讀出數據。
(11)改良例5、6的周邊電路例①寫入字線驅動器/吸收器改良例5、6中，例如可以採用圖6所示的電路作為寫入字線驅動器/吸收器。
②寫入字線驅動器/吸收器改良例5、6中，例如可以採用圖12、圖13所示的電路作為寫入位線驅動器/吸收器。
③讀出/寫入列解碼器說明改良例5、6的讀出/寫入列解碼器32A、32B的電路例。
圖38示出讀出列解碼器的一例。
讀出列解碼器32A由OR電路OR3、AND電路AD2構成。在OR電路OR3中輸入讀出信號READ1、READ2。
讀出信號READ1、READ2是在讀出操作(破壞讀出操作)時，讀出構成所選列的多個TMR元件的合成電阻值時變成「H」的信號。通常的破壞讀出操作原理中需要2次讀出操作。即，讀出信號READ1在第1次讀出時變成「H」，讀出信號READ2在第2次讀出時變成「H」。
這2個信號READ1、READ2中的任一個變成「H」時，OR電路OR3的輸出信號變成「H」。
在AND電路AD2中輸入OR電路OR3的輸出信號和列地址信號(指定列j)。選擇列j(位線BLj)時，列地址信號(指定j)的所有位都變成「H」。從而，在選擇了列j、並且2個信號READ1、READ2的任一個變成「H」時，AND電路AD2的輸出信號變成「H」。
AND電路AD2的輸出信號變成「H」時、即列選擇線信號RCSLLj變成「H」時，圖35和圖37的列選擇開關(N溝道MOS電晶體)SWA變成導通狀態。因此，在讀出操作時，讀出電流流入所選列內的多個TMR元件。
圖39示出讀出列解碼器的另一例。
圖39的讀出列解碼器32A與圖38的讀出列解碼器32A相比，沒有讀出信號READ1、READ2，取而代之，追加了讀出信號READ和試驗信號TRIAL。
圖40示出寫入列解碼器的一例。
寫入列解碼器32B由OR電路OR4、AND電路AD3構成。在OR電路OR4輸入寫入信號WRITE、試驗信號TRIAL、重寫入信號REWRIET。這3個信號WRITE、TRIAL、REWRIET的任一個變成「H」時，OR電路OR4的輸出信號變成「H」」。
在AND電路AD3中輸入OR電路OR4輸出信號和列地址信號(指定列j)，由列地址信號選擇列j、並且3個信號WRITE、TRIAL、RERWIET中的任一個變成「H」時，AND電路AD3的輸出信號變成「H」。
AND電路AD3的輸出信號變成「H」時、即列選擇線信號WCSLj變成「H」時，圖35和圖37的列選擇開關(N溝道MOS電晶體)SWB變成導通狀態。因此，在寫入操作時，寫入電流流入圖35和圖37的寫入線33。
(12)採用了改良例5、6的讀出操作原理①採用了改良例5的讀出操作原理1與改良例2的磁隨機存取存儲器大致相同的讀出操作原理可以適用於改良例5。即，通常的破壞讀出操作(圖14和圖15)和改良的破壞讀出操作(圖16)可以適用於改良例5。
改良例2和改良例5的陣列結構的不同之處在於，1列內的多個TMR元件12在Y方向(橫向)排列，或者在Z方向(縱向)排列。其結果，在改良例2中，在1列內配置有多根寫入位線，在改良例5中，在1列內配置有1根寫入位線。
因此，對於讀出操作，改良例5與改良例2相比，寫入列解碼器的操作不同。
②採用了改良例6的讀出操作原理與改良例4的磁隨機存取存儲器大致相同的讀出操作原理可以適用於改良例6。即，通常的破壞讀出操作(圖31和圖32)和改良的破壞讀出操作(圖33)可以適用於改良例6。
改良例4和改良例6的陣列結構的不同之處在於，1個塊內的多個TMR元件12在Y方向(橫向)排列，或是在Z方向(縱向)排列。其結果，對於在改良例4中，在1列內配置有多根寫入位線，在改良例6中，在1列內配置有1根寫入位線。
因此，對於讀出操作，改良例6與改良例4相比，寫入列解碼器的操作不同。
(13)改良例5、6的設備結構例圖41示出改良例6的設備結構的一例。
本例示出改良例6的1列內的1個塊的設備結構。
多個TMR元件配置在Y方向，並聯連接在讀出線(上部布線)26和下部布線34之間。下部布線34經由讀出選擇開關RSW連接到源極線35。
讀出選擇開關RSW配置在TMR元件的正下方。讀出字線RWLo和源極線35都在X方向(垂直於紙面的方向)延伸。源極線35與接地點連接。
在多個TMR元件上配置有在Y方向延伸的讀出位線33。讀出位線33為多個TMR元件所公用。在各TMR元件的正下方配置有在X方向延伸的寫入字線WWL0、WWL1、WWL2、WWL3。
另外，在圖41中，若去除讀出選擇開關RSW，將下部布線34直接連接到接地點，並且增加TMR元件和寫入字線的個數，則可以得到改良例5的設備結構。3。讀出電路以上，對於磁隨機存取存儲器，分別具體說明了參考例、改良例1～6、周邊電路(讀出電路除外)、以及讀出操作原理。以下，說明可適用於參考例、改良例1～6的任一個，並可實現上述破壞讀出原理1、2的讀出電路(包括讀出放大器)的具體例及其操作。
(1)電路例1圖42示出磁隨機存取存儲器的讀出電路的電路例1。
多個TMR元件相互並聯連接，其一端連接到接地點，另一端經由作為列選擇開關的N溝道MOS電晶體N7(SW)連接到節點n1。圖示的TMR元件的組在參考例、改良例1、2、5中相當於1列，在改良例3、4、6中相當於1列內的1個塊。
節點n1的電位通過箝位電路設定為箝位電位Vclamp。箝位電路由運算放大器OP1和N溝道MOS電晶體N8構成。
N溝道MOS電晶體N8配置在節點n1和電流鏡電路M1之間。運算放大器OP1例如控制N溝道MOS電晶體N8的柵極電位，以便節點n1的電位與箝位電位Vclamp相同。
箝位電路的作用是調整1列內或1個塊內的TMR元件的兩端間的電壓。
即，例如對TMR元件的一端提供接地電位時，若TMR元件的另一端的電位過大，則TMR元件的MR比變小。TMR元件的MR比小表示「1」狀態的TMR元件的電阻值和「0」狀態的TMR元件的電阻值的差小。即，讀出時判斷「1」、「0」的餘量變小。
為了避免該問題，本例中採用箝位電路，調整TMR元件的另一端電位、即TMR元件的兩端間的電壓，使TMR元件的MR比不變小。
電流鏡電路M1的作用是將與流入多個TMR元件的讀出電流的總值等同的電流流入N溝道MOS電晶體N9。此時的節點n2的電位(例如，初始數據)通過傳輸門電路TG1存儲到存儲電路43。
傳輸門電路TG1的導通/截止被控制信號READ1S、bREAD1S控制。控制信號READ1S是在第1次讀出操作時(讀出初始數據時)變成「H」的信號。另外，控制信號bREAD1S是具有與控制信號READ1S值相反的值的翻轉信號。
控制信號READ1S為「H」時(第1次讀出操作時)，節點n2的電位經由傳輸門電路TG1輸入到反相電路I7。反相電路I7的輸出信號輸入到運算放大器OP2的負輸入端子。運算放大器OP2的輸出信號輸入到反相電路I8，反相電路I8的輸出信號輸入到運算放大器OP2的正輸入端子。
運算放大器OP2例如控制反相電路I8內的N溝道MOS電晶體的柵極電位，以使輸入到該負輸入端子的輸入電位和輸入到該正輸入端子的輸入電位相同。因此，其結果，流入接收運算放大器OP2的輸出信號的反相電路I8的電流變成初始數據(單元數據)。
傳輸門電路TG2連接在運算放大器OP2的輸出端子和反相電路I7的輸入端子之間。第1次讀出操作結束時，控制信號READ1S變成「L」，控制信號bREAD1S變成「H」。其結果，初始數據鎖存在存儲電路43內。
讀出放大器SA的正輸入端子與節點n2連接，其負輸入端子與運算放大器OP2的輸出端子n3連接。在判斷所選的TMR元件的數據時，讀出放大器SA比較節點n2的電位和運算放大器OP2的輸出端子n3的電位。
即，節點n2的電位表示第2次讀出結果(比較數據)，運算放大器OP2的輸出端子n3的電位表示第1次讀出結果(初始數據)。
(2)電路例2圖43示出磁隨機存取存儲器的讀出電路的電路例2。
該電路例2是電路例1的變形例。電路例2與電路例1相比，存儲電路43不同。即，電路例1中，存儲電路43具有2個反相電路I7、I8和運算放大器OP2，但電路例2中，存儲電路43沒有運算放大器，而具有4個反相電路I9、I9』、I10、I11。
即，電路例2中，不採用運算放大器，而採用電流鏡電路，將初始數據鎖存在存儲電路43。
例如，第1次讀出操作時(讀出初始數據時)，由於控制信號READ1S變成「H」，所以節點n1的電位(初始數據)傳送給由4個反相電路I9、I9』、I10、I11構成的存儲電路43。由於在第1次讀出操作結束時，控制信號READ1S變成「L」，控制信號bREAD1S變成「H」，所以初始數據鎖存在存儲電路43內。
(3)電路例3圖44示出磁隨機存取存儲器的讀出電路的電路例3。
該電路例3也是電路例1的變形例。電路例1與電路例1相比，存儲電路43不同。即，電路例3中，存儲電路43由電容器C1構成。
本例中，例如將節點n2的電位(初始數據)動態地存儲在電容器C1。因此，需要例如將第1次讀出至第2次讀出的期間縮短成比電容器C1持續保持數據的期間還小。
如在DRAM(動態隨機存取存儲器)的領域中充分研究，電容器C1持續保持數據的期間為例如幾m秒。從而，若使第1次讀出至第2次讀出的期間小於幾m秒，則可以在存儲電路43中採用電容器C1。
(4)讀出放大器的具體例說明在電路例1、2、3中使用的讀出放大器SA的具體例。讀出放大器SA的結構在破壞讀出操作時，根據寫入所選的TMR元件的嘗試數據的值確定。
①嘗試數據為「1」時圖45示出嘗試數據為「1」時的讀出放大器的一例。
讀出放大器SA例如由3個差動放大器DI1、DI2、DI3、和NAND電路ND5構成。
第一級差動放大器DI1比較圖42至圖44的節點n2的電位(例如，比較數據)和節點n3的電位(例如，初始數據)。差動放大器DI1基於2個輸入電位，輸出2個輸出電位。差動放大器DI1的2個輸出電位之差基於2個輸入電位之差確定。
在差動放大器DI2的正輸入端子輸入基於節點n2的電位的電位，在其負輸入端子輸入基準電位VrefH。差動放大器DI2在輸入到正輸入端子的電位高於基準電位VrefH時，輸出「H」，低於基準電位VrefH時，輸出「L」。
在差動放大器DI3的負輸入端子輸入基於節點n3的電位的電位，在其正輸入端子輸入基準電位VrefL。差動放大器DI3在輸入到負輸入端子的電位低於基準電位VrefL時，輸出「H」，高於基準電位VrefL時，輸出「L」。
例如，在所選的TMR元件的數據為「0」、嘗試數據為「1」時，在第2次讀出操作讀出的比較數據，即節點n2的電位比在第1次讀出操作讀出的初始數據，即節點n3的電位高。
此時，由於輸入到差動放大器DI2的正輸入端子的電位高於輸入到其負輸入端子的基準電位VrefH，所以差動放大器DI2的輸出信號變成「H」。另外，由於輸入到差動放大器DI3的負輸入端子的電位低於輸入到其正輸入端子的基準電位VrefL，所以差動放大器DI3的輸出信號也變成「H」。
從而，NAND電路ND5的輸出信號變成「L」，即，讀出放大器SA的輸出信號變成「0」(「L」＝「0」)。即，所選的TMR元件的數據判斷為「0」另外，例如所選的TMR元件的數據為「1」、嘗試數據為「1」時，在第2次讀出操作讀出的比較數據，即節點n2的電位和在第1次讀出操作讀出的初始數據，即節點n3的電位實質上相同。
此時，差動放大器DI1基於節點n2、n3的微小電位差，輸出2個輸出電位。
但是，由於輸入到差動放大器DI2的正輸入端子的電位不高於輸入到其負輸入端子的基準電位VrefH，所以差動放大器DI2的輸出信號變成「L」。另外，由於輸入到差動放大器DI3的負輸入端子的電位不低於輸入到其正輸入端子的基準電位VrefL，所以差動放大器DI3的輸出信號也變成「L」。
從而，NAND電路ND5的輸出信號變成「H」，即，讀出放大器SA的輸出信號變成「1」(「H」＝「1」)。即，所選的TMR元件的數據判斷為「1」。
圖46示出圖45的讀出放大器的第1級差動放大器的一例。
該差動放大器DI1的特徵在於，在2個輸出端子間連接具有大電阻值的電阻Rr。
像這樣，通過在差動放大器DI1的2個輸出端子間連接電阻，在所選的TMR元件的數據和嘗試數據相同時，即，2個輸入電位幾乎沒有差時，差動放大器DI1不放大輸出該差。差動放大器DI1隻在2個輸入電位的差明顯時，放大輸出該差。
圖47示出圖45的讀出放大器的第1級差動放大器的另一例。
該差動放大器DI1的特徵在於，在2個輸出端子間連接了耗盡型MOS電晶體QD。
耗盡型MOS電晶體QD具有與圖46的電阻Rr相同的功能。即，在所選的TMR元件的數據和嘗試數據相同時，即，在2個輸入電位幾乎沒有差時，差動放大器DI1不放大輸出該差。差動放大器DI1隻在2個輸入電位的差明顯時，放大輸出該差。
②嘗試數據為「0」時圖48示出嘗試數據為「0」時的讀出放大器的一例。
讀出放大器SA例如由3個差動放大器DI1、DI2、DI3、和NOR電路NR3構成。
第一級差動放大器DI1比較圖42至圖44的節點n2的電位(例如，比較數據)和節點n3的電位(例如，初始數據)。差動放大器DI1基於2個輸入電位，輸出2個輸出電位。差動放大器DI1的2個輸出電位之差基於2個輸入電位之差確定。
在差動放大器DI2的負輸入端子輸入基於節點n2的電位的電位，在其正輸入端子輸入基準電位VrefL。差動放大器DI2在輸入到負輸入端子的電位低於基準電位VrefL時，輸出「H」，高於基準電位VrefL時，輸出「L」。
在差動放大器DI3的正輸入端子輸入基於節點n3的電位的電位，在其負輸入端子輸入基準電位VrefH。差動放大器DI3在輸入到正輸入端子的電位高於基準電位VrefH時，輸出「H」，低於基準電位VrefH時，輸出「L」。
例如，在所選的TMR元件的數據為「1」、嘗試數據為「0」時，在第2次讀出操作讀出的比較數據，即節點n2的電位比在第1次讀出操作讀出的初始數據，即節點n3的電位低。
此時，由於輸入到差動放大器DI2的負輸入端子的電位低於輸入到其正輸入端子的基準電位VrefL，所以差動放大器DI2的輸出信號變成「L」。另外，由於輸入到差動放大器DI3的正輸入端子的電位高於輸入到其負輸入端子的基準電位VrefH，所以差動放大器DI3的輸出信號也變成「L」。
從而，NOR電路NR3的輸出信號變成「H」，即，讀出放大器SA的輸出信號變成「1」(「H」＝「1」)。即，所選的TMR元件的數據判斷為「1」。
另外，例如所選的TMR元件的數據為「0」、嘗試數據為「0」時，在第2次讀出操作讀出的比較數據，即節點n2的電位和在第1次讀出操作讀出的初始數據，即節點n3的電位實質上相同。
此時，差動放大器DI1基於節點n2、n3的微小電位差，輸出2個輸出電位。
但是，由於輸入到差動放大器DI2的負輸入端子的電位不低於輸入到其正輸入端子的基準電位VrefL，所以差動放大器DI2的輸出信號變成「H」。另外，由於輸入到差動放大器DI3的正輸入端子的電位不高於輸入到其負輸入端子的基準電位VrefH，所以差動放大器DI3的輸出信號也變成「H」。
從而，NAND電路ND5的輸出信號變成「L」，即，讀出放大器SA的輸出信號變成「0」(「L」＝「0」)。即，所選的TMR元件的數據判斷為「0」。
另外，對於圖48的讀出放大器的第1級差動放大器DI1，也可以採用與圖46或圖47所示結構的差動放大器DI1。
這樣，在所選的TMR元件的數據和嘗試數據相同時，即，2個輸入電位幾乎沒有差時，讀出放大器不放大輸出該差。讀出放大器只在2個輸入電位的差明顯時，放大輸出該差。
(5)運算放大器的具體例圖49示出圖42至圖44的運算放大器OP1的具體例。
在運算放大器OP1的正輸入端子輸入箝位電位Vclamp，在其負輸入端子輸入節點n1的電位。在啟動信號Enable變成「H」時，輸出節點n1的電位與箝位電位C1amp相等的輸出信號Out。
圖50示出圖42的運算放大器OP2的具體例。
在運算放大器OP2的正輸入端子輸入圖42的反相電路I8的輸出信號，在其負輸入端子輸入反相電路I7的輸出信號。在啟動信號Enable變成「H」時，輸出反相電路I7的輸出信號與反相電路I8的輸出信號相等的輸出信號Out。
(6)電路例1、2、3的操作說明電路例1、2、3的讀出電路的操作。電路例1、2、3中，可以執行通常的破壞讀出操作(圖14、圖15、以及圖16)和改良的破壞讀出操作(圖31、圖32、以及圖33)的任一讀出操作。
①第1次讀出操作在第1次讀出操作中讀出初始數據。
輸入列地址信號，列選擇開關N7(SW)變成導通狀態。另外，運算放大器OP1控制N溝道MOS電晶體N8的柵極電位，以使節點n1的電位與箝位電位Vclamp相等。
此時，讀出電流從電源端子VDD經由電晶體M7、M8、以及多個TMR元件流入接地點。電流鏡電路M1的作用是使與該讀出電流相等的電流流入N溝道MOS電晶體N9。
從而，在節點n2具有對應多個TMR元件的合成電阻的電位(初始數據)。
另外，控制信號READ1S在第1次讀出操作時變成「H」。即，傳輸門電路TG1變成導通狀態，傳輸門電路TG2變成截止狀態。因此，節點n2的電位經由傳輸門電路TG1輸入到存儲電路43。
圖42的例子中，運算放大器OP2控制反相電路I8內的N溝道MOS電晶體的柵極電位，以使其負輸入電位和其正輸入電位相等。結果，流入反相電路I8的電流變成初始數據(單元數據)。
圖43的例子中，反相電路I11的輸出接點n3的電位變成初始數據(單元數據)。圖44的例子中，電容器C1的一端n3的電位變成初始數據(單元數據)。第1次讀出操作一結束，控制信號READ1S就變成「L」，控制信號bREAD1S變成「H」。其結果，初始數據鎖存在存儲電路43內。
②第2次讀出操作和數據判斷操作在所選的TMR元件中寫入嘗試數據之後(通常的破壞讀出操作)，或在寫入的同時(改良的破壞讀出操作)進行第2次讀出操作，讀出比較數據。
輸入列地址信號，列選擇開關N7(SW)變成導通狀態。另外，運算放大器OP1控制N溝道MOS電晶體N8的柵極電位，以使節點n1的電位與箝位電位Vclamp相等。
此時，讀出電流從電源端子VDD經由電晶體M7、M8、以及多個TMR元件流入接地點。電流鏡電路M1的作用是使與該讀出電流相等的電流入N溝道MOS電晶體N9。
從而，在節點n2具有對應多個TMR元件的合成電阻的電位(比較數據)。
此時，在讀出放大器SA的正輸入端子輸入節點n2的電位，在其負輸入端子輸入存儲電路43的節點n3的電位，其結果，讀出放大器SA基於節點n2的電位和節點n3的電位判斷所選的TMR元件的數據值。
另外，讀出放大器SA的數據判斷操作與(4)的「讀出放大器的具體例」的項目中所述的相同。
(7)電路例4圖51示出磁隨機存取存儲器的讀出電路的電路例4。
電路例1、2、3中，將讀出數據(初始數據)以模擬值存儲在存儲電路中。與此不同，在電路例4中，將讀出數據以數據值存儲在存儲電路。
多個TMR元件相互並聯連接，其一端連接到接地點，其另一端經由作為列選擇開關的N溝道MOS電晶體N7(SW)連接到節點n1。圖示的TMR元件的組在參考例、改良例1、2、5中相當於1列，在改良例3、4、6中相當於1列內的1個塊。
節點n1的電位通過箝位電路被設定為箝位電壓Vclamp。箝位電路由運算放大器OP1和N溝道MOS電晶體N8構成。作為運算放大器OP1例如可以採用圖49所示的運算放大器OP1。
N溝道MOS電晶體N8配置在節點n1和電流鏡電路M1之間。運算放大器OP1控制N溝道MOS電晶體N8的柵極電位，以使例如節點n1的電位與箝位電位Vclamp相等。
電流鏡電路M1的作用是使與流入多個TMR元件的讀出電流的總值相等的電流流入N溝道MOS電晶體N9。此時的節點n2的電位(初始數據)輸入到存儲電路43內的運算放大器OP3的正輸入端子。
運算放大器OP3可以例如採用圖50所示的運算放大器OP2。
電路例4中，存儲電路4包括運算放大器OP3、RGB(帶隙參考)電路36、振蕩器37、採樣保持電路38、計數器觸發信號發生電路39、計數器/計數器驅動電路40、DAC(數模轉換器)41、P溝道MOS電晶體P7、以及N溝道MOS電晶體N10。
BGR電路36輸出與溫度無關的輸出信號。BGR電路36的輸出信號提供給振蕩器37和DAC41。振蕩器37基於BGR電路36的輸出信號，生成電平周期變化的信號OSC。
運算放大器OP3的輸出信號輸入到採樣保持電路38中。採樣保持電路38將運算放大器OP3的輸出信號作為採樣結果保持，並基於電平周期變化的信號OSC，將該採樣結果周期性地輸出給計數器觸發信號發生電路39。
計數器觸發信號發生電路39基於電平周期變化的信號OSC和採樣結果，輸出計數器觸發信號。計數器/計數器驅動電路40基於計數器觸發信號，變化作為其輸出信號的計數值。
DAC(數模轉換器)41將計數器/計數器驅動電路40的計數值從數位訊號變換成模擬信號。DAC41的輸出信號輸入到P溝道MOS電晶體P7的柵極。
P溝道MOS電晶體P7和N溝道MOS電晶體N10串聯連接在電源端子VDD和接地點VSS之間。
N溝道MOS電晶體N10的柵極和漏極相互連接。P溝道MOS電晶體P7和N溝道MOS電晶體N10的漏極分別與運算放大器OP3的負輸入端子和讀出放大器SA的負輸入端子連接。
讀出放大器SA比較節點n2的電位和節點n3(運算放大器OP3的負輸入端子)的電位，判斷所選的TMR元件的數據。
電路例4中，例如在破壞讀出操作的第1次讀出操作取得的初始數據作為數字值存儲在存儲電路43內。
具體說來，存儲電路43進行使流過MOS電晶體P7、N10的電流值流過與MOS電晶體P8、N9的電流值相等的操作。即，存儲電路43調整P溝道MOS電晶體P7的柵極電位(DAC41的輸出值)，以使節點n3的電位與節點n2的電位相等。
在此，P溝道MOS電晶體P7、P8的大小(驅動力)互相相同，N溝道MOS電晶體N9、N10的大小(驅動力)互相相同。
電路例4中，由於將運算放大器OP3的輸出信號，即節點n2的電位和節點n3的電位的差(模擬值)作為計數器的計數值(數字值)存儲，所以難以正確存儲讀出電流(初始數據)。
但是，像這樣的情況下，只要使計數器的1次計數的電流變化量(流入MOS電晶體P7、N10的電流的變化量)遠遠小於基於TMR元件的MR比的讀出電流的變化量，完全不會有問題，可以進行讀出操作。
(8)BGR電路的具體例圖52示出BGR電路的一例。
BGR電路36是公知的電路。本例中，採用BGR電路36，分別生成用於DAC的輸出電流Ibgr和用于振蕩器的輸出電流Ibgr。
(9)振蕩器的具體例圖53示出振蕩器的一例。
振蕩器37接收BGR電路的輸出電流Ibgr，生成電平周期變化的信號OSC。通過向振蕩器37提供BGR電路的輸出信號，可以生成不依賴於溫度和電源電壓的、電平周期變化的信號。
這樣，可以使採樣時間一直恆定。
(10)採樣保持電路的具體例圖54示出採樣保持電路的一例。
採樣保持電路38將運算放大器OP3的輸出信號作為採樣結果保持，並且，基於電平周期變化的信號OSC，將其採樣結果DOWN輸出給計數器觸發信號發生電路39。
(11)計數器觸發信號發生電路的具體例圖55示出計數器觸發信號發生電路的一例。
計數器觸發信號發生電路39基於採樣結果DOWN和電平周期變化的信號OSC，示出計數器觸發信號Dn、Up。
(12)計數器驅動電路的具體例圖56至圖63示出計數器驅動電路的一例。
計數器驅動電路基於計數器觸發信號Dn、Up，生成用於驅動計數器的控制信號TP0、bTP0、TP1、bTP1、…TP7、bTP7。
(13)計數器的具體例圖64至圖65示出計數器的一例。
計數器40基於控制信號TP0、bTP0、TP1、bTP1、…TP7、bTP7，改變其計數值C0、C1、…C7。
(14)DAC的具體例圖66示出DAC的一例。
在DAC41輸入BGR電路的輸出信號Ib，和計數器的輸出信號(計數值)C0、C1、…C7。DAC41將計數器的計數值從數位訊號變換成模擬信號。
(15)電路例4的操作電路例4的讀出電路的操作除了改良的破壞讀出操作原理的方面、將在第1次讀出操作得到的初始數據作為數字值存儲在存儲電路的方面之外，與電路例1、2、3的讀出電路的操作相同。
①第1次讀出操作在第1次讀出操作中讀出初始數據輸入列地址信號，列選擇開關N7(SW)變成導通狀態。另外，運算放大器OP1控制N溝道MOS電晶體N8的柵極電位，以使節點n1的電位與箝位電位Vclamp相等。
此時，讀出電流從電源端子VDD經由電晶體M7、M8、以及多個TMR元件流入接地點。電流鏡電路M1的作用是使與該讀出電流相等的電流流入N溝道MOS電晶體N9。
從而，在節點n2具有對應多個TMR元件的合成電阻的電位(初始數據)。
節點n2的電位輸入到存儲電路43內的運算放大器OP3的正輸入端子。節點n2的電位作為計數器40的計數值存儲在存儲電路43。由於基於計數器40的計數值，在MOS電晶體P7、N10流過電流，所以其結果，節點n3的電位與節點n2的電位相等。
②第2次讀出操作和數據判斷操作在所選的TMR元件中寫入嘗試數據的同時進行第2次讀出操作，讀出比較數據。
此時，讀出電流從電源端子VDD經由電晶體M7、M8、以及多個TMR元件流入接地點。電流鏡電路M1的作用是使與該讀出電流相等的電流流入N溝道MOS電晶體N9。
從而，在節點n2具有對應多個TMR元件的合成電阻的電位(比較數據)。
此時，在讀出放大器SA的正輸入端子輸入節點n2的電位，在其負輸入端子輸入存儲電路43的節點n3的電位。其結果，讀出放大器SA基於節點n2的電位和節點n3的電位判斷所選的TMR元件的數據值。
另外，讀出放大器SA的數據判斷操作與(4)的「讀出放大器的具體例」的項目中所述的相同。
(16)電路例5圖67示出磁隨機存取存儲器的讀出電路的電路例5。
電路例5中具有如電路例1、2、3、4具有的存儲電路。即，電路例5中，在電流路徑中連接電感元件，由讀出放大器SA檢測電感元件的兩端的電位差。電路例5與電路例1、2、3、4相比很簡單。
多個TMR元件相互並聯連接，其一端連接到接地點，其另一端經由作為列選擇開關的N溝道MOS電晶體N7(SW)連接到節點n1。圖示的TMR元件的組在參考例、改良例1、2、5中相當於1列部分，在改良例3、4、6中相當於1列內的1個塊部分。
節點n1的電位通過箝位電路設定為箝位電位Vclamp。箝位電路由運算放大器OP1和N溝道MOS電晶體N8構成。運算放大器OP1例如可以採用圖49所示的運算放大器OP1。
N溝道MOS電晶體N8配置在節點n1和電流鏡電路M1之間。運算放大器OP1例如控制N溝道MOS電晶體N8的柵極電位，以使節點n1的電位與箝位電位Vclamp相同。
電流鏡電路M1的作用是將與流入多個TMR元件的讀出電流的總值等同的電流流入N溝道MOS電晶體。在電流鏡電路M1和N溝道MOS電晶體N9間連接有電感元件L。
電感元件L的一端(節點n2)連接到讀出放大器SA的正輸入端子，其另一端(節點n3)連接到讀出放大器SA的負輸入端子。
由於具有V＝IR+L·dI/dt(V為電源電壓，I為電流值，R為MOS電晶體的導通電阻，L為電感)的關係，所以經過很長的時間，流入電感元件L的電流變成一定時，節點n2的電位和節點n3的電位相等。
圖68和圖69示出電感元件的一例。
電感元件例如可以採用LSI的布線加工技術形成。此時，電感元件可以在LSI晶片內形成。即，可以在磁隨機存取存儲器的晶片內形成用於讀出電路的電感元件。
(17)電路例5的操作電路例5的讀出電路的操作與改良的破壞讀出操作原理有關，在存儲電路不存儲在第1次讀出操作取得的初始數據。
①第1次讀出操作在第1次讀出操作中讀出初始數據。
輸入列地址信號，列選擇開關N7(SW)變成導通狀態。另外，運算放大器OP1控制N溝道MOS電晶體N8的柵極電位，以使節點n1的電位與箝位電位Vclamp相等。
此時，讀出電流從電源端子VDD經由電晶體M7、M8、以及多個TMR元件流入接地點。電流鏡電路M1的作用是使與該讀出電流相等的電流流入N溝道MOS電晶體N9。
從而，經過很長時間，流入電感元件L的電流恆定時，在節點2具有對應多個TMR元件的合成電阻的電位(初始數據)。
②第2次讀出操作和數據判斷操作在所選的TMR元件寫入嘗試數據的同時進行第2次讀出操作，讀出比較數據。
此時，讀出電流從電源端子VDD經由電晶體M7、M8、以及多個TMR元件流入接地點。電流鏡電路M1的作用是使與該讀出電流相等的電流流入N溝道MOS電晶體N9。
從而，在多個TMR元件的合成電阻不變化的情況下(所選的TMR元件的數據和嘗試數據相同時)，由於電流值沒有變化，所以節點n2的電位和節點n3的電位仍然相等。
另外，在多個TMR元件的合成電阻變化時(所選的TMR元件的數據和嘗試數據不同時)，由於電流值有變化，所以由於電感分量，節點n3的電位偏離節點n2的電位。
若用讀出放大器SA判斷該節點n2、n3的電位變化，則可以判斷所選的TMR元件的數據值。
(18)其它電路例①電路例6圖70示出磁隨機存取存儲器的讀出電路的電路例6。
電路例6是電路例1(圖42)的改良例。
電路例6與電路例1相比不同之處在於，具有附加電流生成部42，其它方面與電路例1相同。
若1列內或1個塊內的並聯連接的TMR元件的個數過多，則對於讀出電流的信號電流值變得非常小，難以利用讀出放大器檢測該微小的信號電流。
因此，本例中新設置了附加電流生成部42。
附加電流生成部42具有電流源Is。由該電流源Is產生的恆流由電流鏡電路M2提供給TMR元件。
即，電路例6中，將流過1列內或1個塊內的並聯連接的TMR元件的單元電流作為Icell時，在電流鏡電路M1流過的電流，即N溝道MOS電晶體N9流過的電流Isense為Isense＝Icell-Is。
這樣，由於可以增大對於讀出電流值的信號電流值，所以可以提高讀出放大器對信號電流的檢測靈敏度。
②電路例7圖71示出磁隨機存取存儲器的讀出電路的電路例7。
電路例7是電路例2(圖43)的改良例。
電路例7與電路例2相比不同之處在於，具有附加電流生成部42，其它方面與電路例2相同。
附加電流生成部42與電路例6相同。電路例7中，由於也可以增大對於讀出電流值的信號電流值，所以可以提高讀出放大器對信號電流的檢測靈敏度。
③電路例8圖72示出磁隨機存取存儲器的讀出電路的電路例8。
電路例8是電路例3(圖44)的改良例。
電路例8與電路例3相比不同之處在於，具有附加電流生成部42，其它方面與電路例3相同。
附加電流生成部42與電路例6相同。電路例8中，由於也可以增大對於讀出電流值的信號電流值，所以可以提高讀出放大器對信號電流的檢測靈敏度。
④附加電流生成部的電流源的具體例圖73示出附加電流生成部的電流源的一例。
附加電流生成部42的電流源Is可以構變成例如與存儲單元陣列部分相同。即，電流源Is由並聯連接的多個TMR元件、箝位電路、以及N溝道MOS電晶體構成。
在此，電流源Is內的TMR元件個數最好比存儲單元陣列的1列內或1個塊內的並聯連接的TMR元件個數少。
另外，本例中，在構成附加電流生成部42時利用了TMR元件，但例如可以取而代之，利用BGR電路等。
4.其它上述說明中，前提為作為磁隨機存取存儲器的存儲單元採用TMR元件，但在存儲單元為GMR(Giant Magneto Resistance)元件時也可以適用本發明，即各種改良例、讀出操作原理、周邊電路的具體例等。
另外，對於TMR元件和GMR元件的結構，適用本發明時沒有作特別限定。
本發明的讀出操作原理如參考例、改良例1～6，除了適用於在1列或1個塊內配置並聯連接的多個存儲單元(TMR元件)的磁隨機存儲器之外，還適用於對1個存儲單元對應1個選擇電晶體的所謂的1單元-1電晶體結構的磁隨機存取存儲器。
此時，讀出操作實質上與適用於參考例、改良例1～6的讀出操作相同。另外，對於效果，與多個存儲單元的電阻值的偏差無關，可以正確讀出數據。
如上所述，根據本發明，特別是在採用破壞讀出操作原理的磁隨機存取存儲器中，由於具體化了寫入驅動器等寫入電路和讀出放大器等讀出電路，所以可以進一步實現磁隨機存取存儲器的大量生產化。另外，對於磁隨機存取存儲器的陣列結構和讀出操作原理，也可以提出用於提高實現性的改良技術。
權利要求
1.一種具有利用磁阻效應存儲數據的存儲單元的磁隨機存取存儲器的讀出方法，包括在上述存儲單元流過第1讀出電流；對上述存儲單元寫入具有預定值的寫入數據，同時或與此並行，在上述存儲單元流過第2讀出電流；檢測上述第1和第2讀出電流差或變化，並基於上述變化判斷上述存儲單元的數據。
2.如權利要求1所述的讀出方法，其中，上述存儲單元的數據是基於在上述存儲單元中寫入上述寫入數據之前的上述存儲單元的電阻值和之後的上述存儲單元的電阻值的差來判斷。
3.如權利要求1所述的讀出方法，其中，實質上沒有上述第1和第2讀出電流的差時，上述存儲單元的數據值與上述寫入數據的值相同。
4.如權利要求1所述的讀出方法，其中，實質上有上述第1和第2讀出電流的差時，上述存儲單元的數據值與上述寫入數據的值不同。
5.如權利要求4所述的讀出方法，其中，在上述存儲單元的數據值與上述寫入數據的值不同時，在上述存儲單元再寫入具有與上述寫入數據的值不同的值的數據。
6.如權利要求1所述的讀出方法，其中，在取得上述第2讀出電流的同時比較上述第1和第2讀出電流。
7.如權利要求1所述的讀出方法，其中，上述第1和第2讀出電流的差的檢測是通過檢測與上述第1讀出電流成正比的第3讀出電流和與上述第2讀出電流成正比的第4讀出電流的差來進行的。
8.如權利要求1所述的讀出方法，其中，上述第1讀出電流作為模擬數據存儲在上述存儲電路中。
9.如權利要求8所述的讀出方法，其中，上述存儲電路具有採用了差動放大器的反饋電路，上述第1讀出電流存儲在上述反饋電路中。
10.如權利要求8所述的讀出方法，其中，上述存儲電路具有採用了電流鏡電路的反饋電路，上述第1讀出電流存儲在上述反饋電路中。
11.如權利要求8所述的讀出方法，其中，上述存儲電路具有電容器，上述第1讀出電流作為電壓值存儲在上述電容器中。
12.如權利要求1所述的讀出方法，其中，上述第1讀出電流作為數字數據存儲在上述存儲電路中。
13.如權利要求12所述的讀出方法，其中，上述存儲電路具有計數器，上述第1讀出電流作為計數器的計數值被存儲。
14.如權利要求1所述的讀出方法，其中，利用電感元件檢測上述第1和第2讀出電流對時間的變化量。
15.如權利要求1所述的讀出方法，其中，上述存儲單元是相互並聯連接的多個存儲單元中的1個。
16.如權利要求15所述的讀出方法，其中，上述第1和第2讀出電流流入上述多個存儲單元。
17.如權利要求16所述的讀出方法，其中，上述多個存儲單元構成存儲單元陣列的1列。
18.如權利要求16所述的讀出方法，其中，上述多個存儲單元構成存儲單元陣列的1列內的1個塊。
19.如權利要求1所述的讀出方法，其中，在流過將上述寫入數據寫入上述存儲單元時使用的寫入電流的同時，或流過上述寫入電流的正中間，流過上述第2寫入電流。
20.一種磁隨機存取存儲器，包括多個存儲單元，利用相互並聯連接的磁阻效應存儲數據；位線，與上述多個存儲單元的一端連接、在第1方向上延伸；第1和第2寫入位線驅動器/吸收器，向上述位線提供寫入電流，或從上述位線吸收上述寫入電流；第1開關，連接在上述位線的一端和上述第1寫入位線驅動器/吸收器之間；第2開關，連接在上述位線的另一端和上述第2寫入位線驅動器/吸收器之間；讀出電路，向上述位線提供讀出電流；寫入字線，在與上述第1方向正交的第2方向上延伸。
21.如權利要求20所述的磁隨機存取存儲器，其中，上述多個存儲單元的另一端直接連接到接地端子。
22.如權利要求20所述的磁隨機存取存儲器，還包括第3開關，連接在上述多個存儲單元的另一端和接地端子之間；讀出字線，連接到上述第3開關的控制端子，在上述第2方向上延伸。
23.如權利要求22所述的磁隨機存取存儲器，其中，上述多個存儲單元構成1個塊，並且上述存儲單元陣列的1列由多個塊構成。
24.如權利要求20所述的磁隨機存取存儲器，其中，上述第1和第2開關在寫入操作時和讀出操作時變成導通狀態。
25.如權利要求22所述的磁隨機存取存儲器，其中，上述第3開關在讀出操作時變成導通狀態。
26.一種磁隨機存取存儲器，包括多個存儲單元，利用相互並聯連接的磁阻效應存儲數據；寫入位線，配置在上述多個存儲單元的附近、在第1方向上延伸；第1和第2寫入位線驅動器/吸收器，向上述寫入位線提供寫入電流，或從上述寫入位線吸收上述寫入電流；第1開關，連接在上述寫入位線的一端和上述第1寫入位線驅動器/吸收器之間；第2開關，連接在上述寫入位線的另一端和上述第2寫入位線驅動器/吸收器之間；讀出位線，與上述多個存儲單元的一端連接，在上述第1方向上延伸；讀出電路，向上述讀出位線提供讀出電流；第3開關，連接在上述讀出位線和上述讀出電路之間；寫入字線，在與上述第1方向正交的第2方向上延伸。
27.如權利要求26所述的磁隨機存取存儲器，其中，上述多個存儲單元在半導體基板上疊積。
28.如權利要求26所述的磁隨機存取存儲器，其中，上述多個存儲單元配置在上述第1方向。
29.如權利要求26所述的磁隨機存取存儲器，其中，上述多個存儲單元的另一端直接連接到接地端子。
30.如權利要求26所述的磁隨機存取存儲器，還包括第4開關，連接在上述多個存儲單元的另一端和接地端子之間；讀出字線，與上述第4開關的控制端子連接，在上述第2方向上延伸。
31.如權利要求30所述的磁隨機存取存儲器，其中，上述多個存儲單元構成1個塊，並且存儲單元陣列的1列由多個塊構成。
32.如權利要求26所述的磁隨機存取存儲器，其中，上述第1和第2開關在寫入操作時變成導通狀態。
33.如權利要求26所述的磁隨機存取存儲器，其中，上述第3開關在讀出操作時變成導通狀態。
34.如權利要求30所述的磁隨機存取存儲器，其中，上述第3和第4開關在讀出操作時變成導通狀態。
35.一種磁隨機存取存儲器，包括多個位線，在第1方向上延伸；多個寫入字線，在與上述第1方向正交的第2方向上延伸；公共驅動線，在上述第2方向上延伸；多個第1開關，連接在上述多個位線的一端和上述公共驅動線之間；第1寫入位線驅動器/吸收器，與上述公共驅動線連接，對上述多個位線的1個提供寫入電流、或從上述多個位線的1個吸收上述寫入電流；公共數據線，在上述第2方向上延伸；多個第2開關，連接在上述多個位線的另一端和上述公共數據線之間；第2寫入位線驅動器/吸收器，與上述公共數據線連接，對上述多個位線的1個提供上述寫入電流、或從上述多個位線的1個吸收上述寫入電注；讀出電路，與上述公共數據線連接，向上述多個位線的1個提供讀出電流。
36.如權利要求35所述的磁隨機存取存儲器，其中，利用上述多個位線的1個構成1列。
37.一種磁隨機存取存儲器，包括多個寫入位線，在第1方向上延伸；多個寫入字線，在與上述第1方向正交的第2方向上延伸；第1公共驅動線，在第2方向上延伸；多個第1開關，連接在上述多個寫入位線的一端和上述第1公共驅動線之間；第1寫入位線驅動器/吸收器，與上述第1公共驅動線連接，向上述多個寫入位線的1個提供寫入電流、或從上述多個寫入位線的1個吸收上述寫入電流；第2公共驅動線，在上述第2方向上延伸；多個第2開關，連接在上述多個寫入位線的另一端和上述第2公共驅動線之間；第2寫入位線驅動器/吸收器，向上述多個寫入位線的1個提供上述寫入電流、或從上述多個寫入位線的1個吸收上述寫入電流；多個讀出位線，在第1方向上延伸；公共數據線，在上述第2方向上延伸；多個第3開關，連接在上述多個讀出位線和上述公共數據線之間；讀出電路，與上述公共數據線連接，向上述多個讀出位線的1個提供讀出電流。
38.如權利要求37所述的磁隨機存取存儲器，其中，由上述多個寫入位線的1個構成1列。
39.如權利要求37所述的磁隨機存取存儲器，其中，由上述多個寫入位線的2個或更多個構成1列。
40.一種磁隨機存取存儲器，包括存儲單元，利用磁阻效應存儲數據；電流源，向上述存儲單元提供讀出電流；存儲電路，存儲與上述讀出電流或與上述讀出電流成正比的電流；讀出放大器，基於上述讀出電流或與上述讀出電流成正比的電流和存儲在上述存儲電路的電流，判斷上述存儲單元的數據。
41.如權利要求40所述的磁隨機存取存儲器，其中，上述讀出放大器基於上述讀出電流或與上述讀出電流成正比的電流和存儲在上述存儲電路的電流的差，判斷上述存儲單元的數據。
42.如權利要求40所述的磁隨機存取存儲器，其中，上述讀出放大器包括第1差動放大器，輸入基於上述讀出電流或與上述讀出電流成正比的電流的第1輸入電位和基於存儲在上述存儲電路的電流的第2輸入電位；第2差動放大器，輸入對應上述第1輸入電位的上述第1差動放大器的第1輸出電位和第1基準電位；第3差動放大器，輸入對應上述第2輸入電位的上述第1差動放大器的第2輸出電位和第2基準電位；和邏輯電路，基於上述第2差動放大器的第3輸出電位和上述第3差動放大器的第4輸出電位，判斷上述存儲單元的數據。
43.如權利要求42所述的磁隨機存取存儲器，其中，在上述第1差動放大器的2個輸出端子之間連接電阻元件。
44.如權利要求42所述的磁隨機存取存儲器，其中，在上述第1差動放大器的2個輸出端子之間連接耗盡型MOS電晶體。
45.如權利要求40所述的磁隨機存取存儲器，其中，上述存儲電路以模擬數據存儲上述讀出電流。
46.如權利要求45所述的磁隨機存取存儲器，其中，上述存儲電路具有採用了差動放大器的反饋電路，上述讀出電流存儲在上述反饋電路中。
47.如權利要求45所述的磁隨機存取存儲器，其中，上述存儲電路具有採用了電流鏡電路的反饋電路，上述讀出電流存儲在上述反饋電路中。
48.如權利要求45所述的磁隨機存取存儲器，其中，上述存儲電路具有電容器，上述讀出電流作為電壓值存儲在上述電容器中。
49.如權利要求40所述的磁隨機存取存儲器，其中，存儲電路將上述讀出電流作為數字數據存儲。
50.如權利要求49所述的磁隨機存取存儲器，包括，上述存儲電路具有計數器，上述讀出電流存儲為計數器的計數值。
51.一種磁隨機存取存儲器，包括，存儲單元，利用磁阻效應存儲數據；電流源，向上述存儲單元提供讀出電流；電感元件，檢測上述讀出電流或與上述讀出電流成正比的電流；讀出放大器，基於上述電感元件兩端的電壓，判斷上述存儲單元的數據。
52.如權利要求51所述的磁隨機存取存儲器，其中，上述電感元件由半導體基板上的金屬薄膜構成。
53.如權利要求51所述的磁隨機存取存儲器，其中，上述讀出放大器基於上述電感元件兩端的電位差，判斷上述存儲單元的數據。
54.如權利要求51所述的磁隨機存取存儲器，其中，上述讀出放大器包括第1差動放大器，輸入上述電感元件的一端的第1輸入電位和其另一端的第2輸入電位；第2差動放大器，輸入對應上述第1輸入電位的上述第1差動放大器的第1輸出電位和第1基準電位；第3差動放大器，輸入對應上述第2輸入電位的上述第1差動放大器的第2輸出電位和第2基準電位；和邏輯電路，基於上述第2差動放大器的第3輸出電位和上述第3差動放大器的第4輸出電位，判斷上述存儲單元的數據。
55.如權利要求54所述的磁隨機存取存儲器，其中，在上述第1差動放大器的2個輸出端子之間連接電阻元件。
56.如權利要求54所述的磁隨機存取存儲器，其中，在上述第1差動放大器的2個輸出端子之間連接耗盡型MOS電晶體。
57.如權利要求40所述的磁隨機存取存儲器，還包括箝位電路，設定上述存儲單元和上述電流源間的節點電位。
58.如權利要求51所述的磁隨機存取存儲器，還包括箝位電路，設定上述存儲單元和上述電流源間的節點電位。
59.如權利要求40所述的磁隨機存取存儲器，還包括電流鏡電路，將上述讀出電流或與上述讀出電流成正比的電流導入上述存儲電路。
60.如權利要求51所述的磁隨機存取存儲器，還包括電流鏡電路，將上述讀出電流或與上述讀出電流成正比的電流導入上述存儲電路。
61.如權利要求40所述的磁隨機存取存儲器，其中，還包括向上述存儲單元提供附加電流的附加電流生成部，其中，在上述存儲單元中流過在上述讀出電流中加上了上述附加電流的電流。
62.如權利要求61所述的磁隨機存取存儲器，其中，上述附加電流生成部具有與上述存儲單元同樣結構的元件。
63.如權利要求5 1所述的磁隨機存取存儲器，還包括向上述存儲單元提供附加電流的附加電流生成部，其中，在上述存儲單元中流過在上述讀出電流中加上了上述附加電流的電流。
64.如權利要求63所述的磁隨機存取存儲器，其中，上述附加電流生成部具有與上述存儲單元同樣結構的元件。
65.如權利要求40所述的磁隨機存取存儲器，其中，上述存儲單元是相互並聯連接的多個存儲單元中的1個。
66.如權利要求65所述的磁隨機存取存儲器，其中，上述讀出電流流入上述多個存儲單元。
67.如權利要求66所述的磁隨機存取存儲器，其中，上述多個存儲單元構成存儲單元陣列的1列。
68.如權利要求66所述的磁隨機存取存儲器，其中，上述多個存儲單元構成存儲單元陣列的1列內的1個塊。
69.如權利要求51所述的磁隨機存取存儲器，其中，上述存儲單元是相互並聯連接的多個存儲單元中的1個。
70.如權利要求69所述的磁隨機存取存儲器，其中，上述讀出電流流入上述多個存儲單元。
71.如權利要求70所述的磁隨機存取存儲器，其中，上述多個存儲單元構成存儲單元陣列的1列。
72.如權利要求70所述的磁隨機存取存儲器，其中，上述多個存儲單元構成存儲單元陣列的1列內的1個塊。
全文摘要
提供一種磁隨機存取存儲器及其讀出方法。在第1次讀出時,在1列內或1個塊內的並聯連接的多個TMR元件流過讀出電流,檢測初始數據。接著,對所選的存儲單元寫入嘗試數據。寫入嘗試數據的同時或與此並行進行第2次讀出。在第2次讀出時,在1列內或1個塊內的並聯連接的多個TMR元件流過讀出電流,讀出比較數據。接著,對初始數據和比較數據進行比較,判斷所選的存儲單元的數據值。最後,對所選的存儲單元重新寫入數據。
文檔編號H01L27/105GK1423281SQ0216061
公開日2003年6月11日 申請日期2002年11月15日 優先權日2001年11月15日
發明者巖田佳久 申請人:株式會社東芝