緩衝電路的製作方法

2023-05-25 02:20:31

專利名稱：緩衝電路的製作方法
技術領域：
本發明涉及緩衝電路，更具體涉及可以在低電流消耗下改善轉換速率(slew rate)特性的緩沖電路。
技術背景近年來，在用於各種驅動器IC等的輸出緩衝電路中，需要這樣 的緩沖電路，所述緩衝電路用於滿足諸如大電容驅動功率、低功耗、 以及高速輸出響應之類的具有相互權衡關係的特性。作為用於把輸入到輸入端子的輸入電壓作為輸出電壓從輸出端 子輸出的常規緩沖電路，已知在日本專利申請特開No.2002-185269 中公開的菱形(diamond-shaped)緩沖電路。通過組合輸出NMOS (N溝道MOS場效應電晶體)和PMOS (P溝道MOS場效應電晶體)的源極跟隨器電路而形成上述緩衝電 路。菱形緩沖電路是可以以低電流消耗和簡單的電路高速運轉的電 路。.作為根據輸入到輸入端子的電壓信號來通過對與輸出端子連接 的負栽電容進行充電和放電從而向輸出端子輸出電壓信號的緩衝電 路，已知一種使用差分放大器的緩沖電路類型。上述緩衝電路這樣工作，即，其向差分放大器的同向輸入端子施 加電壓信號，並且從差分放大器的輸出端子輸出電壓信號，其中在所 述差分放大器中反向輸入端子和輸出端子直接相互連接。作為可以以低電流消耗和簡單的電路高速運轉的緩衝電路，菱形 緩沖電路是有利的。如果上述的菱形緩沖電路具有與輸出端子連接的大負載電容，則 需要增大形成輸出部分的輸出NMOS和輸出PMOS的元件面積。如4 果面積增大，則輸出NMOS和輸出PMOS的柵極端子電容也增大。 因此，如果用於驅動柵極端子電容的電流很小，則輸出NMOS的柵極端子電壓和輸出PMOS的柵極端子電壓不能根據對輸入端子的輸入電壓的突然變化而充電或放電。這就延遲了響應，並且因此延遲了來自輸出端子的輸出電壓的響應。為了使來自輸出端子的輸出電壓對輸入端子的輸入電壓快速作出響應，需要增大用於驅動形成輸出部分的輸出NMOS和輸出PMOS的柵極端子電容的電流。然而，因為電流總是流動，妨礙了電耗的降低。如上所述，因為低功耗和高速輸出響應處於權衡關係，難以實現 同時滿足這兩個特性的緩沖電路。發明內容本發明旨在提供一種緩沖電路，其可以滿足諸如大電容驅動功 率、低功耗、以及高速輸出響應之類的具有相互權衡關係的特性。本發明的緩沖電路是具有用於輸入輸入信號的輸入端子、以及用 於基於輸入信號輸出輸出信號的輸出端子的緩衝電路，該緩沖電路包 括輸出電路，具有用於從輸出端子輸出輸出信號的第一和第二輸出 電晶體；第一電壓差檢測電路，用於檢測所述輸入信號與所述輸出信 號之間的電壓差；第二電壓差檢測電路，用於檢測輸入信號和輸出信 號之間的電壓差；第一驅動電路，用於基於來自第一電壓差檢測電路 的輸出信號，增大要向第一電晶體提供的偏置電流；以及第二驅動電 路，用於基於來自第二電壓差檢測電路的輸出信號，增大要向第二晶 體管提供的偏置電流。根據本發明，可以實現同時滿足具有相互權衡關係的降低功耗和轉換速率特性的緩衝電路。從下面參考附圖對示例性實施例的描述中，本發明的其他特徵將變得明顯。


圖l是示出了根據本發明的緩衝電路的第一實施例的電路圖。圖2是用於描述圖1中示出的差分放大器電路和電壓-電流轉換 電路的操作的圖。圖3是用於描述圖1中示出的緩衝電路的操作的時序圖。 圖4是示出了本發明第二實施例的電路圖。
具體實施方式
現在，將參考附圖對用於實施本發明的示例性實施例進行詳細描述。(第一實施例)圖1是示出了根據本發明的緩衝電路的第一實施例的配置的電 路圖。圖1中示出的電路是用於將輸入到輸入端子"in"的輸入電壓作 為輸出電壓從輸出端子"out"輸出的緩衝電路。緩沖電路的輸出端子"out"連接有輸出NMOS電晶體ml的源極 端子和輸出PMOS電晶體m2的源極端子，形成推挽型輸出電路。在 下面的描述中，為了簡單起見，把每一個MOS電晶體簡稱為NMOS 或PMOS。形成輸出電路的輸出NMOS ml的漏極端子與電源連接。柵極端 子與從電源提供電流的電壓-電流轉換電路21、和PMOS m3的源極 端子連接。分別地，PMOS m3的漏極端子與基準電位連接，並且柵 極端子與輸入端子"in，，連接。在本實施例中，如稍後所描述的執行以 下操作通過電壓-電流轉換電路21的操作等等，響應於提升輸入到 輸入端子"in，，的輸入電壓來提升要從輸出端子"out，，輸出的輸出電壓。形成另一輸出電路的輸出PMOS m2的漏極端子與基準電位連 接，柵極端子與電壓-電流轉換電路22連接，所述電壓-電流轉換電路 22向基準電位和NMOS m4的源極端子提供電流。分別地，NMOS m4 的漏極端子與電源連接，並且柵極端子與輸入端子"in"連接。在本實 施例中，如稍後所描述的，執行以下操作通過電壓-電流轉換電路22的操作等等，響應於降低輸入到輸入端子"in，，的輸入電壓來降低要 從輸出端子"out"輸出的輸出電壓。提供電壓差檢測電路10，輸入端子"in"和輸出端子"out"與所述 電壓差檢測電路10連接。電壓差檢測電路10檢測輸入端子"in"的輸 入電壓Vin和輸出端子"out，，的輸出電壓Vout之間的電壓差。電壓差檢測電路10包括差分放大器電路11和差分放大器電路 12。如圖1所示，以與差分放大器電路12所輸入的輸入信號和輸出 信號的極性相反的極性向差分放大器電路11輸入所述輸入信號和輸 出信號。來自差分放大器電路11的輸出與電壓-電流轉換電路21連接， 並且來自差分放大器電路12的輸出與電壓-電流轉換電路22連接。現在，將參考圖2中示出的曲線圖，對圖1中示出的緩沖電路的 電壓差檢測電路IO、電壓-電流轉換電路21、以及電壓-電流轉換電路 22的操作進行描述。電壓差檢測電路10檢測輸入端子"in"的輸入電壓Vin與輸出端 子"out"的輸出電壓Vout之間的電壓差Vin-Vout，並且分別從差分放 大器電路11和差分放大器電路12中輸出依據電壓差Vin-Vout的電 壓值的電壓。電壓-電流轉換電路21和電壓-電流轉換電路22這樣操作，使得 電流根據來自差分放大器電路11和差分放大器電路12的輸出電壓而 改變，以改變通過推部分(push part)和拉部分(pull part)的偏置 電流。推部分指的是形成輸出電路的輸出NMOS ml，並且拉部分指 的是輸出PMOS m2。具體地，當輸入端子"in，，的輸入電壓Vin高於來自輸出端子"out" 的輸出電壓Vout時，來自差分放大器電路ll的輸出電壓轉變，以使 電壓-電流轉換電路21增大通過推部分的偏置電流。當輸入端子"in"的輸入電壓Vin低於來自輸出端子"out"的輸出 電壓Vout時，來自差分放大器電路12的輸出電壓轉變，以使電壓-電流轉換電路22增大通過拉部分的偏置電流。如此，電壓-電流轉換電路21充當驅動電路，用於根據來自差分
放大器電路11的輸出電壓，改變通過推部分的偏置電流。類似地，電壓-流轉換電路22充當驅動電路，用於根據差分放大器電路12的輸 出電壓，改變通過拉部分的偏置電流。具有預定的偏移電壓AV的差分放大器電路11與差分放大器電 路12工作以降低功耗。圖2示出了通過推部分的偏置電流值il和通 過拉部分的偏置電流值i2對於輸入電壓Vin和輸出電壓Vout之間的 電壓差的絕對值IVin-Voutl的特性。具體地，具有預定偏移電壓AV的差分放大器電路11和差分放 大器電路12具有偏置電流值的增大與IVin-Voiitl成線性關係的特性， 並且示出了推部分的偏置電流值il與拉部分的偏置電流值i2對於電 壓值IVin-Voutl的特性。如圖2所示，當差分電壓的絕對值IVin-Voutl處於差分放大器電 路11和差分放大器電路12的預定偏移電壓AV或更小時，其特性為 偏置電流值i10和i20的每一個都是初始值。當差分電壓的絕對值 IVin-Voutl處於偏移電壓AV或更大時，偏置電流值的特性為根據差分 電壓值，從每一個都是初始值的偏置電流值i10和i20開始線性增大。現在，將參考圖3示出的時序圖，對圖l示出的緩衝電路的操作 進行描述。當輸入端子"in"的輸入電壓Vin處於平衡狀態時，來自輸 出端子"out，，的輸出電壓Vout具有與輸入端子"in，，的輸入電壓Vin的 電位大約相同的電位。這裡，輸入端子"in，，的輸入電壓Vin與來自輸 出端子"out，，的輸出電壓Vout之間的電壓差Vin-Vout幾乎為0。在這種情況下，當電壓差處於差分放大器電路11和差分放大器 電路12的預定偏移電壓AV或更小時，由差分放大器電路11和12 決定的偏置電流源il和i2表示每一個都是初始值的偏置電流值i10 和i20。這裡，當輸入電壓Vin上升形成圖3中示出的矩形形狀時，來自 輸出端子"out，，的輸出電壓Vout仍是緊接之前的電壓值。因而，輸入 端子"in"的輸入電壓Vin與來自輸出端子"out"的輸出電壓Vout之間 的電壓差Vin-Vout增加到差分放大器電路11的預定偏移電壓AV或更高。因此，推部分的偏置電流值il根據電壓差Vin-Vout,從作為初 始值的偏置電流值i10開始增大，以便能夠對輸出NMOS ml的柵極 端子電容進行快速充電。因此，輸出NMOS ml的柵極端子電壓VI 甚至可以追蹤輸入端子"in"的輸入電壓Vin的突然變化而進行轉變。 結果，可以高速增大來自輸出端子"out"的輸出電壓Vout。當輸入電壓Vin下降形成圖3中示出的矩形形狀時，來自輸出端 子"out"的輸出電壓Vout仍是緊接之前的電壓值。因而，輸入端子"in" 的輸入電壓Vin與來自輸出端子"out"的輸出電壓Vout之間的差分電 壓的絕對值IVin-Voutl增加到差分放大器電路12的預定偏移電壓AV 或更高。從而，拉部分的偏置電流值i2根據差分電壓的絕對值IVin-Voutl， 從作為初始值的偏置電流值i20開始增大，以便能夠對輸出PMOS m2 的柵極端子電容進行快速放電。因此，輸出PMOSm2的柵極端子電 壓V2甚至可以追蹤輸入端子"in"的輸入電壓Vin的突然變化而進4亍 轉變。結果，可以高速升高來自輸出端子"out，，的輸出電壓Vout。在本實施例中，提供了把輸入端子"in"的輸入電壓Vin和來自輸 出端子"out"的輸出電壓Vout用作輸入的電壓差檢測電路10。電壓差 檢測電路10由各自具有預定偏移電壓的差分放大器電路11和12形 成。本實施例適於通過電壓-電流轉換電路21、 22使電壓差檢測電路 10改變推部分和拉部分的偏置電流值，其中來自差分放大器電路ll、 12的輸出信號輸入到所述電壓-電流轉換電路21、 22中。只有在輸入端子"in"的輸入電壓Vin與來自輸出端子"out"的輸 出電壓Vout之間產生大的電壓差時，即，只有在輸入端子"in"的輸 入電壓Vin突然轉變時，推部分和拉部分的偏置電流值才增大。利用 這種配置，使得能夠進行高速響應，以便可以改善轉換速率特性。在其中輸入端子"in"的輸入電壓Vin與來自輸出端子"out"的輸 出電壓Vout之間沒有形成電壓差的平衡狀態的情況下，可以使推部 分和拉部分的偏置電流值最小化。結果，可以降低電流消耗。因此， 這個實施例可以同時滿足緩沖電路所需的具有相互權衡關係的降低 功耗和轉換速率特性。本實施例向差分放大器電路11、 12提供預定的偏移電壓，其中 把輸入端子"in"的輸入電壓Vin和來自輸出端子"out"的輸出電壓 Vout用作輸入。這是為了降低電流消耗的目的。如果需要在轉換速率 特性上增加更多權重的緩沖電路，則把差分放大器電路11、 12的偏 移電壓減小到0是有效的。如圖2所示，本實施例提供了偏置電流值與輸入端子"in"的輸入 電壓Vin和來自輸出端子"out"的輸出電壓Vout之間的差分電壓的絕 對值IVin-Voutl成線性關係增大的特性。本發明在改善轉換速率特性方面是有效的，只要在電壓差的絕對 值IVin-Voutl增大時，推部分和拉部分的偏置電流值也增大就可以， 而不需要線性特性。儘管在本實施例中，緩沖電路由MOS場效應電晶體形成，但是 本發明不限於這種僅具有MOS場效應電晶體的電路。例如，可以用 雙極型電晶體或者用MOS場效應電晶體和雙極型電晶體的組合來形 成該電路。(第二實施例)圖4是示出了本發明的緩衝電路的第二實施例的電路圖。在圖4 中，與圖1中的那些部件相同的部件使用相同的附圖標記。包括圖4 中示出的NMOS m5、 NMOS m6以及電流源i3的電路與圖1中示出 的差分放大器電路ll相對應。包括PMOS m9、 PMOS m10以及電流 源i4的電路與差分放大器電路12相對應。假定差分放大器電路具有 圖1所示的預定輸入偏移電壓。包括圖4中示出的PMOSm7、 PMOSm8以及恆定電流源il的 電路與圖1中示出的電壓-電流轉換電路21相對應。包括NMOS mll、 NMOS m12以及恆定電流源i2的電路與電壓-電流轉換電路22湘對 應，然而，如稍後所描述的，本實施例示出了提供預定的偏置電流的
示例，來代替如圖2所示的偏置電流相對於差分電壓線性改變的特性。如參考圖1所描述的，圖4中示出的電路是用於將在輸入端子 "in"中輸入的輸入電壓作為輸出電壓從輸出端子"out，，輸出的緩衝電 路。輸出端子"out"連接有輸出NMOS ml的源極端子和輸出PMOS m2的源極端子，形成推挽型輸出電路。輸出NMOS ml的漏極端子與電源連接。柵極端子與作為偏置電 流源之一的用於從電源提供電流的電流源il、以及形成電流鏡電路的 PMOS m8的漏極端子連接。輸出NMOS ml的柵極端子與PMOS m3 的源極端子連接。分別地，PMOSm3的漏極端子與基準電位連接，並且柵極端子 與輸入端子"in"連接。在本實施例中，類似地執行下述用途的操作 響應於輸入到輸入端子"in"的輸入電壓的升高而提升要從輸出端子 "out"輸出的輸出電壓。輸出PMOS m2的漏極端子與基準電位連接，並且柵極端子與作 為偏置電流源之一的用於向基準電位提供電流的電流源i2、以及形成 電流鏡電路的NMOS m12的漏極端子連接。輸出PMOS m2的柵極 端子與NMOS m4的源極端子連接。分別地，NMOSm4的漏極端子與電源連接，並且柵極端子與輸 入端子"in，，連接。在本實施例中，類似地執行用於以下用途的操作輸出電壓。輸入端子"in"與形成差分放大器電路11的NMOS m5的柵極端 子連接，並且輸出端子"out"與NMOS m6的柵極端子連接，其中 NMOS m6是通過並聯連接與NMOS m5相同的M個元件而作為一個 元件被形成的。NMOS m5和NMOSm6的源極端子與用於向基準電 位提供電流的偏置電流源i3連接，並且NMOS m6的漏極端子與電源 連接。NMOS m5的漏極端子與形成電流鏡電路的PMOS m7的漏極端 子和柵極端子連接。PMOS m7的源極端子與電源連接，並且PMOS m7的柵極端子與PMOS m8的柵極端子連接，其中，PMOS m8是通 過並聯連接與PMOS m7相同的N個元件而作為一個元件被形成的。 PMOS m8的源極端子與電源連接，並且PMOS m8的漏極端子 分別與輸出NMOS ml的柵極端子、偏置電流源il以及PMOS m3的 源極端子連接。形成電流鏡電路的PMOS m7和PMOS m8充噹噹輸入電壓Vin 和輸出電壓Vout之間的電壓差處於預定的偏移電壓或更高時增大偏 置電流並向輸出NMOS ml提供該偏置電流的偏置電流源(驅動電 路)。輸入端子"in"與形成差分放大器電路12的PMOS m9的柵極端 子連接，並且輸出端子"out"與PMOS m10的柵極端子連接，其中 PMOS mlO是通過並聯連接與PMOS m9相同的M個元件而作為一 個元件被形成的。PMOS m9和PMOS m10的源極端子與從電源提供 電流的偏置電流源i4連接，並且PMOS m10的漏極端子與基準電位 連接。PMOS m9的漏極端子與形成電流鏡電路的NMOS mil的漏極 端子和柵極端子連接。NMOS mil的源極端子與基準電位連接，並且 NMOS mil的柵極端子與NMOS m12的柵極端子連接，其中NMOS ml2是通過並聯連接與NMOS mll相同的N個元件而作為一個元件 被形成的。NMOS m12的源極端子與基準電位連接，並且NMOS m12的漏 極端子分別與輸出PMOSm2的柵極端子、電流源i2以及NMOSm4 的源極端子連接。形成電流鏡電路的NMOS mil和NMOS ml2充噹噹輸入電壓 Vin和輸出電壓Vout之間的電壓差處於預定的偏移電壓或更高時增 大偏置電流並向輸出PMOSm2提供該偏置電流的偏置電流源(驅動 電路)。現在，將參考圖3示出的時序圖對圖4示出的緩衝電路的操作進 行描述。當輸入端子"in"的輸入電壓Vin處於平衡狀態時，來自輸出
端子"out"的輸出電壓Vout具有與輸入端子"in"的輸入電壓Vin的電 位幾乎相同的電位。因此，輸入端子"in，，的輸入電壓Vin與來自輸出 端子"out"的輸出電壓Vout之間的電壓差Vin-Vout幾乎是0。這裡，作為差分放大器電路11的輸入的NMOS m5和NMOS m6 中元件數量的比例是1: M。因此，當相同電位的輸入端子"in"的輸 入電壓Vin和來自輸出端子"out"的輸出電壓Vout被輸入到各個柵極 端子時，每一差分對進入非平衡狀態。也就是說，從NMOSm6側提 供通過偏置電流源i3的電流，並且向NMOSm5側的電流不流動。因此，當電流不流向由PMOSm7和PMOSm8形成的電流鏡電 路中的PMOS m7側時，要從PMOS m8向推部分額外提供的偏置電 流變為0。類似地，作為差分放大器電路12的輸入的PMOS m9和PMOS m10中元件數量的比例是1: M。因此，當相同電位的輸入端子"in" 的輸入電壓Vin和來自輸出端子"out"的輸出電壓Vout被輸入到各個 柵極端子時，每一差分對進入非平衡狀態。也就是說，向PMOSml0 側提供通過偏置電流源i4的電流，並且向PMOS m9側的電流不流動。因此，當電流不流向由NMOS mil和NMOS m12形成的電流鏡 電路中的NMOS mil側時，要從NMOSm12向拉部分額外提供的偏 置電流變為0。這裡，當輸入電壓Vin上升形成如圖3所示的矩形形狀時，來自 輸出端子"out"的輸出電壓Vout仍是緊接之前的電壓值。因而，輸入 端子"in"的輸入電壓Vin與來自輸出端子"out"的輸出電壓Vout之間 的電壓差Vin-Vout增大。從而，電壓差Vin-Vout變成預定的偏移電 壓或更高，其中偏移電壓通過作為差分放大器電路ll的輸入的NMOS m5和NMOS m6的元件數量來^殳定。當電壓差很大時，即，當輸入電壓Vin突然變化時，差分對進入 與平衡狀態相反的非平衡狀態，並且通過偏置電流源i3的電流流向 NMOS m5側。電流被由PMOS m7和PMOS m8形成的電流鏡電路 中的因子N放大。要從PMOS m8向推部分額外提供的偏置電流變成 "3xN)。因此，用於對輸出NMOSml的柵極端子電容進行充電的偏置電 流變成能夠對柵極端子電容進行快速充電的(il+i3xN)。因此，輸 出NMOS ml的柵極端子電壓VI可以根據輸入端子"in"的輸入電壓 Vin的突然轉變而轉變。結果，可以快速提升來自輸出端子"out，，的輸 出電壓Vout。當輸入電壓Vin下降形成如圖3所示的矩形形狀時，來自輸出端 子"out"的輸出電壓Vout仍是緊接之前的電壓值。因而，輸入端子"in" 的輸入電壓Vin與來自輸出端子"out"的輸出電壓Vout之間的電壓差 的絕對值IVin-Voutl增大。從而，電壓差的絕對值IVin-Voutl變成預定 的偏移電壓或更高，其中偏移電壓通過作為差分放大器電路12的輸 入的PMOS m9和PMOS m10的元件數量而被i殳定。當電壓差很大時，即，當輸入電壓Vin突然變化時，差分對進入 與平衡狀態相反的非平衡狀態，並且通過偏置電流源i4的電流流向 PMOS m9側。電流被由NMOS mil和NMOS m12形成的電流鏡電 路中的因子N放大。要從NMOS m12向拉部分額外提供的偏置電流 變成"4xN)。因此，用於對輸出PMOS m2的柵極端子電容進行放電的偏置電 流變成能夠對柵極端子電容進行快速放電的(i2+i4xN)。因此，輸 出PMOS m2的柵極端子電壓V2可以根據輸入端子"in，，的輸入電壓 Vin的突然轉變而轉變。結果，可以快速降低來自輸出端子"out"的輸 出電壓Vout。在本實施例中，提供具有預定的偏移電壓的電壓差檢測電路，該 電壓差檢測電路把輸入端子"in"的輸入電壓Vin和來自輸出端子 "out"的輸出電壓Vout用作輸入。本實施例適於根據來自差分放大器 電路的輸出，向推部分和拉部分的偏置電流值額外提供偏置電流。因此，只有在輸入端子"in，，的輸入電壓Vin和來自輸出端子"out，， 的輸出電壓Vout之間產生大電壓差時，即，只有在輸入端子"in"的 輸入電壓Vin突然轉變時，推部分和拉部分的偏置電流值才增大。利
用這種配置，使得能夠進行高速響應，以便可以改善轉換速率特性。在其中輸入端子"in"的輸入電壓Vin和來自輸出端子"out，，的輸 出電壓Vout之間不形成電壓差的平衡狀態的情況下，不能向推部分 和拉部分的偏置電流值額外提供偏置電流。結果，可以降低電流消耗。因此，本實施例可以同時滿足緩沖電路所需的具有相互權衡關係的降 低功耗和轉換速率特性。本實施例向把輸入端子"in"的輸入電壓Vin和來自輸出端子 "out"的輸出電壓Vout用作輸入的差分放大器電路提供預定的偏移電 壓。這是為了降低電流消耗的目的。如果需要在轉換速率特性上增加 更多權重的緩衝電路，把差分放大器電路的偏移電壓減小到0是有效 的。儘管本實施例通過作為如圖4所示的差分放大器電路的輸入的 兩個差分電晶體的元件數量的比例來設定預定的偏移電壓，但是本發 明不限於這種配置。例如，可以使用通過兩個差分電晶體的元件尺寸 的比例來設定偏移電壓的方法，或者使用通過在兩個差分電晶體中的 一個的源極端子中插入電阻來設定偏移電壓的方法。也可以考慮通過組合多個上述方法來設定偏移電壓的方法。當然 可以使用任何方法，只要其能夠設定偏移電壓就可以。儘管把電流鏡電路用作用於設定當如圖4所示輸入端子"in"的輸 入電壓Vin突然轉變時向推部分和拉部分的偏置電流值所額外提供的 電流的方法，但是本發明不限於這種電路。可以在本發明中使用任何 電路，只要在輸入端子"in"的輸入電壓Vin突然轉變時，這種電路能 夠放大電流值並且向推部分和拉部分額外提供偏置電流就可以.已經對其中由MOS場效應電晶體形成如上所述的電路的示例進 行了描述，但是本發明不限於這種僅包括MOS場效應電晶體的電路。 例如，可以用雙極型電晶體或者MOS場效應電晶體和雙極型電晶體 的任何組合來形成電路。如上所述，本發明可以同時滿足緩衝電路所需的具有相互權衡關 系的降低功耗和轉換速率特性。15
被解釋為限制本發明的技術範圍。也就是說，可以在不脫離其精神和 主要特徵的情況下用各種形式實現本發明。雖然已參考示例性實施例對本發明進行了描述，但是應當理解， 本發明不限於公開的示例性實施例。下面的權利要求的範圍應被給予 最寬的解釋，以便包括所有這樣的變型和等同結構及功能。
權利要求
1、一種緩衝電路，具有用於輸入輸入信號的輸入端子，以及用於基於輸入信號來輸出輸出信號的輸出端子，該緩衝電路包括輸出電路，具有用於從所述輸出端子輸出所述輸出信號的輸出電晶體；電壓差檢測電路，用於檢測所述輸入信號與所述輸出信號之間的電壓差；以及驅動電路，用於基於來自電壓差檢測電路的輸出信號，增大要向所述輸出電晶體提供的偏置電流。
2、 根據權利要求l所述的緩衝電路，其中 所述輸出電晶體包括第一和第二電晶體； 所述電壓差檢測電路包括第一和第二電壓差檢測電路； 以與所述第一電壓差檢測電路所輸入的輸入信號和輸出信號的極性相反的極性向所述第二電壓差檢測電路輸入所述輸入信號和輸 出信號；以及所述驅動電路包括第一驅動電路和第二驅動電路，所述第一驅動 電路用於基於來自第一電壓差檢測電路的輸出信號增大要向所述第 一輸出電晶體提供的偏置電流，所述第二驅動電路用於基於來自第二 電壓差檢測電路的輸出信號增大要向所述第二輸出電晶體提供的偏 置電流。
3、 根據權利要求2所述的緩衝電路，其中 為所述第一和第二電壓差檢測電路提供預定的輸入偏移電壓，當所述輸入信號與輸出信號之間的電壓差不大於第一和第二電壓差檢 測電路的所述預定輸入偏移電壓時，所述第一和第二驅動電路向所述 第一和第二輸出電晶體提供第一偏置電流，並且當所述輸入信號和輸出信號之間的電壓差不小於所述第一和第二電壓差檢測電路的所述 預定輸入偏移電壓時，所述第一和第二驅動電路向第一和第二輸出晶 體管提供結合了額外偏置電流的偏置電流。
4、 根據權利要求3所述的緩衝電路，其中， 所述第一和笫二電壓差檢測電路中的每一個具有包括差分電晶體的成對的組的輸入部，以及通過調整包括在成對的組中的一組中的差分電晶體的數量與包 括在成對的組中的另一組中的差分電晶體的數量的比例來設定第一 和第二電壓差檢測電路的所述預定輸入偏移電壓；或者通過調整包括 在成對的組中的一組中的差分電晶體的元件尺寸與包括在成對的組 中的另 一組中的差分電晶體的元件尺寸的比例來設定第 一和第二電 壓差檢測電路的所述預定輸入偏移電壓；或者通過在包括在成對的組 中的一組中的差分電晶體的主電極端子中插入電阻來設定第一和第 二電壓差檢測電路的所述預定輸入偏移電壓。
5、 根據權利要求2-4中任一項所述的緩沖電路，其中 所述輸出電路是推挽型的輸出電路，所述第一輸出電晶體是n溝道電晶體，並且所述第二輸出電晶體是p溝道電晶體。
6、 根據權利要求l-4中任一項所述的緩衝電路，其中 所述緩衝電路由MOS電晶體構成。
全文摘要
本發明提供了一種緩衝電路，其同時滿足具有權衡關係的低功耗需求和改善轉換速率特性。提供電壓差檢測電路11和12，用於檢測上升和拖尾處的輸入信號與輸出信號之間的電壓差。基於這種電壓差，電壓-電流轉換電路21和22增大要提供到構成輸出電路的輸出NMOS電晶體m1和輸出PMOS電晶體m2的源極端子的偏置電流。並且，電壓差檢測電路11和12具有偏移電壓。只有在電壓差變化成高於偏移電壓的電平時，也就是說，在輸入信號突然變化(上升或下降)時，才增大偏置電流。
文檔編號H03K19/0175GK101166026SQ200710181319
公開日2008年4月23日 申請日期2007年10月19日 優先權日2006年10月20日
發明者山崎善一 申請人:佳能株式會社