多晶片半導體封裝結構及製法的製作方法
2023-05-14 21:20:41
專利名稱：多晶片半導體封裝結構及製法的製作方法
技術領域：
本發明是有關於一種多晶片半導體封裝結構及製法。尤指一種可將兩個以上相同或不同功能的晶片堆疊於同一包裝中，且其中之一晶片是以導線架的引腳作為與外界連結之介面，而另一晶片則以錫球作為與外界連結之介面之多晶片半導體封裝結構及製法。
在現今半導體製造的趨勢中，如何能在愈小的半導體包裝中擠入愈多的邏輯電路而成本卻能相對降低，乃是全球半導體從業者所一致全力研究的課題，所以此領域中的研究、競爭也因此非常激烈。除了縮小晶片上電路設計的最小元件尺寸之外，另一種能以最低成本直接達到單一半導體包裝的存儲容量倍增的方式，便是在同一包裝中擠入兩片以上的晶片。
圖1所示為公知多晶片半導體封裝結構的一例。其主要是藉由「引腳上著於晶片(Lead On Chip；簡稱LOC)」的技術將兩片晶片1a、1b以熱熔性雙面膠帶2a、2b分別結合於兩導線架3a、3b上，並以金線4a、4b(Gold Wire)分別焊接(Bonding)耦合晶片1a、1b上之電路與導線架3a、3b之相對應的引腳後，再把導線架3a上的引腳架設連接於導線架3b之引腳6上，最後再灌注封裝樹脂5(Molding)成形為一體的半導體封裝元件(IC)。此種單純以導線架之引腳6來作為多個晶片1a、1b上的電路與外界聯通介面的最大缺點，便是引腳6數量也因此必須倍增，因而導致該半導體封裝元件的[長度]將因引腳數量的增加而增長許多。近來，傳統單晶片封裝元件(例如4MB DRAM IC)的引腳數量已由過去的二十隻腳、三十隻腳漸漸增加至目前所流行的四十二隻腳甚至五十隻腳的IC，由於每一隻引腳均有其固定的寬度，因此使得目前IC元件的長度也不斷加長、加大，若採用如圖1所示之公知技術來進行多晶片封裝IC，則其引腳的數量將甚至會達到八十或甚至一百隻腳以上，其IC勢必會過長而顯得不盡實用。
如圖2所示，另一種公知多晶片半導體封裝結構的例子，是採用[錫球陣列接點(Ball Grid Array；簡稱BGA)]的技術將兩片晶片7a、7b以銀膠(常稱為EPOXY)相互結合後再黏貼於一基板8上，並以金線9a、9b(Gold Wire)分別焊接(Bonding)耦合晶片7a、7b上之電路與基板8之相對應的焊墊後，經由基板8上之電路設計或穿透基板8的導電栓設計，將晶片7a、7b上之電路透過金線9a、9b而連接耦合於基板8底面的相對應之錫球10上，成形為一體的半導體封裝元件(IC)。此種單純以BGA技術之基板8上的錫球10來作為多個晶片7a、7b上之電路與外界聯通介面的最大缺點，便是該基板8的面積將增大許多，使得該半導體封裝元件的面積很大，並且在製作工藝上也有諸多不便而難以實施。由於現今BGA的技術均是採用一基板8來支撐、固定晶片，再於基板8背(底)面設置錫球成為訊號傳輸之接點。所以，基板的面積一般已經比實際晶片的尺寸大了不少，再加上多晶片的堆疊將更直接導致錫球數量的增加以及基板面積的擴大，在實用性上將因此降低許多。此種單純以BGA技術來堆疊多晶片的另一缺陷，便是製作工藝上的困難，例如圖2中所示的結構，其上晶片7a與基板8之間所連接的金線9a幾乎是金線9b的兩倍長度，過長的金線9a將非常難以焊接且更極易因外力或過熱(因電阻值較大)而斷線；並且在此種結構中，晶片7a的尺寸一定要比晶片7b更小而無法使用兩個相同尺寸或規格的晶片進行堆疊，造成設計上的困難；此外，過長且密集的金線9a、9b在進行封裝樹脂的灌膠工藝時，也常常會被封裝樹脂所衝斷鬆脫導致斷路，所以在實踐上並不甚可行(產品合格率過低)。
所以，前述之各種公知技術，實際上無法完全滿足前述之縮小半導體元件尺寸及降低成本的未來趨勢與需求，而仍留有一空間可供改進。
本發明之主要目的即在於提供一種多晶片半導體封裝結構及製法，不僅結構簡單、製作容易、成本較低，且IC元件的整體面積、長度均可較公知技術更為縮小。
本發明之另一目的在於提供一種多晶片半導體封裝結構及製法，通過融合LOC技術及BGA技術使兩晶片堆疊於同一IC元件中，不僅克服了前述公知技術的種種缺陷，且該兩晶片還可分別具有不同的功能，亦可具有相同的功能。
為了達到上述目的，本發明所述之多晶片半導體封裝結構的一較佳實施例中，包括有至少兩個晶片(即一第一晶片及一第二晶片)，一具有多個引腳之導線架，多個錫球以及封裝樹脂。各個晶片均具有一作動面及一非作動面，且在各晶片的作動面上均設有多個連接墊以成為晶片上之電路與外界連結之介面。第二晶片之作動面上的多個連接墊是通過一技術手段分別耦合於對應的引腳上，且第一晶片之非作動面是結合於導線架上。該多個錫球直接設置於該第一晶片之作動面上相對應的多個連接墊上。該封裝樹脂則是用於包覆前述之晶片而成為一體之半導體封裝結構，且該多個引腳及錫球是露出於封裝樹脂外以成為與外界連結之介面。由於本發明之多晶片半導體封裝結構並沒有公知BGA基板的設置(兩晶片是受導線架所支撐固定)，因此IC元件的面積可大為縮小，也由於兩晶片是分別利用引腳與錫球來當作接點，因此其引腳數量也不會太多、IC元件的長度可較短，且本發明之整體結構簡單、製作容易，成本也較為低廉。
為使對本發明之目的、特徵及功效能有更進一步認識與了解，現結合附圖詳細說明如後圖1為公知技術之多晶片半導體封裝結構圖；圖2為公知技術之多晶片半導體之另一封裝結構圖；圖3是為本發明之多晶片半導體封裝結構之一較佳實施例圖；圖4A-4F是為圖3所示實施例結構之製作工藝流程的一較佳實施例。
圖5是為本發明之多晶片半導體封裝結構之另一較佳實施例圖；圖6A-6F是為圖5所示實施例結構之製作工藝流程的一較佳實施例。
本發明是有關於一種多晶片半導體封裝結構及製法，主要是通過同時融合LOC技術(引腳上著於晶片Lead On Chip；簡稱LOC)及BGA技術(錫球陣列接點Ball Grid Array；簡稱BGA)將兩晶片堆疊於同一IC元件中，使其中一晶片是利用引腳來成為晶片上之電路與外界連結之介面，而另一晶片則是藉由錫球來作為晶片上之電路與外界連結之介面，且更省略了公知BGA技術所需的基板元件。所以，不僅該兩晶片可分別具有不同的功能、亦可具有相同的功能，且其整體的結構簡單、製作容易、成本較低，並且IC元件的整體面積、長度均可較公知技術更為縮小。
圖3為本發明之多晶片半導體封裝結構之一較佳實施例圖。而圖4A-圖4F則為圖3所示實施例之製作工藝流程的一較佳實施例。
在圖3所示之較佳實施例中，該多晶片半導體封裝(IC)結構20，包括有多個晶片、一導線架24、多個錫球27及封裝樹脂26。該多個晶片在本實施例中是包含有一第一晶片21及一第二晶片22，各個晶片21、22均具有一作動面211、221(Active Side)及一非作動面212、222(Inactive Side)，該作動面211、221即為晶片21、22之電路設計所在的一側表面，並且，在各個晶片21、22的作動面上211、221的預定位置處均設有多個連接墊213、223以成為晶片21、22上之電路與外界連結之介面，在本較佳實施例中該連接墊213、223即為本領域所俗稱的金屬墊或鋁墊(Al Pad)。
該導線架24(Lead Frame)具有多個引腳241(Lead)，該第二晶片22之作動面221上的多個連接墊223是藉由一技術手段分別耦合於相對應之引腳241上，且第一晶片21之非作動面212是結合於導線架24上。在本較佳實施例中，用於耦合第二晶片22之連接墊223與相對應之引腳241的該技術手段是為焊線224(Gold Wire Bonding)，且該第一晶片21之非作動面212是藉由熱熔性雙面膠帶23(Dual-SidedAdhesive Tape)貼合於導線架24未與第二晶片22焊線耦合的一側面上，而第二晶片22之非作動面222則是藉由銀膠25(EPOXY)貼合於第一晶片21之非作動面212上。當然，任何熟悉半導體之人士在參閱前述說明後，當可輕易思及，而可選擇使用雙面膠帶來結合第二晶片22與第一晶片21。
該多個錫球27(Solder Ball)是分別設置於該第一晶片21之作動面211上相對應的多個連接墊213上，在錫球27與連接墊213之間並預先植入有內球214以成為錫球27結合於連接墊213上之介質。然後，再以封裝樹脂26進行封裝(Molding)包覆前述之晶片21、22而成為一體的半導體封裝IC結構20，且該多個引腳241及錫球27是露出於封裝樹脂26外以成為與外界連結之介面。
藉由如圖3所示之結構，由於該第二晶片22是利用導線架24之引腳241來成為晶片22上之電路與外界連接之介面，而該第一晶片21則是藉由錫球27來作為晶片21上之電路與外界連接之介面，並且，由於第一與第二晶片21、22均是定位於導線架24上而更可省略了常用BGA技術所需的基板元件。所以，本發明之多晶片半導體封裝結構20可如圖3所示，不僅整體的體積較小、引腳數量適中使IC長度不會過長、少了公知基板元件的設置使得IC的面積大為縮小、且更因結構與元件數量的簡化而使製造成本更為低廉。此外，由於該兩晶片21、22是分別藉由錫球27與引腳241作為兩晶片上之電路與外界連結之介面，所以，當第一晶片21上之電路並未直接與第二晶片22上之電路耦合且引腳241也未直接與錫球27耦合時，該第一晶片21與第二晶片22可為具有不同功能之晶片，例如，第一晶片21可為一邏輯電路之晶片而第二晶片22是為一存儲器電路之晶片，因而可在同一IC中同時包括有數種不同功能之晶片，使IC之設計及使用彈性大為增加。當然，任何熟悉半導體之人士在參閱前述說明後，當可輕易思及，而令該第一晶片21與第二晶片22是為具有相同功能之晶片，或是設計使得第一晶片21與第二晶片22上的電路可直接或間接地相互耦合。
在以下所述之實施例中，相同於前述之元件將以相同的編號及名稱命名，且不再重覆贅述其結構功能。
圖4A-4F為圖3所示實施例之多晶片半導體封裝結構20之製法的一較佳製作工藝流程實施例，其包括有下列步驟(a)在一第一晶片21之非作動面212上藉由雙面膠帶23結合一具有多個引腳241之導線架24。
(b)將一第二晶片22之非作動面222藉由銀膠25結合於第一晶片21之非作動面212上。
(c)進行焊線以將第二晶片22之作動面221上的連接墊223藉由焊線224連接耦合於導線架24之引腳241上，使第二晶片22上之電路可經由引腳241而與外界聯通。
(d)在第一晶片21之作動面211上之適當位置的連接墊213植入多個內球214，並同時進行封裝樹脂26的灌注封裝以包覆該第一、第二晶片21、22形成一體的半導體IC元件，且該引腳241及內球214均至少有一部分露出於封裝樹脂26外。
(e)植入多個錫球27於該多個內球214的位置上，使第一晶片21上之電路可經由錫球27而與外界聯通。
(f)進行引腳241的彎腳成型加工，使引腳241朝向具錫球27之方向延伸一預定之角度、長度及形狀，必要時可再進行多個IC之間的切割分離加工，完成本發明之多晶片半導體封裝結構20的製造。
圖5為本發明之多晶片半導體封裝結構40之另一較佳實施例圖。而圖6A-6F則為圖5所示實施例之製作工藝流程的一較佳實施例。
在圖5所示之較佳實施例中，該多晶片半導體封裝(IC)結構40也同樣包括有兩個晶片(第一晶片41及第二晶片42)、一具有多個引腳441的導線架44、多個錫球47、及用來包覆晶片41、42成為一體之IC結構的封裝樹脂46。該兩晶片41、42也同樣均具有一作動面411、421及一非作動面412、422，並且，在各個晶片41、42的作動面411、421上也均設有多個連接墊413、423。
該第一晶片41於圖5所示之較佳實施例中也是藉由雙面膠帶43貼合於導線架44之一側面上，然而，任何熟悉半導體之人士在參閱前述說明後，當可輕易思及，可選擇使該第一晶片41藉由銀膠貼合至導線架44上。在導線架44相對於第一晶片41的另一側面上結合有該第二晶片42，且第二晶片42之作動面421上的連接墊423是藉由焊料424(例如錫球)直接焊接於相對應之引腳441上，不僅因此將第二晶片42結合固定於導線架44上，且同時達到將第二晶片42上之電路藉由引腳441與外界聯通的目的。至於第一晶片41上之連接墊413則如同圖3之實施例一樣，是先後分別結合有內球414及錫球47，以使得第一晶片41上之電路可藉由錫球47與外界聯通。
圖6A-6F為圖5所示實施例之多晶片半導體封裝結構40之製法的一較佳製作工藝流程實施例，其包括有下列步驟(a)在一第二晶片42之作動面421上的多個連接墊423處分別植入可導電性焊料424。
(b)將第二晶片42之多個焊料424以熱熔接(焊接)的方式分別結合於一導線架44之多個相對應的引腳441上，使引腳441成為第二晶片42上之電路與外界連結之介面，在導線架44相對於第二晶片42的另一側面上之適當位置處並設有雙面膠帶43。
(c)將一第一晶片41之非作動面412結合於該導線架44之雙面膠帶43上，使第一晶片41固定於導線架44上。
(d)在第一晶片41之作動面411上之多個連接墊413處分別植入內球414，並進行封裝樹脂46的灌注封裝以包覆該第一、第二晶片41、42，且該引腳441及內球414均至少有一部份露出於封裝樹脂46外。
(e)植入多個錫球47在該多個內球414的位置上，使錫球47成為第一晶片41上之電路與外界連結之介面。
(f)進行引腳441的彎腳成型加工，使引腳441朝向具錫球47之方向延伸一預定之角度、長度及形狀，完成本發明之多晶片半導體封裝結構40的製造。
綜上所述，本發明的一種多晶片半導體封裝結構及製法可有效改善公知的以單純LOC或單純BGA技術來製造之公知多晶片半導體IC封裝結構所具有的半導體元件的長度太長、面積太大、整體結構複雜、製作困難、成本較高、實用性較差等的種種缺陷。且本發明之多晶片半導體封裝結構可選擇適用在同一IC中同時包括有數種不同功能之晶片(或也可是相同的晶片)，使IC之設計及使用彈性大為增加，其整體結構非常簡單、體積面積與長度均較小、製作容易、成本非常低廉。
以上所述，僅為本發明之較佳實施例而已，當不能以之限定本發明所實施之範圍。即大凡依本發明權利要求範圍所作之均等變化與修飾，皆應仍屬於本發明權利要求涵蓋之範圍內。
權利要求
1.一種多晶片半導體封裝結構，至少包括有一第一晶片及一第二晶片，各個晶片均具有一作動面及一非作動面，且在各個晶片的作動面上均設有多個連接墊以成為晶片上之電路與外界連結之介面，該兩晶片是藉由封裝樹脂加以包覆而成為一體之半導體封裝結構，其特徵在於該第一晶片位於第二晶片下方，且第一晶片之作動面是朝向下方，在第一晶片之作動面上的多個連接墊上設置有多個錫球，該錫球露出於封裝樹脂外以成為第一晶片上之電路與外界連結之介面；並且，第二晶片作動面上的多個連接墊是藉由一技術手段分別耦合於一導線架之多個引腳上，且第一晶片的非作動面是結合固定於導線架上，該引腳延伸露出於封裝樹脂外，並延伸朝向該半導體封裝結構具有錫球之一側，以成為第二晶片上之電路與外界連結之介面。
2.如權利要求1所述之多晶片半導體封裝結構，其特徵在於，該連接墊是為鋁墊。
3.如權利要求1所述之多晶片半導體封裝結構，其特徵在於，用於耦合第二晶片之連接墊與相對應之引腳的該技術手段是為焊線。
4.如權利要求1所述之多晶片半導體封裝結構，其特徵在於，用於耦合第二晶片之連接墊與相對應之引腳的該技術手段，是藉由焊料直接將第二晶片之連接墊焊接於相對應之引腳上，並因此將第二晶片結合固定於導線架上。
5.如權利要求1所述之多晶片半導體封裝結構，其特徵在於，該第二晶片之非作動面與第一晶片之非作動面之間是藉由銀膠或是熱熔性雙面膠帶將兩者結合。
6.如權利要求1所述之多晶片半導體封裝結構，其特徵在於，該第一晶片之非作動面是藉由熱熔性雙面膠帶貼合於導線架未與第二晶片耦合的一側面上。
7.如權利要求1所述之多晶片半導體封裝結構，其特徵在於，第一晶片上之電路並未直接與第二晶片上之電路耦合，且導線架之引腳並未直接與錫球耦合。
8.如權利要求1所述之多晶片半導體封裝結構，其特徵在於，該第一晶片與第二晶片所具有的功能可為不同。
9.一種多晶片半導體封裝結構之製法，其中之各個晶片均具有一作動面及一非作動面，該製法包括有下列步驟(a)在一第一晶片之非作動面上結合一具有多個引腳之導線架；(b)將一第二晶片之非作動面結合於第一晶片之非作動面上；(c)進行焊線，以將第二晶片之作動面連接耦合於導線架之引腳上；(d)在第一晶片之作動面上之適當位置處植入多個內球，並進行封裝樹脂的灌注封裝以包覆該第一、第二晶片，且該引腳及內球均至少有一部份露出於封裝樹脂外；(e)植入多個錫球於該多個內球的位置上；以及(f)進行引腳的彎腳成型加工，使引腳朝向具錫球之方向延伸一預定之角度及長度。
10.如權利要求9所述之多晶片半導體封裝結構之製法，其特徵在於，該第二晶片之非作動面與第一晶片之非作動面之間是藉由銀膠將兩者結合。
11.如權利要求9所述之多晶片半導體封裝結構之製法，其特徵在於，該第一晶片之非作動面是藉由熱熔性雙面膠帶貼合於導線架未與第二晶片耦合的一側面上。
12.如權利要求9所述之多晶片半導體封裝結構之製法，其特徵在於，第一晶片上之電路並未直接與第二晶片上之電路耦合，且導線架之引腳並未直接與錫球耦合。
13.如權利要求9所述之多晶片半導體封裝結構之製法，其特徵在於，該第一晶片與第二晶片可具有不同功能。
14.一種多晶片半導體封裝結構之製法，其中之各個晶片均具有一作動面及一非作動面，該製法包括有下列步驟(a)在一第二晶片之作動面上的適當位置處植入多個可導電性焊料以成為第二晶片上之電路與外界連結之介面；(b)將第二晶片之多個焊料以熱熔接的方式分別結合於一導線架之多個相對應的引腳上；(c)將一第一晶片之非作動面結合於該導線架相對於第二晶片之另一側面上；(d)在第一晶片之作動面上之適當位置處植入多個內球，並進行封裝樹脂的灌注封裝以包覆該第一、第二晶片，且該引腳及內球均至少有一部份露出於封裝樹脂外；(e)植入多個錫球於該多個內球的位置上；以及(f)進行引腳的彎腳成型加工，使引腳朝向具錫球之方向延伸一預定之角度及長度。
全文摘要
一種多晶片半導體封裝結構及製法,主要是藉由同時融合LOC技術及BGA技術使兩晶片堆疊於同一IC元件中,使其中一晶片是利用導線架的引腳來成為晶片上之電路與外界連結之介面,而另一晶片則是藉由錫球來作為晶片上之電路與外界連結之介面,且該兩晶片是受導線架所支撐固定,所以可省略公知BGA技術所需的基板元件。該兩晶片可分別具有不同的功能,亦可具有相同的功能,整體結構簡單、製作容易,成本較低,並且IC元件的整體面積、長度均可較公知技術更為縮小。
文檔編號H01L25/18GK1248795SQ9811934
公開日2000年3月29日 申請日期1998年9月21日 優先權日1998年9月21日
發明者陳宗傑 申請人:大眾電腦股份有限公司