半導體光學元件的製造方法

2023-04-30 05:19:01 1

專利名稱：半導體光學元件的製造方法
技術領域：
本發明涉及一種半導體光學元件的製造方法，特別地涉及一種在波導路徑脊頂部 具備電極的半導體光學元件的製造方法。
背景技術：
近年來，作為光碟的高密度化所需的從藍色區域至紫外線區域可發光的半導體激 光器，積極開發研究一種採用AlGaInN等的氮化物類III-V族化合物半導體的氮化物類半 導體雷射器，並已實用化。在GaN基板上結晶生長化合物半導體而形成這種藍紫色LD (在下文中，將雷射二 極管表示為LD)。代表性的化合物半導體有結合III族元素和V族元素的III-V族化合物半導體， 通過結合多個III族原子和V族原子，就能獲得具有多種組成比的混晶化合物半導體。作 為在藍紫色LD中使用的化合物半導體，例如，有GaN、GaPN, GaNAs、InGaN, AlGaN等。波導路徑脊型LD，通常在波導路徑脊的頂部設置電極層。該電極層與作為波導路 徑脊的最上層的接觸層的連接，通過在覆蓋波導路徑脊的絕緣膜中在波導路徑脊頂部設置 的開口來進行。採用在形成波導路徑脊時所使用的、利用光刻掩膜的剝離方法來形成具有 該開口的絕緣膜。由此，由於與接觸層粘接的光刻掩膜，在與接觸層的結合部沿著接觸層的 表面凹陷，所以剝離之後在該窪陷部分也會殘留覆蓋波導路徑脊的一部分絕緣膜，變成僅 覆蓋該殘留的絕緣膜量的接觸層的表面，電極層和接觸層的接觸面積就會比接觸層的整個 表面面積變得更小。在過去的紅色LD中所使用的接觸層材料、例如GaAs等中，由於接觸電阻較低，所 以利用剝離方法產生的接觸面積減少沒有大大增加接觸電阻，也沒有大大影響LD工作電 壓的上升。但是，在藍紫色LD的時候的接觸層中所使用的材料為GaN等，材料的接觸電阻比 較高，由此電極與接觸層的接觸面積的降低，導致提高電極與接觸層的接觸電阻，提高藍紫 色LD的工作電壓的結果。為了防止電極與接觸層的接觸面積的減少，依次舉出LD製造方法的公知實例。在形成氮化物半導體雷射元件的情況下，首先，在含有多個半導體層的晶片的ρ 型接觸層111上，形成由鈀/鉬/金構成的P型電極層112。接著，在P型電極層112上， 形成帶狀的光刻掩膜(未圖示)，利用RIE(反應性離子蝕刻)形成脊帶114。S卩，利用Ar 氣，通過蝕刻形成P型電極112，進而通過利用Ar、Cl2和SiCl4的混合氣體，在到ρ型接觸層111和P型接觸層110的途中進行蝕刻，或在到ρ引導層109的的途中進行蝕刻，形成脊 帶。並且，仍舊殘留脊帶114的抗蝕劑，以覆蓋晶片的上表面的方式，形成0.5μπι厚度的絕 緣膜115 (主要由&02構成的ττ氧化物)。此後，通過去除抗蝕劑，露出脊帶114的上邊。 並且，形成由鉬和金構成的P型焊盤電極116，以便覆蓋ρ型電極112和至少其兩側附近的 絕緣膜115。(例如，參照日本專利文獻1，第9頁、42-50行，以及圖1)。此外，在另一個公知實例中，公開了一種包含層疊兩個不同的光刻膠層的步驟的、 用於製造脊波導管半導體LD的自對準方法。該製造方法是以下所述的方法。下側的光刻膠層，僅在具有小於300nm波長的光下反應，上側的光刻膠層僅在具 有比300nm長的波長的光下反應。在第2被覆波導層406和在其上形成保護層408的半導 體層疊結構中，去除保護層408和第2被覆波導層406的一部分，形成脊結構414和雙溝 道412。並且，在脊結構414和雙溝道412的表面上，形成第2絕緣膜416。在該第2絕緣 膜上，形成下層的第1光刻膠層420和上層的第2光刻膠層422。為了露出脊結構414附 近的第1光刻膠層420，圖形化第2光刻膠層422。接著，為了露出脊結構414上的第2絕 緣膜416，對第1光刻膠層420進行RIE處理。然後，為了去除脊結構414外側的第2絕緣 膜416，實行包含RIE處理的蝕刻處理。然後，去除殘留的第1光刻膠層420和第2光刻膠 層422，第1金屬層424作為電極被蒸鍍。(例如，參照日本專利文獻2，段落編號W024]至
，及圖7至圖18)。並且，在其它公知實例中，公開了一種方法，通過利用Al金屬掩膜的溼蝕刻，蝕刻 接觸層，並且殘留著金屬掩膜不動，將接觸層作為掩膜，進行溼蝕刻，形成脊和溝道，同時， 利用等離子體CVD，在整個表面上形成絕緣膜，然後，通過剝離去除Al圖形和在其上澱積的 絕緣膜。然後，利用常規的平板印刷工藝，形成露出P側電極的部分的抗蝕劑圖形，將該抗 蝕劑圖形作為掩膜，真空蒸著電極材料，通過剝離去除抗蝕劑圖形和其上的電極材料，形成 與脊的接觸層緊密粘接的電極(例如，參照日本專利文獻3，段落編號W025]至
，及 圖1)。並且，在其它公知實例中，公開了以下的工序。在接觸層13表面的幾乎整個表面 上，形成第1保護膜61，在該第1保護膜61上，形成帶狀的第3保護膜63。蝕刻仍舊粘附 第3保護膜63的第1保護膜61之後，去除第3保護膜63，形成帶狀的第1保護膜61。接 著，通過將第1保護膜作為掩膜，在到P側接觸層13和接觸層之下的層，例如ρ側鍍層12 的中途進行蝕刻，形成帶狀的波導路徑。然後，用與第1保護膜61不同的材料，在帶狀的波 導路徑的側面，和經蝕刻而露出的氮化物半導體層，前面的蝕刻中P側鍍層12的平面，形成 具有的絕緣性的第2保護膜62，利用剝離方法，去除了僅第1保護膜61，在第2保護膜和ρ 側接觸層13上，形成與該ρ側接觸層13電氣連接的ρ電極。(例如，參照日本專利文獻4， 段落編號
至
，及圖1)。在這些現有的方法中，即使作為確保波導路徑脊的接觸層和電極層的接觸面積的 方法，包括同時蝕刻金屬膜和金屬膜下層的半導體層的工序；在使用2層抗蝕劑的情況下 穩定下層的抗蝕劑，殘留規定厚度並停止蝕刻的工序；和一面將金屬膜作為掩膜，一面在 使用多個保護膜的情況下進行剝離的工序等，在穩定地製造特性統一的器件上也存在問題 點。此外，還存在使用多個抗蝕劑和保護膜的情況下會降低工序的自由度等的問題點。由此，以利用簡單的工序，在波導路徑脊的上表面穩定地防止半導體層和電極層
4的接觸面積的減少為目的，開發出了一種如下所述的製造工序。 首先，通過在層疊半導體層的晶片上形成溝部，來形成波導路徑脊，在晶片的整個 表面上形成SiO2膜。然後，在晶片的整個表面上塗敷抗蝕劑，使在波導路徑脊的頂部處的 抗蝕劑膜的厚度比溝部處的抗蝕劑膜的厚度更厚形成抗蝕劑膜。然後，同樣地利用幹蝕刻， 從抗蝕劑膜的表面上去除抗蝕劑，殘留溝部的抗蝕劑膜的同時，去除波導路徑脊的頂部處 的抗蝕劑膜，形成露出波導路徑脊的頂部的抗蝕劑圖形。然後，將該抗蝕劑圖形作為掩膜， 自表面同樣地蝕刻露出的SiO2膜，一邊殘留在溝部的側面及底部處形成的SiO2膜，一邊去 除在波導路徑脊的頂部處形成的SiO2膜，確實地在波導路徑脊的頂部的SiO2膜上形成開口 部。 然後，去除抗蝕劑圖形之後，在波導路徑脊的頂部處形成ρ側電極。再有，作為將ρ型歐姆電極作為掩膜形成脊帶的一個公知實例，公開了在由GaN形 成的P型接觸層的上面，形成帶狀的金屬層(第1層是Ni/Au，第2層是Pt)，然後，進行熱處 理(合金化)，形成P側歐姆電極，將該P側歐姆電極作為掩膜，採用蝕刻氣體Cl2,進行蝕刻 直至露出P型引導層這樣的例子(例如，參照日本專利文獻5，段落編號W035]至
， 及圖2)。此外，在作為進行脊形成的其它公知實例中，公開了如下所述的工序。在第1工序 中，在P側接觸層13表面的幾乎整個表面上形成由Si氧化物形成的第1保護膜61，在該 第1保護膜61上，形成帶狀的第3保護膜63。蝕刻仍然附著有第3保護膜63的第1保護 膜61後，去除第3保護膜63，形成帶狀的第1保護膜61。接著，在第2工序中，從形成第1 保護膜61的ρ側接觸層13的沒有形成第1保護膜61的部分蝕刻，在第1保護膜61正下 方部分形成對應保護膜形狀的帶狀波導路徑區域。然後，在第3工序中，使用與第1保護膜 61不同的材料的、具有絕緣性的材料，在帶狀波導路徑的側面、經蝕刻而露出的氮化物半導 體層(P側鍍層12)的平面及第1保護膜61上形成第2保護膜62。當形成第2保護膜62 之後，通過利用蝕刻去除第1保護膜61，只去除在第1保護膜61上形成的第2保護膜，在帶 狀的側面及P側鍍層12的平面上，連續形成第2保護膜。雖然不特別限定第3工序中的蝕刻處理，但可列舉出例如採用氫氟酸的幹蝕刻方 法。(例如，參照日本專利文獻6，段落編號
至
，及圖6)。日本專利文獻1再次公布專利文獻(Al)JP W02003/085790號公報日本專利文獻2特開2000-22261號公報日本專利文獻3特開2000-340880號公報日本專利文獻4特開2003-142769號公報日本專利文獻5特開2004-253545號公報日本專利文獻6特開2000-114664號公報

發明內容
在現有的方法中，在形成波導路徑脊後，用SiO2膜覆蓋塗敷抗蝕劑，在殘留溝部的 抗蝕劑膜的同時，形成露出波導路徑脊的頂部的抗蝕劑圖形，將該抗蝕劑圖形作為掩膜，從 表面同樣地蝕刻露出的SiO2膜，一邊殘留溝部的側面及底部處形成的SiO2膜，一邊去除在 波導路徑脊的頂部處形成的SiO2膜，在波導路徑脊的頂部處形成SiO2膜的開口部，在上述的工序中，在去除SiO2膜以蝕刻中進行幹蝕刻的情況下，就會存在因蝕刻而使在SiO2膜中 覆蓋的半導體層上產生損傷的情況。在例如SiO2膜的下層為ρ型接觸層的情況下，存在因 蝕刻而受到損傷、增加接觸電阻的情況。特別地，在利用GaN類材料構成ρ型接觸層時，GaN 類材料在溼蝕刻中，難於進行材料的去除，難於用溼蝕刻消除該損傷部分，具有這樣的問題
點ο為了解決上述問題而實施本發明，本發明的第1目的在於提供一種製造方法，利 用簡單工序，就能夠在波導路徑脊的上表面中，穩定地防止半導體層和電極層的接觸面積 減少，同時就能夠防止因在波導路徑脊的頂部的半導體層中進行蝕刻而導致的損傷，提高 成品率。根據本發明的半導體光學元件的製造方法，包括在半導體基板上依次層疊第1 導電類型的第1半導體層、有源層、第2導電類型的第2半導體層及保護層，形成半導體層 疊結構的工序；在該半導體層疊結構的表面上塗敷抗蝕劑、利用照相製版工藝，形成包括具 有對應于波導路徑脊的寬度的帶狀抗蝕劑膜部分的第1抗蝕劑圖形的工序；將該第1抗蝕 劑圖形作為掩膜，利用蝕刻去除保護層使第2半導體層露出的工序；通過將第1抗蝕劑圖形 作為掩膜、利用幹蝕刻去除第2半導體層的上表面側的一部分，在底部形成殘留了第2半導 體層的一部分的凹部，由此形成波導路徑脊的工序；去除第1抗蝕劑圖形，在含有凹部和最 表面上具有保護層的波導路徑脊的半導體層疊結構的表面上，形成第1絕緣膜的工序；露 出在波導路徑脊頂部上形成的第1絕緣膜的表面，同時藉助於具有比波導路徑脊的第2半 導體層表面高且比波導路徑脊頂部上的第1絕緣膜表面低的表面的抗蝕劑膜，埋設與波導 路徑脊鄰接的凹部的第1絕緣膜，形成第2抗蝕劑圖形的工序；將第2抗蝕劑圖形作為掩 膜、利用幹蝕刻去除第1絕緣膜，露出波導路徑脊的保護層表面的工序；利用溼蝕刻去除保 護層，露出第2半導體層的工序；以及在露出的波導路徑脊的第2半導體層的表面上形成電 極層的工序。在根據本發明的半導體光學元件的製造方法中，在與波導路徑脊鄰接的凹部處形 成的第2抗蝕劑圖形具有比波導路徑脊的保護層表面高、且比波導路徑脊頂部上的第1絕 緣膜表面低的表面。當使用該第2抗蝕劑圖形，利用幹蝕刻去除波導路徑脊頂部的第1絕 緣膜時，不僅殘留波導路徑脊的側面及凹部的第1絕緣膜，而且還露出波導路徑脊頂部的 保護層。並且，當利用溼蝕刻去除保護層時，還露出第2半導體層，並在該露出的第2半導 體層上形成電極層。利用該簡單工藝，就能夠不減少第2半導體層與電極層的面積進行粘 結。並且，當將第2抗蝕劑圖形作為掩膜，利用幹蝕刻去除第1絕緣膜時，由於在波導路徑 脊的第2半導體層上形成保護層，所以就能夠防止因幹蝕刻對第2半導體層的損傷，就能夠 抑制起因於幹蝕刻的第2半導體層的接觸電阻的增加。


圖1是根據本發明的一個實施方式的半導體LD的剖面圖。圖2是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局部 剖面圖。圖3是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局部 剖面圖。
圖4是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局部 剖面圖。圖5是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局部 剖面圖。圖6是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局部 剖面圖。圖7是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局部 剖面圖。圖8是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局部 剖面圖。圖9是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局部 剖面圖。圖10是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局 部剖面圖。圖11是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局 部剖面圖。圖12是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局 部剖面圖。圖13是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局 部剖面圖。圖14是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局 部剖面圖。圖15是表示根據本發明的半導體LD的另一種製造方法的各製造工序的半導體LD 的局部剖面圖。圖16是表示根據本發明的半導體LD的另一種製造方法的各製造工序的半導體LD 的局部剖面圖。圖17是表示根據本發明的半導體LD的另一種製造方法的各製造工序的半導體LD 的局部剖面圖。圖18是根據本發明的一個實施方式的半導體LD的剖面圖。圖19是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局 部剖面圖。圖20是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局 部剖面圖。圖21是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局 部剖面圖。圖22是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局 部剖面圖。圖23是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局 部剖面圖。
圖24是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局 部剖面圖。圖25是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局 部剖面圖。圖26是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局 部剖面圖。圖27是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD的局 部剖面圖。符號說明12 η型GaN基板、16第In-鍍層、18第2η_鍍層、20第3η_鍍層、26有源 層、34 ρ-鍍層、36接觸層、75 金屬保護層、76 抗蝕劑圖形、40波導路徑脊、78 SiO2 膜、82抗蝕劑圖形、46 ρ側電極。
具體實施例方式在下文的實施方式中，作為半導體光學元件，雖然，例如以藍紫色LD作為實例進 行說明，但不限於藍紫色LD，完全適用於紅色等的半導體光學元件，達到同樣的效果。因此，構成半導體層疊結構的各種材料不限於氮化物類半導體，也包含InP類材 料或GaAs類材料。此外，基板不限於GaN基板，也可以是InP、GaAS、Si、SiC等的其它半導 體基板、或藍寶石基板等的絕緣基板。實施方式1圖1是根據本發明的一個實施方式的半導體LD的剖面圖。再有，在各圖中，相同 的符號表示相同或相應的部件。在圖1中，該LD 10是波導路徑脊類型的藍紫色LD，形成在作為η型GaN基板 12 (在下文中，將「η型」記載為「η-」，此外將「ρ型」記載為「ρ-」，特別地將未摻雜雜質的 未摻雜情況記載為「i_」)的一個主表面的Ga面上用n-GaN形成的緩衝層14，作為在該緩 衝層14上用n-AlGaN形成的第1半導體層的、例如第In-鍍層16、第2n_鍍層18以及第 3η-鍍層20 ；在第3η-鍍層20上依次層疊用n_GaN形成的η側導光層22、用InGaN形成的 η側301(5印3『3丨6(011打1161116壯Heterostructure 分離限制異質結構)層24及有源層26。在該有源層26上，依次層疊用InGaN形成的ρ側SCH層28、用p-AlGaN形成的電 子勢壘層30、用p-GaN形成的ρ側導光層32、用p-AlGaN形成的ρ-鍍層34，以及用p_GaN 形成的接觸層36。作為第2半導體層，在本實施方式中，可以包含ρ-鍍層34和接觸層36。 但根據情況，第2半導體層既可以是1層，也可以是3層以上。通過在接觸層36和ρ-鍍層34上形成作為凹部的溝道38，接觸層36和與接觸層 36接觸的一側的ρ-鍍層34的一部分就形成波導路徑脊40。波導路徑脊40被設置在成為LD 10的諧振器端面的劈開端面的寬度方向上的中 央部分處，並在成為諧振器端面的兩端面之間延伸。該波導路徑脊40，其長度方向的尺寸、 即諧振器長度為ΙΟΟΟμπι，與其長度方向正交的方向的脊寬度為幾μπι-幾十μπι，例如，在 本實施方式中，為1. 5 μπι。此外，在本實施方式中，溝道的寬度為10 μ m。介於溝道38，在波導路徑脊40的兩外側上形成的臺階部分是例如電極焊盤基臺42。此外，波導路徑脊40的深度、即距溝道38底面的高度例如為0. 5 μ m。利用作為第1絕緣膜的第1氧化矽膜44，覆蓋包含波導路徑脊40的側壁及電極 焊盤基臺42的側壁的溝道38的兩側面及底面。覆蓋溝道38的兩側面的第1氧化矽膜44 的上端從接觸層36的上表面稍微突出。例如，用厚度200nm的SiO2膜，形成該第1氧化矽 膜44。此外，在接觸層36的上表面上不形成該第1氧化矽膜44，第1氧化矽膜44具有的 開口部44a使接觸層36的整個上表面露出。在接觸層36的上表面之上，設置與接觸層36相接並電氣連接的ρ側電極46。通 過利用真空蒸鍍方法，依次層疊鉬(Pt)及Au來形成ρ側電極46。該ρ側電極46，與接觸 層36的上表面緊密接觸，自該上表面進一步以夾入第1氧化矽膜44的上端的方式對其覆 蓋，經過波導路徑脊40的側壁上的第1氧化矽膜44延伸至溝道38底部的第1氧化矽膜44 的一部分之上。此外，在電極焊盤基臺42的上表面之上以及在溝道38內的電極焊盤基臺42的側 面上的第1氧化矽膜44和溝道38底部的第1氧化矽膜44的一部分表面之上，例如，設置 用SiO2形成的第2氧化矽膜48。在ρ側電極46的表面上與ρ側電極46緊密接觸配設焊盤電極50，在兩側的溝槽 38內部的ρ側電極46、第2氧化矽膜44及第2氧化矽膜48上，配設該焊盤電極50，並且， 延伸至在焊盤電極基臺42的上表面設置的第2氧化矽膜48上。並且，在n-GaN基板12的背面上，設置通過利用真空蒸鍍方法依次層疊Ti及Au 膜而形成的η側電極52。在該LD 10中，作為η型雜質，摻雜矽(Si)，作為ρ型雜質，摻雜鎂(Mg)。n-GaN基板12具有100 μ m左右的層厚。此外，緩衝層14具有1 μ m左右的層厚。 第In-鍍層16具有400nm左右的層厚，例如利用Ii-Alatl7Gaa93N而形成；第2n_鍍層18具 有IOOOnm左右的層厚，例如利用Ii-Alatl45Gaa 955N而形成；第3n_鍍層20具有300nm左右的 層厚，例如利用Ii-Alatll5Gaa 985N而形成。η側導光層22的層厚為例如80nm。η側SCH層24具有30nm的層厚，用 i-In0.02Gaa98N 而形成。有源層26具有由5nm層厚的阱層26a、8nm層厚的阻擋層26b和5nm層厚的阱層 26c構成的2重量子阱結構，阱層26a由與η側SCH層24接觸設置的I-Inatl2Gaa98N構成， 阻擋層26b由在阱層26a上設置的I-Inatl2Gaa98N構成，阱層26c由在該阻擋層26b上設置 的 i-I% 12Ga0 88N 構成。在有源層26的阱層26c上，與該阱層26c接觸而設置的ρ側SCH層28具有30nm
的膜厚，用I-Inatl2Gaa98N而形成。電子勢壘層30具有20nm左右的層厚，用P-Ala2Gaa8N而形成。ρ側導光層32具 有IOOnm的層厚，ρ側鍍層34具有500nm左右的層厚，用P-Alatl7Gaa93N而形成，接觸層36 具有20nm的層厚。然後，說明LD 10的製造方法。圖2 圖14是表示根據本發明的半導體LD的製造方法的各製造工序的半導體LD 的局部剖面圖。
9
在該製造工藝中，由於n-GaN基板12和直到其上依次層疊的ρ側導光層32的各 層，在製造工藝中沒有特別變化，因此從各圖中省略，示出了關於包含P側導光層32的一部 分的其上層的各層的剖面。首先，在利用預熱清潔等清洗了表面的GaN基板12上，通過有機金屬化學氣相生 長方法(以下，稱為MOCVD方法)，例如在1000°C的生長溫度下，形成作為緩衝層14的n-GaN層。然後，依次形成作為第In-鍍層16的n-Al。. 07Ga0.93N層，作為第2n_鍍層18 的n-Al0.045Ga0.955N層，作為第3η-鍍層20的n-Al0.015Ga0.985N層，作為η側導光層22的 I-Inatl2Gaa98N層，作為η側SCH層24的i-In0.02Ga0.98N層；在其上依次形成作為構成有源 層26的阱層26a的I-Inai2Gaa88N層、作為阻擋層26b的I-Inatl2Gaa98N層和作為阱層26c 的 i-In0.12Ga0 88N 層。然後，在有源層26上，形成依次層疊了作為ρ側SCH層28的I-Inatl2Gaa98N層、作 為電子勢壘層30的P-Ala2Gaa8N層、作為ρ側導光層32的P-Ala2Gaa8N層70、作為ρ-鍍 層34的ρ-ΑΙ。.Q7GaQ.93N層72、以及作為接觸層36的ρ-GaN層74的晶片，並且在ρ-GaN層74 上，層疊作為保護層的金屬保護層75。現在，簡單地將含有金屬保護層75的層疊結構稱為 半導體層疊結構。金屬保護層75用Au或Cr等形成，金屬保護層75的膜厚為5nm 250nm，並且優 選為20nm 50nm。圖2示出了該工序的結果。再有，也可以在金屬保護層75與接觸層36接觸的側面上，薄薄地設置與接觸層36 粘結性好的Ti層，在Ti層上層疊Au或Cr等的結構。然後，參照圖3，在層疊有金屬保護層75的半導體層疊結構的整個表面上，塗敷抗 蝕劑，利用照相製版工藝，在對應于波導路徑脊40的形狀的部分76a上殘留抗蝕劑，去除對 應於溝道38的形狀的部分76b的抗蝕劑，由此形成作為第1抗蝕劑圖形的抗蝕劑圖形76。 圖3是該工序的結果。在該實施方式中，對應于波導路徑脊40形狀的部分76a的寬度為 1. 5 μ m，對應於溝道38形狀的部分76b的寬度為10 μ m。然後，參照圖4，將抗蝕劑圖形76作為掩膜，蝕刻金屬保護層75、ρ-GaN層74、與 P-Alatl7Gaa93N層72的ρ-GaN層74接觸的一側的一部分，形成殘留P-Alatl7Gaa93N層72的 一部分作為底部的溝道38。例如，利用幹蝕刻來進行該蝕刻，幹蝕刻金屬保護層75，此後利用RIE (Reactive Ion Etching 反應性離子蝕刻)，蝕刻 ρ-GaN 層 74、與 P-Alatl7Gaa93N 層 72 的 ρ-GaN 層 74 接觸的一側的一部分，形成殘留P-Alatl7Gaa93N層72的一部分作為底部的溝道38。在該實 施方式中，該情況下的蝕刻深度a為a = 500nm(0.5ym)左右。通過形成溝道38，來形成 波導路徑脊40及電極焊盤基臺42。圖4示出了該工序的結果。然後，參照圖5，採用有機溶劑等，去除使用在之前的蝕刻中的抗蝕劑圖形76。此 時的溝道38的深度、即波導路徑脊40的高度等於蝕刻深度a，為500ηπι(0.5μπι)左右。圖 5示出了該工序的結果。然後，參照圖6，在晶片整個表面上使用CVD方法、或真空蒸鍍方法、或濺射方法 等，例如形成作為0. 2 μ m膜厚的第1絕緣膜的成為第1氧化矽膜44的SiO2膜78。SiO2膜78覆蓋波導路徑脊40的上表面、溝道38內部的表面以及電極焊盤基臺42的上表面。圖6 示出了該工序的結果。雖然該情況下使用SiO2作為絕緣膜，但除了 SiO2之外，還可以使用SiOx (0 < χ C。但是，如圖7中所述，即便溝道38上的抗蝕劑膜80的表面比波導路徑脊40的頂 部及電極焊盤基臺42的頂部處的抗蝕劑膜80的表面凹陷，但如果滿足b > c，則抗蝕劑膜 80表面的形狀即使為任意的形狀也可。通常，採用旋塗方法來塗敷光刻膠。即，在晶片上滴落抗蝕劑，通過使晶片自轉來 形成均勻的膜厚。而且，通過將光刻膠的粘度及滴落量、晶片旋轉時的旋轉數量及旋轉時間設定成 適合的數值，就能夠控制抗蝕劑膜的厚度。如圖7中所示，雖然在晶片的表面上形成有凸起或凹部的情況下，突出的部分、即 該情況下在波導路徑脊40的頂部及電極焊盤基臺42的頂部就會變薄，凹陷的部分，該情況 下在溝道38的地方就會變厚，但這種膜厚之差的大小被光刻膠的粘度所影響。在圖7所示的這種晶片的情況下，當粘度小時，溝道38的蝕刻深度a、溝道38處的 抗蝕劑膜80的膜厚b以及波導路徑脊40的頂部或電極焊盤基臺42的頂部處的抗蝕劑膜 80的膜厚c之間的關係就近似為b = c+a。這就意味著能夠使抗蝕劑膜80的表面幾乎一 樣的平坦。此外，在抗蝕劑膜80的表面不幾乎一樣的平坦，在溝道38的地方抗蝕劑的表面凹 陷的情況下，當光刻膠的粘度變大時，就近似為b = C。這意味著溝道38處的抗蝕劑膜80 的膜厚與波導路徑脊40的頂部或電極焊盤基臺42的頂部處的抗蝕劑膜80的膜厚幾乎相寸。此外，在抗蝕劑膜80的表面不幾乎一樣的平坦，在溝道38的地方抗蝕劑的表面凹 陷的情況下，限制幾乎抗蝕劑的粘度不變低，b > c,即溝道38部分的抗蝕劑膜80的膜厚變 得比波導路徑脊40的頂部或電極焊盤基臺42的頂部處的抗蝕劑膜80的膜厚還厚。如此，通過適當地設定抗蝕劑的粘度和晶片旋轉時的旋轉數，就能夠將溝道38部 分處的抗蝕劑膜80的膜厚b與波導路徑脊40的頂部或電極焊盤基臺42的頂部處的抗蝕 劑膜80的膜厚c之間的關係設定為所希望的關係，即b > C。圖7示出了該工序的結果。接著，參照圖8，從抗蝕劑膜80的表面同樣地去除抗蝕劑，在殘留溝槽38的抗蝕 劑膜80的同時，完全地去除波導路徑脊40的頂部及電極焊盤基臺42的頂部處的抗蝕劑膜 80，形成分別露出波導路徑脊40的頂部及電極焊盤基臺42的頂部處的SiO2膜78的抗蝕 劑圖形82。例如，通過採用O2等離子體的幹蝕刻，規定厚度的部分、即波導路徑脊40的頂部及電極焊盤基臺42的頂部的SiO2膜78就會完全露出，而且在溝道38，在抗蝕劑膜80的表 面比金屬保護層75的上面殘留得更高的時候，在該實施方式中，例如，蝕刻大約400nm。再有，將在該實施方式中的抗蝕劑膜80的表面蝕刻得比金屬保護層75的上面殘 留得更高的程度。但是，由於抗蝕劑膜80，其表面比第2半導體層的上面殘留得更高的時 候，即在該實施方式中包含作為第2半導體層的ρ-鍍層34和接觸層36，所以也可以蝕刻得 比接觸層36的上面殘留得更高的程度。在溝道38處的抗蝕劑膜80的膜厚為SOOnm左右，或波導路徑脊40的頂部及電極 焊盤基臺42的頂部處的抗蝕劑膜80的膜厚為400nm左右，形成抗蝕劑膜80。由此，當利用 蝕刻從抗蝕劑膜80的表面僅去除大約400nm的抗蝕劑時，波導路徑脊40的頂部及電極焊 盤基臺42的頂部的抗蝕劑膜80被去除，露出SiO2膜78的上面，同時將溝道38處的抗蝕 劑膜80的表面形成在SiO2膜78的膜厚的一半左右的高度位置，使該殘留的抗蝕劑膜成為 作為第2抗蝕劑圖形的抗蝕劑圖形82。從抗蝕劑膜80的表面同樣地進行蝕刻的情況下的蝕刻停止，例如，通過採用O2等 離子體的幹蝕刻來去除抗蝕劑膜時的蝕刻量的控制，通過一邊從蝕刻室外部觀察在通過採 用O2等離子體的幹蝕刻去除抗蝕劑膜時所生成的CO在等離子體中被激勵而發出的波長 45Inm的激勵光的強度，一面進行蝕刻來正確地進行。由於能夠一邊精確地檢測出抗蝕劑膜80的蝕刻量、一邊進行蝕刻，所以就能夠形 成殘留溝道38內的抗蝕劑膜並去除波導路徑脊40的頂部及電極焊盤基臺42的頂部處的 抗蝕劑膜80的抗蝕劑圖形82。圖8示出了該工序的結果。然後，參照圖9，將抗蝕劑圖形82作為掩膜，從表面同樣地蝕刻露出的SiO2膜78， 一邊殘留在溝道38側面及底部處形成的SiO2膜78，一邊完全去除在波導路徑脊40的頂部 及電極焊盤基臺42的頂部處形成的SiO2膜78。確實地在波導路徑脊40的頂部處的SiO2 膜78上形成開口部44a。該情況下的蝕刻能夠使用基於CF4等的反應性離子蝕刻方法等的幹蝕刻或基於稀 釋氫氟酸等的溼蝕刻方法。在該工序中，當利用幹蝕刻來去除SiO2膜78時，金屬保護層75覆蓋作為接觸層 36的p-GaN層74。因此，因幹蝕刻導致的損傷就不會延及p_GaN層74。因此，當完成製造 LD 10時，在接觸層36中就不會產生損傷。因此，就能夠抑制因幹蝕刻所產生的損傷而導致 的接觸電阻的增加。進而，能夠提高LD 10的成品率。再有，金屬保護層75的材料也可以使用不被在該工序中蝕刻絕緣膜的腐蝕劑所 蝕刻卻可以被溼蝕刻的材料。在這些情況下，還能夠利用以下所述的方法來控制正確的蝕刻量。例如，採用CF4等含有氟的氣體來幹蝕刻SiO2膜78的情況下，也可以通過觀測從 由SiO2膜78中的Si和蝕刻氣體中的F產生的SiF2中發出的波長大約390nm的光的強度， 來停止蝕刻。此外，在利用稀釋氫氟酸等進行溼蝕刻SiO2膜78的情況下，也可以從晶片表面的 相對位置對在波導路徑脊40的頂部及電極焊盤基臺42的頂部處形成的SiO2膜78射入單 一波長的雷射，測量反射的光的強度，由此就能夠確認SiO2膜78的殘留厚度變為0的情形， 進而停止蝕刻。圖9示出了該工序的結果。
然後，參照圖10，通過採用有機溶劑的溼蝕刻，去除抗蝕劑圖形82。圖10示出了 該工序的結果。而且，利用溼蝕刻去除金屬保護層75。當金屬保護層75是採用Au形成的情況下， 利用王水來去除；當採用Cr形成金屬保護層75的情況下，利用鹽酸來進行去除。在該實施 方式中，作為金屬保護層，雖然例如以Au、Cr作為實例進行了說明，但不限於Au、Cr，如果是 使波導路徑脊40的側壁的絕緣膜不受影響的腐蝕劑去除的金屬，同樣地也能夠作為金屬 保護層使用。此外，在與接觸層36接觸的側面上使用Ti層的情況下，雖然利用HF系列的腐蝕 液來進行去除，但由於在該情況下也蝕刻SiO2膜，所以就必須預先使Ti層的層厚變薄。在 本實施方式中，SiO2膜為200nm，相對於這種程度的SiO2膜的膜厚，作為Ti層的膜厚，優選 為5nm以上、30nm以下。圖11示出了該工序的結果。然後，參照圖12，在波導路徑脊40的頂部上，形成ρ側電極46。首先，在晶片的整個表面上，塗敷抗蝕劑，利用照相製版工藝，形成抗蝕劑圖形 (未圖示)，該抗蝕劑圖形在作為波導路徑脊40的最上層的的p-GaN層74的上表面、波導 路徑脊40的側壁及溝道38底部的一部分處開口，在該抗蝕劑圖形上，利用例如真空蒸鍍方 法，形成由Pt和Au的層疊結構構成的電極層之後，通過採用剝離方法，去除抗蝕劑膜和在 該抗蝕劑膜上形成的電極層，形成P側電極46。由于波導路徑脊40的頂部的p-GaN層74的上表面，藉助於開口部44a露出在SiO2 膜78中沒有覆蓋的整個上表面，所以該ρ側電極46與p-GaN層74的接觸面積在形成開口 部44a時就沒有被減少。因此，根據ρ側電極46與p-GaN層74的接觸面積的減少，就能夠防止接觸電阻的 增加。此外，覆蓋溝道38的兩側面的SiO2膜78的上端從p_GaN層74的上表面稍微突 出來。形成P側電極46，以使其與P-GaN層74的上表面緊密接觸，自該上表面進一步以夾 入SiO2膜78的上端的方式對其覆蓋、經由波導路徑脊40的側壁上的SiO2膜78延伸至溝 道38底部的SiO2膜78的一部分之上。圖12示出了該工序的結果。然後，形成第2氧化矽膜48。參照圖13，首先在晶片的整個表面上塗敷抗蝕劑，利用照相製版工藝形成在去除 除了 P側電極46上的部分、即電極焊盤基臺42上表面、及溝道38內的電極焊盤基臺42側 面和溝槽38底部的一部分處具有開口的抗蝕劑圖形(未圖示)，在晶片整個表面利用蒸鍍 形成厚度為IOOnm的SiO2膜，通過利用剝離方法去除ρ側電極46上形成的抗蝕劑膜和該 抗蝕劑膜上形成的SiO2膜，形成由SiO2膜形成的第2氧化矽膜48。圖13示出了該工序的 結果。作為該情況下的絕緣膜，除了 SiO2之外，還可以使用SiOx (0 < χ < 2)、SiN、Si0N、 TiO2, Ta2O5, A1203、A1N、ZrO2, Nb2O5 等。最後，參圖14，利用真空蒸鍍方法，在ρ側電極46、溝道38及第2氧化矽膜48上， 層疊由Ti、Pt及Au構成的金屬膜，形成焊盤電極50。變形例1圖15 17是表示根據本發明的半導體LD的另一種製造方法的各製造工序的半導體LD的局部剖面圖。在之前說明的半導體LD的各製造工序中，該變形例與圖1 圖6為止的工序相 同。作為代替之前說明的圖7及圖8的工序，使用圖15 圖17的工序。在之前的圖6的工序中，當由SiO2膜78覆蓋波導路徑脊40的上表面、溝道38內 部的表面及電極焊盤基臺42的上表面之後，參照圖15，在晶片的整個表面上，塗敷以酚醛 樹脂為主成分的光刻膠，在與波導路徑脊40鄰接的溝槽38中形成具有抗蝕劑膜90的表面 與波導路徑脊40頂部的SiO2膜78的上表面幾乎相同的高度的抗蝕劑膜90。在該實施方式中，溝道38中的抗蝕劑膜90的層厚d、即從溝道38的底部處設置的 SiO2膜78的表面至抗蝕劑膜90的表面為止的高度d，為例如500nm(0. 5 μ m)左右的尺寸。該情況下，正確控制溝道38中的抗蝕劑膜90的層厚d的抗蝕劑膜90的製造方法 與已經說明的圖7中的抗蝕劑膜80的形成方法相同，通過適當地設定抗蝕劑的粘度和晶片 旋轉時的旋轉數，就能夠將溝道38部分的抗蝕劑膜90的膜厚d設定為所希望的數值。圖 15示出了該工序的結果。然後，參照圖16，在抗蝕劑膜90上採用照相製版方法，在溝道38的底面的SiO2膜 78上的一部分之上殘留抗蝕劑膜90，在溝道38內的抗蝕劑膜90和波導路徑脊40的側壁 上的SiO2膜78之間以及在抗蝕劑膜90和電極焊盤基臺42的側壁上的SiO2膜78之間，設 定規定的間隔e進行隔離，同時形成同樣地露出波導路徑脊40頂部及電極焊盤基臺42頂 部處的SiO2膜78表面的抗蝕劑圖形92。圖16示出了該工序的結果。然後，參照圖17，通過熱處理晶片，例如在大氣中保持140°C的溫度進行10分鐘 時間的加熱，使光刻膠流動，通過在溝道38內使抗蝕劑膜90和波導路徑脊40的側壁上的 SiO2膜78之間以及在抗蝕劑膜90和電極焊盤基臺42的側壁上的SiO2膜78之間沒有規定 間隔e，即通過使抗蝕劑膜與溝道38內的側壁上的SiO2膜78緊密粘接，形成在溝槽38內 殘留抗蝕劑膜並且露出波導路徑脊40的頂部及電極焊盤基臺42的頂部的抗蝕劑圖形82。 圖17示出了該工序的結果。在抗蝕劑圖形82的溝道38內設置的抗蝕劑膜表面的高度位置f設定得比波導路 徑脊40頂部及電極焊盤基臺42頂部處的SiO2膜78表面更低，比波導路徑脊40頂部及電 極焊盤基臺42頂部處的金屬保護層75的上面更高的殘留程度。在該實施方式中，設定尺 寸為f = 400nm左右。並且，為此，在該工序中的熱處理前後，在假設抗蝕劑膜的體積沒有變化的情況 下，設圖15及圖16的截面中的抗蝕劑圖形92的剖面面積與抗蝕劑圖形82的剖面面積相 等，就必須設定間隔e，以便獲得所希望的f值。再有，在圖16中，雖然將抗蝕劑圖形92的間隔e設定在溝槽38內的光刻膠膜的 兩側，但假如設定間隔e能獲得所希望的f值，那麼間隔也可以設置在單側。該工序以後的工序與之前說明的圖9以後的工序相同。在該實施方式1的LDlO的製造方法中，在層疊有半導體層的晶片上，還通過在形 成了金屬保護層75的半導體層疊結構中形成溝道38，來形成波導路徑脊40及電極焊盤基 臺42，在晶片的整個表面上形成SiO2膜78。然後，在晶片的整個表面上塗敷抗蝕劑，形成抗蝕劑膜82，以使溝道38中的抗蝕 劑膜的膜厚比波導路徑脊40的頂部及電極焊盤基臺42的頂部處的抗蝕劑膜80的膜厚更厚。然後，同樣地從抗蝕劑膜80的表面去除抗蝕劑，在殘留溝道38的抗蝕劑膜80的 同時，去除波導路徑脊40的頂部及電極焊盤基臺42的頂部處的抗蝕劑膜80，形成露出波導 路徑脊40的頂部及電極焊盤基臺42的頂部的抗蝕劑圖形82。接著，將抗蝕劑圖形82作為掩膜，從表面同樣地幹蝕刻露出的SiO2膜78，一邊殘 留溝道38側面及底部處形成的SiO2膜78，一邊去除在波導路徑脊40的頂部及電極焊盤基 臺42的頂部處形成的SiO2膜78，確實地在波導路徑脊40的頂部處的SiO2膜78上形成露 出金屬保護層75的開口部44a。接著，去除抗蝕劑圖形82後，利用溼蝕刻去除金屬保護層75。接著，在波導路徑脊 40的頂部形成ρ側電極46。在該LD的製造方法中，與ρ側電極46接觸的半導體層、該情況下成為接觸層36 的P-GaN層的上表面，通過SiO2膜78的開口部44a確實地被露出來，在p_GaN層的上表面 上沒有殘留SiO2膜78。由此，不減少ρ側電極46和接觸層36的接觸面積，不增加工作電 壓。並且，在利用幹蝕刻去除波導路經脊40的頂部形成的SiO2膜78時，由於接觸層36被 金屬保護層75覆蓋，所以不因幹蝕刻而受到損傷。因此，能夠抑制起因於幹蝕刻的損傷的 接觸電阻的增大，工作電壓不增加。進而，能夠以簡單的工序製造特性良好的、成品率高的 LD 10。如上所述，根據本發明的半導體光學元件的製造方法，包含在半導體基板上依次 層疊第1導電類型的第1半導體層、有源層、第2導電類型的第2半導體層及保護層，形成半 導體層疊結構的工序；在該半導體層疊結構的表面上塗敷抗蝕劑、利用照相製版工藝，形成 包括具有對應于波導路徑脊的寬度的帶狀抗蝕劑膜部分的第1抗蝕劑圖形的工序；將該第 1抗蝕劑圖形作為掩膜，利用蝕刻去除保護層使第2半導體層露出的工序；通過將第1抗蝕 劑圖形作為掩膜、利用幹蝕刻去除第2半導體層的上表面側的一部分，在底部形成殘留了 第2半導體層的一部分的凹部，由此形成波導路徑脊的工序；去除第1抗蝕劑圖形，在含有 凹部和最表面上具有保護層的波導路徑脊的半導體層疊結構的表面上形成第1絕緣膜的 工序；露出在波導路徑脊頂部上形成的第1絕緣膜的表面，同時藉助於具有比波導路徑脊 的第2半導體層表面高且比波導路徑脊頂部上的第1絕緣膜表面低的表面的抗蝕劑膜，埋 設與波導路徑脊鄰接的凹部的第1絕緣膜，形成第2抗蝕劑圖形的工序；將第2抗蝕劑圖形 作為掩膜、利用幹蝕刻去除第1絕緣膜，露出波導路徑脊的保護層表面的工序；利用溼蝕刻 去除保護層，露出第2半導體層的工序；以及在露出的波導路徑脊的第2半導體層的表面上 形成電極層的工序。由此，使得在與波導路徑脊鄰接的凹部形成的第2抗蝕劑圖形具有比 波導路徑脊的保護層表面高、並且比波導路徑脊的頂部上的第1絕緣膜表面低的表面。使 用該第2抗蝕劑圖形利用幹蝕刻去除波導路徑脊頂部的第1絕緣膜時，在殘留波導路徑脊 的側面及凹部的第1絕緣膜的同時，露出波導路徑脊頂部的保護層。並且，在利用溼蝕刻去 除保護層時，露出第2半導體層，在此露出的第2半導體層上形成電極層。通過該簡單的工 序，能夠不減少第2半導體層和電極層的接觸面積，使它們結合。並且，將第2抗蝕劑圖形 作為掩膜利用於蝕刻去除第1絕緣膜時，由於在波導路徑脊的第2半導體層上形成保護層， 所以能夠防止因幹蝕刻對第2半導體造成的損傷，能夠抑制起因於幹蝕刻的第2半導體層 的接觸電阻的增加。進而能夠以簡單的工序製造特性良好的、成品率高的半導體光學元件。
15
實施方式2圖18時本發明的一實施方式的半導體LD的剖面圖。在圖18中，該LD 100是波導路徑脊型的藍紫色LD，與實施方式1中說明的LD 10 的結構基本上是相同的結構。LD 100與LD 10不同之處在於，相對於在LD 10中，包含波導路徑脊40的側壁及 電極焊盤基臺42的側壁的溝道38的兩側面及底面，被第1氧化矽膜44覆蓋；在LD 100中， 包含波導路徑脊40的側壁及電極焊盤基臺42的側壁的溝道38的兩側面未被第1氧化矽 膜44覆蓋，僅使溝道38的底面被第1氧化矽膜覆蓋。因此，ρ側電極46與接觸層36的上表面以及波導路徑脊40的側壁直接接觸，並 延伸到溝道38的底面。此外，第2氧化矽膜48也直接覆蓋電極焊盤基臺42，並延伸到電極 焊盤基臺42的上表面。其它與LD 10結構相同。接著，說明LD 100的製造方法。圖19 圖27是表示本發明的半導體LD的製造方法的各製造工序的半導體LD的 局部剖面圖。在該製造工序中，由於n-GaN基板12和在其上層疊的ρ側導光層32之前的各層 在製造工序中沒有特別地變化，所以從各圖中省略，對於包含P側導光層32的一部分的其 上的上層的各層示出了剖面。首先，在利用預熱清潔等清洗了表面的GaN基板12上，通過有機金屬化學氣相生 長方法(以下，稱為MOCVD方法)，例如在1000°C的生長溫度下，依次形成作為緩衝層14 的 n-GaN 層，作為第 In-鍍層 16 的 Ii-Alatl7Gaa93N 層，作為第 2η-鍍層 18 的 Ii-Alatl45Gaa 955N 層，作為第3η-鍍層20的Ii-Alatll5Gaa 985N層，作為η側導光層22的I-Inatl2Gaa98N層，作為 η側SCH層24的I-Inatl2Gaa98N層；在該之上依次形成作為構成有源層26的阱層26a的 i-InQ.12GaQ.88N 層、作為阻擋層 26b 的 I-Inatl2Gaa98N 層和作為阱層 26c 的 I-Inai2Gaa88N 層。然後，在有源層26上，形成依次層疊了作為ρ側SCH層28的I-Inatl2Gaa98N層、作 為電子勢壘層30的P-Ala2Gaa8N層、作為ρ側導光層32的P-Ala2Gaa8N層70、作為ρ-鍍層 34的P-Alatl7Gaa93N層72、以及作為接觸層36的ρ-GaN層74的半導體層疊結構。圖19示 出了該工序的結果。然後，參照圖20，在半導體層疊結構的整個表面上塗敷抗蝕劑，利用照相製版工 藝，在對應于波導路徑脊40的形狀的部分76a上殘留抗蝕劑，去除對應於溝道38的形狀的 部分76b的抗蝕劑，形成作為第1抗蝕劑圖形的抗蝕劑圖形76。圖20是該工序的結果。然後，參照圖21，將抗蝕劑圖形76作為掩膜，蝕刻P-GaN層74、與P-Alatl7Gaa93N 層72的ρ-GaN層74接觸側的一部分，殘留P-Alatl7Gaa93N層72的一部分作為底部形成溝 道38。該蝕刻，利用RIE (Reactive Ion Etching 反應性離子蝕刻，)，蝕刻與ρ-GaN層74 和與P-Alatl7Gaa93N層72的ρ-GaN層74接觸的一側的一部分，殘留P-Alatl7Gaa93N層72的 一部分作為底部形成溝道38。圖21示出了該工序的結果。然後，參照圖22，保持殘留在之前的蝕刻中使用的抗蝕劑圖形76不變，在晶片整 個表面上使用CVD方法、或真空蒸鍍方法、或濺射方法等，形成例如成為0. 2 μ m膜厚的作為 第1絕緣膜的第1氧化矽膜44的SiO2膜78。SiO2膜78覆蓋波導路徑脊40的上表面、溝 道38內部的表面以及電極焊盤基臺42的上表面。圖22示出了該工序的結果。
作為該情況下的絕緣膜的材料，能夠使用Si、Ti、Al、V、Zr、Nb、Hf、Ta的氧化物， SiN, SiON、BN、SiC、A1N、TiN、TiC0這些材料因面方位不同，蝕刻速度不同。即，使用這些材 料，利用真空蒸鍍法、或濺射法、CVD法等形成絕緣膜的情況下，波導路徑脊40的頂部及溝 道38的底面的膜質不同於在波導路徑脊的側壁上形成的膜質。即，蝕刻速度不同，在波導 路徑脊的側壁上形成的膜的蝕刻速度，與波導路徑脊40的頂部及溝道38的底面的膜相比 較，具有50 100倍的蝕刻速度。然後，參照圖23，使用BHF(16%) H2O = 1 100的腐蝕液，對前面形成的SiO2 膜78進行10秒鐘的蝕刻時，雖然完全去除形成在波導路徑脊40的側面的SiO2膜78，但在 波導路徑脊40的頂部及溝道38的底面形成的SiO2膜78幾乎沒有被蝕刻，而殘留著。圖 23示出了該工序的結果。然後，參照圖24，通過使用有機溶劑等的溼蝕刻去除前面的抗蝕劑圖形76。同時 也去除殘留在抗蝕劑圖形上的SiO2膜78，殘留僅在溝道38的底面形成的SiO2膜78。該工序中，形成成為波導路徑脊40及電極焊盤基臺42的部分。圖24示出該工序 的結果。在該工序中，由於沒有用於使P-GaN層74的上表面露出來的幹蝕刻，所以，在 P-GaN層74沒有因幹蝕刻而產生損傷。因此，能夠抑制起因於由ρ-GaN層74構成的接觸層 36的幹蝕刻的損傷的接觸電阻的增大。然後，參照圖25，在波導路徑脊40的頂部上，形成ρ側電極46。首先，在晶片的整個表面上塗敷抗蝕劑，利用照相製版工藝，形成抗蝕劑圖形(未 圖示)，該抗蝕劑圖形在作為波導路徑脊40的最上層的的p-GaN層74的上表面、波導路徑 脊40的側壁及溝道38底部的一部分處開口，在該抗蝕劑圖形上，利用例如真空蒸鍍方法， 形成由Pt和Au的層疊結構構成的電極層之後，通過採用剝離方法，去除抗蝕劑膜和在該抗 蝕劑膜上形成的電極層，形成P側電極46。由于波導路徑脊40的頂部的p-GaN層74的上表面，藉助於開口部44a露出在SiO2 膜78中沒有覆蓋的整個上表面，所以該ρ側電極46與p-GaN層74的接觸面積在形成開口 部44a時沒有減少。因此，能夠防止基於ρ側電極46與p-GaN層74的接觸面積的減少，而引起的接觸 電阻的增加，同時，能夠抑制起因於幹蝕刻引起的損傷的接觸電阻的增大。圖25示出該工 序的結果。再有，在該製造方法中，在波導路徑脊40的側面無絕緣膜，波導路徑脊40的側面 與P側電極46直接接觸。因此，產生與ρ側電極46和ρ-鍍層34的側面直接接觸的情況。 但是，即使P側電極46和ρ-鍍層34的側面直接接觸，ρ-鍍層34的接觸電阻高，幾乎沒有 電流流過，認為在初期特性中沒有問題。然後，形成作為第2絕緣膜的第2氧化矽膜48。圖26示出該工序的結果。作為該情況下的絕緣膜，能夠使用Si、Ti、Al、V、Zr、Nb、Hf、Ta的氧化物，SiN, SiON, BN、SiC、A1N、TiN、TiC等。最後，在ρ側電極46、溝道38及第2氧化矽膜48上通過 真空蒸鍍法層疊由Ti、Pt及Au構成的金屬膜，形成焊盤電極50。圖27示出了該工序的結^ ο第2氧化矽膜48的形成及焊盤電極50的形成與實施方式1說明的相同。
根據本實施方式的半導體光學元件的製造方法，首先，在η型GaN基板12上順序 層疊第In-鍍層16、第2η-鍍層、及第3η_鍍層20、有源層26、ρ-鍍層34及接觸層36，形 成半導體層疊結構；接著，在該半導體層疊結構的表面上塗敷抗蝕劑，形成包括具有對應於 波導路徑脊40的的寬度的帶狀抗蝕劑膜部分的抗蝕劑圖形76，將該抗蝕劑圖形76作為掩 膜，形成波導路徑脊40。接著，在包含溝道38和殘留抗蝕劑圖形76的波導路徑脊40的半 導體層疊結構的表面上形成SiO2膜78，在溝道38和波導路徑脊40的頂部殘留SiO2膜78， 同時去除波導路徑脊40側面的SiO2膜78使波導路徑脊側壁露出來。接著，利用剝離法， 去除抗蝕劑圖形76和殘留在該抗蝕劑圖形76上的SiO2膜78，使接觸層36露出來，在露出 的波導路徑脊40的接觸層36及ρ-鍍層34的表面上形成ρ側電極46。在該半導體光學元 件的製造方法中，在形成開口部44a時不減少ρ側電極46和ρ-GaN層74的接觸面積。並 且，由於在使波導路徑40的頂部的接觸層36露出來時不使用幹蝕刻，所以接觸層不因幹蝕 刻而產生損傷，抑制接觸電阻的增加。進而，能夠以簡單的工序製造特性良好的、成品率高 的半導體光學元件。如上所述，根據本發明的半導體光學元件的製造方法，包含在半導體基板上依次 層疊第1導電類型的第1半導體層、有源層及第2導電類型的第2半導體層，形成半導體層 疊結構的工序；在該半導體層疊結構的表面上塗敷抗蝕劑、利用照相製版工藝，形成包括具 有對應于波導路徑脊的寬度的帶狀抗蝕劑膜部分的第1抗蝕劑圖形的工序；將該第1抗蝕 劑圖形作為掩膜，利用幹蝕刻去除第2半導體層的上表面側的一部分，在底部形成殘留了 第2半導體層的一部分的凹部，由此形成波導路徑脊的工序；在含有凹部和殘留了第1抗蝕 劑圖形的波導路徑脊的半導體層疊結構的表面，形成第1絕緣膜的工序；一邊在凹部和波 導路徑脊的頂部殘留第1絕緣膜，一邊去除波導路徑脊側面的第1絕緣膜，使波導路徑脊側 壁露出來的工序；利用剝離法去除抗蝕劑圖形和殘留在該抗蝕劑圖形上的第1絕緣膜，使 第2半導體層露出來的工序；在露出波導路徑脊的第2半導體層的表面上形成電極層的工 序，由此，通過該簡單的工序，能夠不減少第2半導體層和電極層的接觸面積，使它們結合。 並且，由於在使波導路徑的頂部的第2半導體層露出時不使用幹蝕刻，所以第2半導體層不 因幹蝕刻而產生損傷，抑制接觸電阻的增加。進而，能夠以簡單的工序製造特性良好的、成 品率高的半導體光學元件。如上所述，本發明的半導體光學元件的製造方法適用於在波導路徑脊頂部具備電 極的半導體光學元件的製造方法。
權利要求
一種半導體光學元件的製造方法，包括在半導體基板上依次層疊第1導電類型的第1半導體層、有源層及第2導電類型的第2半導體層，形成半導體層疊結構的工序；在該半導體層疊結構的表面塗敷抗蝕劑，利用照相製版工藝形成包括具有對應于波導路徑脊的寬度的帶狀抗蝕劑膜部分的第1抗蝕劑圖形的工序；將該第1抗蝕劑圖形作為掩膜，利用幹蝕刻去除第2半導體層的上表面側的一部分，在底部形成殘留了第2半導體層的一部分的凹部，由此形成波導路徑脊的工序；在含有凹部和殘留了第1抗蝕劑圖形的波導路徑脊的半導體層疊結構的表面形成第1絕緣膜的工序；在凹部和波導路徑脊的頂部一邊殘留第1絕緣膜，一邊去除波導路徑脊側面的第1絕緣膜，使波導路徑脊側壁露出的工序；利用剝離法，去除抗蝕劑圖形和殘留在該抗蝕劑圖形上的第1絕緣膜，使第2半導體層露出的工序；以及在露出的波導路徑脊的第2半導體層的表面上形成電極層的工序。
2.根據權利要求1所述的半導體光學元件的製造方法，其特徵在於， 由GaN層類的半導體層形成第2半導體層。
3.根據權利要求1或2所述的半導體光學元件的製造方法，其特徵在於，在形成第1絕緣膜的工序中，將含有Si、Ti、Al、V、Zr、Nb、Hf、Ta的氧化膜或SiN、SiON、 BN、SiC、A1N、TiN、TiC的材料通過蒸鍍、或濺射或CVD，來形成第1絕緣膜。
4.一種半導體光學元件的製造方法，包括在基板上依次層疊了第1導電類型的第1半導體層、有源層及第2導電類型的第2半 導體層的半導體層疊結構的表面塗敷抗蝕劑，利用照相製版工藝，形成包括具有對應于波 導路徑脊形狀的抗蝕劑膜部分的第1抗蝕劑圖形的工序；將該第1抗蝕劑圖形作為掩膜，利用幹蝕刻去除第2半導體層的上表面側的一部分，在 底部形成殘留了第2半導體層的一部分的凹部，由此形成波導路徑脊的工序；在含有凹部和殘留了第1抗蝕劑圖形的波導路徑脊的半導體層疊結構的表面，形成第 1絕緣膜的工序；在凹部和波導路徑脊的頂部一邊殘留第1絕緣膜，一邊去除波導路徑脊側面的第1絕 緣膜，使波導路徑脊側壁露出的工序；利用剝離法，去除抗蝕劑圖形和殘留在該抗蝕劑圖形上的第1絕緣膜，使第2半導體層 露出的工序；以及在露出的波導路徑脊的第2半導體層的表面上，形成電極層的工序。
全文摘要
本發明提供一種半導體光學元件的製造方法。在波導路徑脊的上表面穩定地防止半導體層和電極層的接觸面積的減少，並防止該半導體層中的蝕刻損傷。在半導體層上層疊金屬保護層(75)形成波導路徑(40)，用SiO2膜(78)將其覆蓋，塗敷抗蝕劑後，使波導路徑脊(40)頂部的SiO2膜(78)的表面露出，並且藉助於具有比波導路徑脊(40)的金屬保護層(75)表面高且比波導路徑脊(40)的SiO2膜(78)的表面低的表面的抗蝕劑膜來埋設溝道(38)的SiO2膜(78)，形成抗蝕劑圖形(82)，將抗蝕劑圖形(82)作為掩膜，利用幹蝕刻去除SiO2膜(78)，進而，利用溼蝕刻去除金屬保護層(75)，使波導路徑脊(40)的p-GaN層(74)表面露出，來形成電極層(46)。
文檔編號H01S5/323GK101950924SQ20101029830
公開日2011年1月19日 申請日期2007年10月15日 優先權日2006年10月16日
發明者川崎和重, 阿部真司 申請人:三菱電機株式會社