具變換粒徑的矽層結構以及通過熱工藝形成此結構的方法
2023-04-23 17:12:56
專利名稱：具變換粒徑的矽層結構以及通過熱工藝形成此結構的方法
技術領域：
本發明是有關於一種半導體元件製造的領域，以及經由化學氣相沉積、摻雜植入、圖案的圖案化與蝕刻以及其它製造技術的使用的矽微結構的元件中的形成。再者，多晶矽是一種廣泛應用於為電子元件的材質，而本發明則是有關某種需要使用多晶矽的製造方法及元件結構。更特別地是在某種存儲元件中，可使用多晶矽作為電晶體的浮置柵極以形成一儲存陣列。在這種型態的存儲元件的應用中，電晶體浮置柵極被用來依照寫入的數據儲存與保留數個電荷。而後續可在一元件上施行讀取操作，以於所需時擷取儲存的數據。
背景技術：
在半導體元件的製造中，矽的結構可根據其結晶特性而有不同的種類。舉例來說，晶圓製造的鑄錠的種類中，較佳的矽結構主要是單晶，因為這種結構具有最少的結晶晶格缺陷，而為半導體元件製造所需的結構。另一方面，矽也可製造成多晶或非晶矽的種類，具有包括變化的方向與大小的大量晶粒的晶格。而且，在矽的製造中控制的溫度、壓力、摻質的有無以及其它因素可用來決定最終矽結構的晶質(crystalline)與其它特性。
包含多晶矽的多層元件(multi-layer assembly)可用於半導體元件的製造中。多層元件的某種類型是通過一或多層的氣相沉積形成的，之後可用圖案化與蝕刻技術作處理，以製造多種元件結構。當多晶矽電晶體浮置柵極結構用此種方法製造時，希望它們具有某些電性上與物理的特性，以提升其儲存與保留電荷的能力。
此外，在電晶體的浮置柵極上因儲存電荷遺漏的不要的損失會導致儲存數據的遺失，因而變成不要結果。因此，將一儲存電晶體的浮置柵極漏電流降至最低是有利的，而藉此增加其對儲存數據長期的能力。所以，所看到的數據維持下降的問題可歸因於由於遺漏導致柵極電荷的遺失。
從浮置柵極遺失電荷的一可能機制包含穿過穿隧介電質的電荷遺漏，即從浮置柵極到信道或基底。因此，可幫助浮置柵極儲存的電荷經遺漏而發生遺失的一種原因是橫跨穿隧介電質的電場強度。此外，為增進一浮置柵極電晶體的數據維持，需要有可幫助降低導因於儲存電荷的電場的方法與結構。
發明內容
本發明的目的是，一方面，在蝕刻後希望多晶矽浮置柵極成分有儘量平滑(smooth)的側壁。換句話說，希望能使形成於側壁上的任何突出物也稱為「尖端(tip)」降至最少。因為這種突出物或尖端真的會導致電場增加，特別是當其接近穿隧氧化層時，因此由於使浮置柵極上儲存的電荷遺漏增加，而損害柵極在時間上維持一儲存數據數值的能力。
另一方面，也希望在多晶矽浮置柵極成分的上表面上形成平滑的ONO(SiO2/氮化矽)介電層。因此，在一浮置柵極製造期間，希望柵極上表面儘可能平滑，因為這會提供在此表面上一較平滑且更均勻的控制柵極介電層的疊層(superposition)。
具有平滑側壁而無尖端的浮置柵極成分可通過粒狀多晶矽的沉積而製造出來。然而，用此方式製造的多晶矽浮置柵極具有一粗糙的上表面而非所要的平滑表面。具有平滑上表面的多晶矽浮置柵極可用非晶矽製造，但是這種情形會使其側壁在接近ONO穿隧氧化層的區域中有不希望有的尖端，因為突出物的物理特性會增加穿越穿隧介電質的電場強度。希望將浮置柵極與基底間的電場強度降到最小，因為電場強度的增加將使得浮置柵極中因儲存電荷的遺漏而大量遺失。
因此，技術上有改進電晶體浮置柵極的製造的需要，其中浮置柵極在接近ONO穿隧氧化層要有無尖端的較為平滑的側壁，以及在接近其控制柵極介電層有較平緩的上表面。
本發明是針對多晶矽電晶體浮置柵極微結構的製造的改良方法，此種微結構於蝕刻後在接近ONO穿隧氧化層要有降低的尖端形成的平滑側壁，以及其中浮置柵極成分在沉積後因改良的ONO穿隧氧化層沉積而有平滑的上表面。因此，本發明是具有改良的電性與物理特性的單一或多層電晶體浮置柵極結構的製作的技術與方法。此外，本發明可用在於此所述的具有改良浮置柵極結構的元件的製造。
簡單來說，降低接近穿隧介電層的尖端以及增加接近柵極介電層的平滑度(smoothness)這些表面上矛盾的目的都可以借著形成從一表面的多晶矽轉變至相對表面的非晶矽的一矽層而達成。這種轉變可以是單調的，而且不是連續性的就是突然從多晶矽轉變成非晶矽。如果此層是作為一浮置柵極電晶體結構的一浮置柵極，則鄰接穿隧介電層的較大晶粒的結構會降低尖端或突出物的形成，進而降低漏電。另一方面，鄰接柵介電層較小晶粒的結構可產生一平滑且較均勻的柵介電層。這種多晶矽轉非晶矽的電晶體(polysilicon-to-amorphous silicontransistor)可通過一溫度分布(temperature profile)製造，其中溫度分布系在浮置柵極沉積的啟始有利於多晶矽的形成，並且在沉積期間轉變溫度到浮置柵極沉積的終止為有利於非晶矽的形成。
為達到上述目的，本發明提供一種具變換粒徑的矽層的結構，其特徵是，包括一第一矽層，至少包括一第一與一第二表面，以及更包括從鄰接該第一表面的一非晶矽區域轉變至鄰接該第二表面的一多晶矽區域的一結構；一第二層，鄰接該第一矽層的該第一表面；以及一第三層，鄰接該第一矽層的該第二表面，其中該第二層與該第三層中至少有一個包括一介電層。
本發明提供另外一種具變換粒徑的矽層的結構，其特徵是，包括一第一矽層，至少包括一第一與一第二表面，以及更包括一結構，該結構具有鄰接該第一表面的由非晶矽組成的一第一區域、鄰接該第二表面的由多晶矽組成的一第二區域以及在該第一與第二區域之間的一中間區域，該中間區域包括部分非晶矽與部分多晶矽；一第二層，鄰接該第一矽層的該第一表面；以及一第三層，鄰接該第一矽層的該第二表面，其中該第二層與該第三層中至少有一個包括一介電層。
本發明提供另一種具變換粒徑的矽結構的半導體元件，其特徵是，具有一浮置柵極，該浮置柵極包括一矽結構，該矽結構至少具有一第一與一第二表面，以及該矽結構從鄰接該第一表面的一非晶矽區域轉變至鄰接該第二表面的一多晶矽區域。
本發明還提供一種具變換粒徑的矽結構的半導體元件，其特徵是，具有一浮置柵極，該浮置柵極包括一矽結構至少具有一第一與一第二表面；該矽結構至少包括一第一與一第二區域；該第一區域包括非晶矽，且鄰接該第一表面；以及該第二區域包括多晶矽，且鄰接該第二表面。
本發明還提供一種形成具變換粒徑的矽層的方法，其特徵是，該方法包括於一基底上沉積一矽層；以及控制沉積該矽層時的溫度從有利於多晶矽的形成的一啟始溫度到有利於非晶矽的形成的一終止溫度。
本發明還提供一種形成具變換粒徑的矽層的結構的方法，其特徵是，包括於一半導體基底上形成一第一介電層；於該第一介電層上沉積一矽層；於該矽層上形成一第二介電層；以及控制沉積該矽層時的溫度從一啟始溫度到一終止溫度，其中該啟始溫度高於該終止溫度。
圖1為一矽元件結構的剖面示意圖；
圖2為依照本發明的一實施例的一多層元件的剖面示意圖，其中多層元件包括通過沉積所形成的層；圖3為依照本發明的一多層元件的剖面示意圖，其中多層元件包括通過沉積所形成的層；圖4所示為一浮置柵極電晶體的剖面示意圖，其包括漏極與源極區；圖5為一種合適的溫度分布，其是用於快速熱工藝系統，以沉積一連續相變化多晶矽層；圖6為依照本發明的另一實施例的一浮置柵極電晶體微結構的剖面示意圖；圖7為另一種合適的溫度分布，其是用於快速熱工藝系統，以沉積一連續相變化多晶矽層；圖8為一種合適的溫度分布，其是用於快速熱工藝系統，以沉積一浮置柵極多晶矽層；圖9所示為一多晶矽結構的平面圖；以及圖10所示為一非晶矽結構的平面圖。
100元件結構102、200、300多層元件104、204、304、404、604基底106、220、320第一層106A、106B、206A、206B、306A、306B、406A、406B、606A、606B區域
108、110、112、212、308、310、312、408、410、608、610表面120、206、306第二層122、222、322第三層124、224、324添加層400、600浮置柵極電晶體404A、404B、604A、604B漏極與源極區域406、606浮置柵極420、620穿隧氧化層422、622內多晶介電層424、624控制元件502、702、802溫度分布504、508、714、718、720、814、816、818溫度506溫度梯度704、706、708、710、804A、804B、806A、806B、808A、808B時間900、1000顯微照片901、1001比例尺906、1006平面圖具體實施方式
一半導體元件可通過一方法製造出來，其包含經由氣相沉積於一基底結構上多層元件的形成。此外，用以形成元件微結構的多層元件的電性可在沉積期間通過在沉積期間或之後選擇性包含其它元素或化合物而被更改，以獲得稱為「摻雜」的結果。
圖1為一矽元件結構100的剖面示意圖，包含本發明的特徵。此結構包括一基底104、一多層元件102配置於基底上，以及至少一添加層124位於多層元件的上表面112上。多層元件包括一第一層106更包括一第一表面108、一第二表面110、一第一區域106A鄰接第一表面以及的一第二區域106B鄰接第二表面。多層元件尚包括一第二層120鄰接第一表面；以及一第三層122鄰接第二表面。
圖2為依照本發明的一實施例的一多層元件200的剖面示意圖。此一元件包括一基底元件204、在其上的一第一層220，而此第一層包括一介電質如一ONO層或是包括其它層的組成物。根據本發明觀點，在第一層220上通過沉積而有一第二層206，而第二層包括一包括多晶矽的第一區域206A以及沉積於第一區域上的一包括非晶矽的第二區域206B。一第三層222包括一介電質如一ONO層或是包括其它層的組成物，位於第二層上。多層元件200的形成包含在約620℃的一溫度下多晶矽第一區域206A的沉積，以及在約520℃的一溫度下非晶矽第二區域206B的沉積。
在圖2中的多層元件200的描述非限制性的。基底元件204通常包括於先前製造步驟期間形成的微結構。舉例來說，第一層220形成前，基底204已經包含源極與漏極區域，以及包含有一存儲陣列(memory array)的基底組成物。再者，添加層或結構224可疊於第三層222的上表面212上。因此，本發明的一實施例包含於一現存基底上製造一多層元件的方法，且其已自行包括有多個製造步驟以及/或是多層。此外，此實施例也可包括具有添加於上的層或結構的多層元件。
圖3為依照本發明的另一實施例的一多層元件300的剖面示意圖。此元件包括一基底元件304、在其上的一第一層320，而此第一層包括一介電質如一ONO層或是包括其它層的組成物。於本發明的另一實施例中，第二層306更包括利用快速熱工藝(rapid thermalprocessing簡稱RTP)沉積於第一層320上的一連續相變化(continuousphase change)多晶矽結構，其中沉積工藝開始於約620℃的一溫度，以及終止於約在550℃～500℃範圍的一溫度。用這種方法執行的工藝，因為溫度範圍選擇使一連續相變化多晶矽第二層的沉積，其具有一多晶矽第一區域306A鄰接第二層的第一表面308以及一非晶矽第二區域306B鄰接第二層的第二表面310。
如圖2的實施例，圖3中的多層元件300的描述非限制性的。基底元件304通常包括於先前製造步驟期間形成的圖案，以及疊於第三層322的上表面312上添加層或結構324。因此，本發明的另一實施例包含於一現存基底上製造一多層元件的方法，且其已自行包括有多個製造步驟以及/或是多層。此實施例也可包括具有添加於上的層或結構的多層元件。
圖4所示為本發明的一實施例中的一浮置柵極電晶體微結構400的剖面示意圖。此一元件包括一基底404，其中包括漏極與源極區域404A-B。浮置柵極電晶體400包括位於基底404上的一ONO穿隧氧化層(tunnel oxide layer)420，以及更包括位於穿隧氧化層420上的一多晶矽浮置柵極406。而也許由一多晶矽組成的控制元件(controlelement)424位於一ONO內多晶介電層(interpoly dielectric layer)422上，其依序疊於浮置柵極406上。
浮置柵極406具有一第一區域406A鄰接第一表面408以及一第二區域406B鄰接第二表面410。根據本發明的觀點，第一區域是在有利於多晶矽的形成的情形下沉積，而第一區域是在有利於非晶矽的形成的情形下沉積。
圖5為一種用於快速熱工藝系統合適的溫度分布502，其可用於浮置柵極層的沉積期間，藉以形成圖3與圖4的連續相變化多晶矽層306與406。在圖5中，X軸代表時間、Y軸代表溫度。在本發明一實施例的觀點中，沉積工藝發生在具有一啟始溫度504約是620℃、終止溫度508約在500℃～550℃之間的一漸減的溫度梯度(gradient)506期間。多晶矽在較高的溫度504下沉積，反之非晶矽是在較低的溫度508下沉積。在變化506期間，從較高至較低溫度，沉積的材質逐漸從第一區域中的多晶矽變成第二區域中的非晶矽，以於沉積層的第一區域至第二區域形成一近乎單調的結晶梯度。
本發明的所有實施例並不需要都如圖5所示具有一線性的溫度減少(decrease)；雖然較佳的是單調的溫度減少。然而，一單調的溫度減少不是絕對需要，而可以是溫度不連續、步驟或間隔分布(alternateprofile)。舉例來說，圖7與圖8為本發明的其它實施例的操作溫度分布。
圖6為依照本發明的另一實施例的一浮置柵極電晶體微結構600的剖面示意圖。此一元件包括一基底604，其中包括漏極與源極區域604A-B。電晶體結構包括位於基底604上的一ONO穿隧氧化層620，以及更包括位於穿隧氧化層620上的一浮置柵極606。而也許由一多晶矽組成的控制元件624位於一ONO內多晶介電層622上，其依序疊於浮置柵極606上。
浮置柵極606包括一第一區域606A鄰接浮置柵極606的一第一表面608，以及一第二區域606B鄰接浮置柵極606的一第二表面610。第一區域606A基本上是非晶矽。如圖4的實施例，鄰接第一表面608的多晶矽微結構會阻止側壁蝕刻上尖端的成長，而鄰接第二表面610的非晶矽結構提供一平滑表面610，以改進疊上去的柵介電層622的平滑度與均勻性。
圖7為根據本發明的一觀點的快速熱工藝系統的另一種合適的溫度分布702，用以沉積如圖3與圖4中所示的一連續相變化多晶矽層。X軸代表時間、Y軸代表溫度。在本發明的一實施例中，沉積工藝溫度分布具有一啟始溫度714約是620℃以及一終止溫度720約在550℃～500℃之間的一範圍內，而且沉積工藝發生於間隔一啟始時間704與一終止時間710的期間。
請參照圖4與圖7，浮置柵極406的第一區域406A的沉積是發生於持續的從約時間704到約時間706的一第一間隔期間，而從第一表面408開始沉積於穿隧氧化層420上。在第一間隔期間，溫度維持在約啟始溫度714下。控制溫度以保持第一區域的最初沉積在時間周期704到706幾乎是固定的，促使接近第一表面408的區域厚度的成長，導致一想要的晶粒結構，而當側壁602A與602B形成時，降低後續蝕刻步驟期間尖端的形成。此外，較低區域的臨場摻雜(in-situdoping)也可在沉積工藝期間進行。
第一間隔後伴隨著一第二間隔，其持續從約時間706到約時間708，且溫度會從啟始溫度714逐漸下降到溫度718。當溫度在時間706開始降低時會沉積多晶矽；不過當溫度達到708到710的範圍時，沉積的是非晶矽。在開始為706以及結束於708到710的範圍中，將沉積一連續相變化區域，其結晶特性是開始於多晶矽而結束於非晶矽。
請再參照圖4與圖7，浮置柵極包括非晶矽的第二區域406B的沉積是發生於持續的從約時間708到約時間710的一第三間隔期間，而工藝溫度被控制成沿著一下降的分布，其中開始於約550℃的一溫度718以及終止於約520℃的一溫度720。另外，第二區域的臨場摻雜也可在沉積工藝期間進行。
因此，本發明的一實施例提供包括上、下部分的一多晶矽浮置柵極微結構的形成，其中下部406A是由無規則的晶粒(random grain)多晶矽組成，而上部406B則是由非晶矽組成。
圖8為另一種合適的溫度分布802用於快速熱工藝系統，以沉積一浮置柵極多晶矽層。X軸代表時間、Y軸代表溫度。在本發明的一實施例中，沉積工藝溫度分布具有一啟始溫度814約是620℃以及一終止溫度818約在550℃～500℃之間的一範圍內，而且沉積工藝發生於間隔一啟使時間804A與一終止時間808B期間。
請參照圖6與圖8，浮置柵極的第一區域606A的沉積是發生於持續的從約時間804A到約時間804B的一第一間隔期間，而從第一表面608開始沉積於穿隧氧化層620上。在第一間隔期間，溫度維持在約啟始溫度814。此外，較低區域的臨場摻雜也可在沉積工藝期間進行。
第一間隔結束後伴隨著一溫度的變化，其從啟始溫度814到一中間溫度816，且此變化發生在持續從約時間804B到約時間806A的一第二間隔期間。中間溫度816在持續從約時間806A到約時間806B的一第三間隔中維持穩定。雖然圖8顯示一中間溫度816比初始溫度814低，但是這個圖標的特徵並非限制性的。相對來說，中間溫度816可以高於或低於初始溫度814，也可視需要進行一回火(annealing)、調節(conditioning)或其它種類的處理(processing)。第三間隔的結束伴隨著一溫度的變化，其從中間溫度816到約在550℃～500℃之間的終止溫度818，且此變化發生在持續從約時間806B到約時間808A的一第四間隔期間。非必須地，可在轉變與中間區域804B到808A期間的工藝沉積中進行如摻雜等處理。
浮置柵極包括非晶矽的第二區域606B的沉積是發生於持續的從約時間808A到約時間808B的一第五間隔期間，而工藝溫度被維持約在500℃～550℃的範圍的終止溫度818。另外，較上面的區域的臨場摻雜也可在其沉積工藝期間進行。
圖9所示為一多晶矽結構的穿透式電子顯微鏡(TEM)的顯微照片900的平面圖，其中比例尺901是50nm。平面圖906顯示分別在浮置柵極406或606的表面408或608(請見圖4與圖6)上的多晶矽層906的「晶粒(grainy)」組成。可知多晶矽的粗糙晶粒結構在蝕刻上有利於接近穿隧介電層420或620的較平滑的浮置柵極側壁。
圖10所示為一非晶矽結構的穿透式電子顯微鏡(TEM)的顯微照片1000的平面圖，其中比例尺1001是100nm。平面圖1006顯示相對於圖9中所示的多晶矽層結構的晶粒大小，在一非晶矽結構中降低的晶粒存在與大小。可知分別在浮置柵極406或606的表面410或610上的非晶矽層的較平滑的微結構可提供一更令人滿意的基礎，以形成較平滑的ONO控制介電層422與622。
因此，可知從一表面的多晶矽轉變成相對表面的非晶矽的一矽層的形成，滿足了兩個似乎是矛盾的目的，也就是降低接近穿隧介電層的尖端以及增加接近柵極介電層的平滑度(smoothness)，而且矽層沉積期間的溫度控制可提供適當的轉變。
權利要求
1.一種具變換粒徑的矽層的結構，其特徵是，包括一第一矽層，至少包括一第一與一第二表面，以及更包括從鄰接該第一表面的一非晶矽區域轉變至鄰接該第二表面的一多晶矽區域的一結構；一第二層，鄰接該第一矽層的該第一表面；以及一第三層，鄰接該第一矽層的該第二表面，其中該第二層與該第三層中至少有一個包括一介電層。
2.一種具變換粒徑的矽層的結構，其特徵是，包括一第一矽層，至少包括一第一與一第二表面，以及更包括一結構，該結構具有鄰接該第一表面的由非晶矽組成的一第一區域、鄰接該第二表面的由多晶矽組成的一第二區域以及在該第一與第二區域之間的一中間區域，該中間區域包括部分非晶矽與部分多晶矽；一第二層，鄰接該第一矽層的該第一表面；以及一第三層，鄰接該第一矽層的該第二表面，其中該第二層與該第三層中至少有一個包括一介電層。
3.如權利要求2所述的結構，其特徵是，該中間區域具有從非晶矽到多晶矽的一連續相分布。
4.一種具變換粒徑的矽結構的半導體元件，其特徵是，具有一浮置柵極，該浮置柵極包括一矽結構，該矽結構至少具有一第一與一第二表面，以及該矽結構從鄰接該第一表面的一非晶矽區域轉變至鄰接該第二表面的一多晶矽區域。
5.一種具變換粒徑的矽結構的半導體元件，其特徵是，具有一浮置柵極，該浮置柵極包括一矽結構至少具有一第一與一第二表面；該矽結構至少包括一第一與一第二區域；該第一區域包括非晶矽，且鄰接該第一表面；以及該第二區域包括多晶矽，且鄰接該第二表面。
6.如權利要求5所述的半導體元件，其特徵是，該矽結構更包括一中間區域位於該第一與第二區域之間，其中該中間區域具有從非晶矽到多晶矽的一相分布。
7.一種形成具變換粒徑的矽層的方法，其特徵是，該方法包括於一基底上沉積一矽層；以及控制沉積該矽層時的溫度從有利於多晶矽的形成的一啟始溫度到有利於非晶矽的形成的一終止溫度。
8.如權利要求7所述的方法，其特徵是，該啟始溫度為620℃；以及該終止溫度在500℃～550℃的一範圍中。
9.一種形成具變換粒徑的矽層的結構的方法，其特徵是，包括於一半導體基底上形成一第一介電層；於該第一介電層上沉積一矽層；於該矽層上形成一第二介電層；以及控制沉積該矽層時的溫度從一啟始溫度到一終止溫度，其中該啟始溫度高於該終止溫度。
10.如權利要求9所述的方法，其特徵是，該啟始溫度選擇以形成一多晶矽層鄰接該第二介電層；以及該終止溫度選擇以形成一非晶矽層鄰接該第一介電層。
11.如權利要求10所述的方法，其特徵是，該啟始溫度為620℃；以及該終止溫度在500℃～550℃的一範圍中。
全文摘要
一種具變換粒徑的矽層的結構以及通過熱工藝形成此結構的方法。簡單來說，一矽層從一表面的多晶矽轉變至相對表面的非晶矽。這種轉變是單調的，而且不是連續性的就是突然從多晶矽轉變成非晶矽。如果此層作為一浮置柵極電晶體結構的一浮置柵極，則較大晶粒的結構要鄰接穿隧介電層，以降低尖端或突出物的形成，進而降低漏電。另一方面，較小晶粒的結構要鄰接柵介電層，以產生一平滑且較均勻的柵介電層。這種多晶矽轉非晶矽的電晶體可通過一溫度分布製造，其中溫度分布在浮置柵極沉積的啟始有利於多晶矽的形成，並且在沉積期間轉變溫度到浮置柵極沉積的終止為有利於非晶矽的形成。
文檔編號H01L29/66GK1610131SQ200310100568
公開日2005年4月27日 申請日期2003年10月20日 優先權日2003年10月20日
發明者黃致遠, 陳詠生 申請人:旺宏電子股份有限公司