圖像信號處理裝置及其處理方法
2023-04-25 18:17:26 3
專利名稱:圖像信號處理裝置及其處理方法
技術領域：
本發明涉及可以利用軟體進行處理轉換的圖像信號處理裝置及其處理方法。
背景技術：
近年來，根據對電視圖像畫面高質量化的要求，稱為EDTV(Extended Definition TV，所謂的清晰電視)的廣播方式已實用化了。另外，人們還提出了HDTV(High Definiton TV，所謂的高清晰電視)方式的一種，即MUSE(Multiple Sub-nyquist SamplingEncoding)方式等新的高畫面質量的廣播方案，一部分已實用化。今後，將會實施EDTV II(第2代EDTV)、數字廣播等。與此同時，在電視接收機(以下，簡稱TV接收機)及錄像機(以下，簡稱VTR)等圖像信號處理裝置中，必須出現與包括現行的NTSC(NationalTelevision System Committee)制式在內的多種廣播方式相對應的制式。例如，在現有的TV接收機中，以佐藤壽親等人的「掃描線變換用大規模集成電路(LSI)的開發」(電視學會技術報告，Vol.16，No，71，PP.19-24，BCS′92-41(Oct.，1992)為背景技術所示的那樣，分別內裝了與一種廣播方式相對應的多個集成塊，用以根據待接收的信號切換所使用的集成塊。
下面，說明現有的具有MUSE處理集成塊和NTSC處理集成塊的TV接收機的動作。在MUSE制式的標準規格中，採樣頻率為16.2MHz，一行掃描線的像素點數為480個，掃描線為1125行；在NTSC制式的標準規格中，採樣頻率為14.3MHz，一行掃描線的像素點數為910個，掃描線為525行。
MUSE處理集成塊將接收的MUSE信號解碼為Y、R-Y、B-Y信號。在MUSE信號中，為了將高清晰電視信號放到指定的傳送頻帶寬度內，利用在靜止畫面下前一場的像素和現在一場的像素一致以及人的視覺對活動畫面分辨能力低下的特點而進行像素數據的頻帶壓縮。因此，在MUSE處理集成塊中，對靜止畫面和活動畫面進行不同內容的處理。靜止畫面處理的主要順序是(1)幀間內插，(2)場間內插。靜止畫面中1個畫面的數據是分成4個場傳送的，所以，輸出各場的像素合成結果。活動畫面處理的主要順序是(1)場內內插，(2)頻率變換。對於活動畫面，不能利用前一場的數據，所以，從現在一場的數據利用內插法生成所需的像素。
另一方面，NTSC處理集成塊將接收的NTSC信號解碼為Y，R-Y，B-Y信號。由於NTSC信號是將亮度信號Y和色信號C混合後傳送的，所以，必須進行Y/C分離處理。NTSC處理集成塊中的主要處理是Y/C分離。每隔1行掃描線和每隔1幀，C信號的位相發生一次反相，所以，如果對現像素和1行掃描線前的像素進行加法運算，就可以只抽出Y信號，如果進行減法運算，就可以只抽出C信號。但是，只偏離一行掃描線的像素由於實際上位置不同，所以，還不能直接實現完全的Y/C分離。因此，根據上下行的平均值模擬地求出與現像素同一位置的像素後再進行加減運算，以完成Y/C分離。靜止畫面通過利用1幀前的像素就可以實現完全的Y/C分離。上述現有的TV接收機內裝有與每一種廣播制式對應的多個集成塊，根據接收的信號轉換使用集成塊，所以，有成本高的缺點。另外，為了與今後開始的廣播方式相適應就必須開發新的集成塊，所以還有開發時間長、開發成本高的問題。
此外，在上述現有的TV接收機中，向CRT輸出畫面時，為了實現水平及垂直同步，對於MUSE制式頻率為16.2MHz、NTSC制式頻率為14.3MHz的情況必須使用頻率隨輸入圖像信號不同而不同的系統時鐘使TV接收機全體動作。另外，想實現高速圖像處理時，為了使位相一致而要根據採樣時鐘進行的處理就成為障礙。所以，不能提高系統時鐘的頻率(即處理頻率)。作為不提高系統時鐘的頻率而使處理高速化的方法，可以考慮進行並行處理，但是，這樣將會增加大量硬體。
本發明的目的是提供用紙圖像信號處理裝置及其處理方法，它可使硬體對不同的的廣播方式共用，且能夠用軟體進行處理的轉換。
本發明的的第二個目的在於要能夠保持輸入輸出期間的同步，並能夠處理頻率比圖像信號的採樣頻率更高的圖像信號。
發明內容
為了達到上述目的，本發明提供了一種圖像信號處理裝置，其特徵在於包括第1及第2存儲器，分別用於存儲多個像素數據；地址生成器，用於通過以使將圖像信號採樣後得到的像素數據與同步信號同步地順序寫入上述第1存儲器的方式順序生成上述第1存儲器的寫入地址，而使得能夠從所述第1存儲器的地址特別指定像素的位置，並通過與上述同步信號同步地順序生成上述第2存儲器的讀出地址而讀出所需要的像素位置的數據；以及處理器，用於分別以比上述圖像信號的採樣頻率高的動作頻率開始由所述地址生成器從上述第1存儲器讀出像素數據、對該讀出的像素數據進行包含積和運算的圖像信號處理，以及將處理過的像素數據寫入上述第2存儲器。
本發明還提供了一種圖像信號處理裝置，其特徵在於具有存儲器，用於存儲多個像素數據；地址生成器，用於通過順次生成上述存儲器的寫入地址，使圖像信號採樣後得到的像素數據能與同步信號同步地順序寫入上述存儲器，而使得能夠由所述存儲器的地址特別指定像素的位置；處理器，用於開始並以比上述圖像信號的採樣頻率高的動作頻率分別進行由所述地址生成器從上述存儲器讀出像素數據，和對該讀出的像素數據進行包含積和運算的圖像信號處理。
本發明的又一種圖像信號處理裝置，其特徵在於具有存儲器，用於開始並分別存儲多個像素數據；處理器，用於按照比上述圖像信號的採樣頻率高的動作頻率進行包含對圖像信號採樣後得到的像素數據積和運算的圖像信號處理，以及將處理過的像素數據寫入上述存儲器；以及地址生成器，用於與同步信號同步地順序生成上述存儲器的讀出地址，來讀出所需要的像素位置的數據。
本發明提供的一種圖像信號處理方法，其特徵在於包括下列步驟檢測步驟，從圖像信號檢測同步信號；採樣步驟，對上述圖像信號進行採樣，用以從上述圖像信號中得到像素數據；存儲步驟，用於在未檢測到上述同步信號期間使所述存儲器的寫入地址中預定的低位更新按每次0以外的整數n增加的值後，順序存儲由上述採樣得到的至少1行掃描線的像素數據，以將像素數據順序寫入存儲器；以及開始處理步驟，在檢測到上述同步信號時把所述更新了的預定的低位設為0，同時僅使上述寫入地址中除了所述已經更新了的預定的低位的高位更新0以外的整數m的值，並且開始處理上述存儲的至少行掃描線的像素數據。
圖1是本發明的第一實施例與MUSE/NTSC對應的TV接收機的結構框圖。
圖2是圖1中的並行積和運算器、輸入輸出寄存器和各個積和係數寄存器的內部結構框圖。
圖3是表示圖1所示TV接收機的簡要動作的主程序的流程圖。
圖4是表示圖1所示TV接收機的簡要動作的中斷處理程序的流程圖。
圖5是表示採用查詢方式時圖1所示TV接收機的簡要動作的流程圖。
圖6是圖1的TV接收機中NTSC制式的輸入像素數據的構成圖。
圖7是圖1的TV接收機中用於NTSC制式的Y分離的積和係數的構成圖。
圖8是圖1的TV接收機中用於NTSC制式的C分離的積和係數的構成圖。
圖9是表示在圖1的TV接收機中進行用於NTSC制式的Y分離的積和運算時向輸入輸出寄存器及積和係數寄存器進行數據設定的說明圖。
圖10是進行用於C分離的積和運算時的與圖9一樣的圖。
圖11是表示圖1的TV接收機中進行NTSC制式的Y/C分離處理的詳細步驟圖。
圖12是進行圖11中「A」內處理的中央運算處理裝置及並行積和運算器的時序圖。
圖13是表示圖1的TV接收機中進行MUSE制式的圖象處理的流程圖。
圖14是為進行圖13中的場內內插處理及動態檢測而向輸入輸出寄存器和積和係數寄存器進行數據設定以及運算結果的存儲狀況的說明圖。
圖15是按圖14的動態檢測結果進行活動畫面判定的說明圖。
圖16是對圖13中的反射畸變進行除去處理和抽出反射畸變成分時與圖14一樣的圖。
圖17是按照圖16的運算結果判斷幀間反射畸變成分和場間反射畸變成分的大小的說明圖。
圖18是在圖1的TV接收機中進行MUSE制式圖像處理的詳細步驟的流程圖。
圖19是本發明第2實施例的TV接收機的結構框圖。
圖20是圖19中輸入端幀存儲器的地址變換圖。
圖21是圖19中輸入端存儲器控制器的簡要動作的流程圖。
圖22是圖19的TV接收機動作的時序圖。
圖23是表示圖19中輸入端幀存儲器的變換變形例的圖。
圖24是本發明第3實施例的TV接收機的結構框圖。
圖25是本發明第4實施例的TV接收機的結構框圖。
圖26是圖19中處理器內部結構的框圖。
圖27是圖26中的垂直濾波器的電路圖。
圖28是圖26中的水平濾波器的部分電路圖。
圖29是圖26中的處理器處理內容的流程圖。
圖30是圖26中的處理器的處理內容的變形例子的流程圖。
下面，參照
本發明的實施例中與MUSE/NTSC對應的TV接收機。
具體實施方式
(實施例1)圖1是本發明第1實施例的TV接收機的結構框圖。圖中，處理器100包括並行積和運算器101、比較器102、輸入輸出寄存器103、積和係數寄存器104、中央運算處理裝置(CPU)105、指令高速緩衝存儲器106、數據存儲器107、總線控制器108、中斷控制器112和DMA控制器113。其中，並行積和運算器101、比較器102、輸入輸出寄存器103和積和係數寄存器104是構成相對中央運算處理裝置105的子處理器。中央運算處理裝置105、指令高速緩衝存儲器106及總線控制器108通過指令總線109相互連接。另外，子處理器(由101-104單元構成)、中央運算處理裝置105、數據存儲器107和總線控制器108通過數據總線110相互連接。
M USE同步電路114將接收的MUSE信號按採樣頻率16.2MHz進行A/D變換後，將它與同步信號一起輸出。NTSC同步電路115將接收的NTSC信號按採樣頻率14.3MHz進行A/D變換後，將它與同步信號一起輸出。兩個同步電路114、115分別具有對接收的信號進行統調及讀取所選頻道之圖像信號的功能。轉換裝置120用於切換MUSE信號和NTSC信號，將其供給輸入端的幀存儲器116。即，幀存儲器116是用來存儲輸入像素的存儲器。117是用於存儲顯示圖象所用數據的輸出端的幀存儲器。CRT顯示控制器118根據MUSE同步電路114和NTSC同步電路115的同步信號切換畫面尺寸，並使輸出端幀存儲器117的數據在CRT131上進行顯示。即，輸入端及輸出端的幀存儲器116、117對MUSE制式和NTSC制式是共用的。
控制信號輸入器121根據例如以從該TV接收機的遙控器發出的頻道變更要求及音量變更要求等為內容的外部控制信號，向處理器100傳送中斷信號，它具有用以保持所設定的頻道序號等的內部寄存器。122是用於存儲處理器100應執行的程序的程序存儲器。123是聲音處理器，用來接收輸入端的幀存儲器116供給的聲音信號，並根據處理器100的信號設定音量。132是揚聲器(喇叭)。處理器100、MUSE同步電路114、NTSC同步電路115、切換裝置120、兩個幀存儲器116、117、控制信號輸入器121、程序存儲器122及聲音處理器123通過系統總線119相互連接。
圖2是表示圖1中的並行積和運算器101、輸入輸出寄存器103和積和係數寄存器104各自內部結構的框圖。圖2中，201-216是構成輸入輸出寄存器103一部分的16個輸入寄存器，是分別用於存儲像素數據的8位寄存器。這些輸入寄存器還可以存儲經數據總線110供給的並行積和運算器101或比較器102的輸出。282是構成同一輸入輸出寄存器103一部分的輸出寄存器，用於存儲並行積和運算器101的運算結果。241-256是構成積和係數寄存器104一部分的16個係數寄存器，是分別用於存儲進行積和運算所使用的係數的4位寄存器。
221-236是構成並行積和運算器101一部分的16個乘法器，分別用於計算輸入寄存器201-216存儲的數據與係數寄存器241-256存儲的數據之積。261-275是構成同一併行積和運算器101一部分的連接成樹狀的15個加法器，用於對各乘法器221-236的運算結果進行加法運算。281是構成同一併行積和運算器101一部分的先行進位電路(CLA)，它具有將冗長的2進位數的加法運算結果變換為2進位數的作用。各個加法器261-275的結構也可以不通過CLA281而通過數據總線110直接將運算結果寫入輸入輸出寄存器103。
下面，利用圖3和圖4說明具有上述結構的本實施例TV接收機的簡要動作。圖3是主程序流程圖，圖4是中斷處理程序的流程圖。
如圖3所示，開關接通時，使處理器100復位(S1000)，處理器100從程序存儲器122的起始地址開始執行程序。於是，處理器100內部設置的並行積和運算器101、比較器102、輸入輸出寄存器103、積和係數寄存器104、中央運算處理裝置105、指令高速緩衝存儲器106、數據存儲器107、總線控制器108、中斷控制器112和DMA控制器113分別進行初始化(S(1001)。構成程序的各個指令從程序存儲器122通過總線控制器108和指令總線109輸入中央運算處理裝置105，同時，還存儲到指令高速緩衝存儲器106內。這樣，由於可以從第2次開始高速化讀出指令，故可以進行高速圖像處理。
其次，根據初始化時設定的頻道檢測廣播方式(S1002)，根據廣播方式判別(S1003)的結果，分為MUSE處理(S1005)或NTSC處理(S1004)。之後，就成為無限循環，直至輸入中斷信號為止，一直分別進行圖像處理。
在MUSE處理(S1005)過程中，有頻道變更求時，將控制信號輸送給控制信號輸入器121，在該控制信號輸入器121的內部寄存器中設定頻道號。由此，中斷信號便從控制信號輸入器121輸出到處理器100內的中斷控制器112，初始化時設定的中斷電平的信號便從中斷控制器112輸出到中央運算處理裝置105，從而產生中斷(S1015)，轉向圖4的中斷處理程序(S1006)。在NTSC處理(S1004)過程中發生頻道變更要求時，同樣也發生中斷(S1014)，轉向同一中斷處理程序(S1006)。
在圖4所示的中斷處理程序中，經過音量設定等系統控制處理(S1007)後，從檢測中斷原因是否為頻道的設定變更的頻道切換程序(S1008)轉向上述廣播方式檢測程序(S1002)。在分支前的廣播方式檢測程序(S1002)中，根據在控制信號輸入器121的內部寄存器中設定的頻道序號檢測廣播方式。並且，根據廣播方式判別(S1003)的結果，轉向MUSE處理(S1005)或NTSC處理(S1004)。如前所述，MUSE處理和NTSC處理的各程序(S1005，S1004)分別為無限循環，所以，始終執行相同的處理程序直至進入下一個中斷。
在MUSE或NTSC的處理(S1005，S1004)過程中發生音量變更要求時，同樣發生中斷(S1005，S1004)，轉向中斷處理程序(S1006)。在中斷處理程序中，通過系統控制處理(S1007)，將音量設定信號輸送給聲音處理器123。這時，與頻道的切換不同，必須繼續進行中斷發生時刻的處理(S1005，S1004)，所以，執行(S1010)的返回指令。中斷原因為開關斷開時，在圖4的中斷處理程序中，經過開關斷開檢查(S1009)後執行結束處理(S1011)，從而停止處理。
上面，說明了中斷處理方式時的TV接收機的簡要動作，但是，也可以採用圖5所示的查詢方式。圖5中，S1201、S1200是控制信號判別程序。按照查詢方式，在時行MUSE處理(S1005)或NTSC處理(S1004)之後，中央運算處理裝置105從控制信號輸入器121的內部寄存器讀取並識別是否輸入了控制信號(有無頻道切換等)(S1201，S1200)，然後進行處理。控制信號輸入器12的內部寄存器的讀取經系統總線119進行。例如，在MUSE處理(S1005)過程中控制信號輸入到控制信號輸入器121時，從控制信號判別程序(S1201)轉向系統控制處理(S1007)。於是，可以實現和上述中斷處理方式時一樣的功能。
下面，說明關於MUSE處理(S1005)和NTSC處理(S1004)過程中處理器100的內部詳細動作。其中，對於MUSE處理以場內內插和反射畸變除去為例進行說明；對於NTSC處理，以Y/C分離為例進行說明。
首先，利用圖6-圖12說明關於NTSC制式的Y/C分離的動作，圖6是NTSC制式的輸入像素數據的構成圖，圖7和圖8是用於Y/C分離的積和係數的構成圖。其中是，假定各像素是用4fsc(彩色副載頻的4倍，即14.3MHz)的頻率進行採樣。
圖6中，P1-P15是5個像素×3行掃描線的像素。通過分別對這些像素乘上指定的係數調整步伐而實現Y/C分離。以中央的像素P8作為運算對象像素時用於亮度信號Y的分離的積和係數值示於圖7。空白的像素的積和係數為0，該積和運算為P1+2*P3+P5+2*P6+4*P8+2*P10+P11+2*P13+P15 …(1)利用該積和運算分離出Y信號。另外，用於彩色信號C的分離的積和係數值示於圖8。圖中的積和運算為P1-2*P3+P5-2*P6+4*P8-2*P10+P11-2*P13+P15 …(2)利用該處理分離出C信號。與運算對象像素P8相鄰的8個像素的數據包含在兩個積和運算式(1)，(2)中，是考慮到運算對象像素與相鄰的像素的連續性。
進行用於Y分離的積和運算(1)時的數據設定示於圖9。圖6的像素數據p1-p15分別存儲在15個輸入寄存器201-215內，圖7的積和係數存儲在相同的15個係數寄存器241-255內。其中，和像素p2、p4、p7、p9、p12、p14對應的積和係數為0。另外，由於第16個輸入寄存器216未使用，所以，在與其對應的係數寄存器256中設定為0，進行C分離的積和運算(2)時，如圖10所示，係數寄存器241-255的內容重寫為圖8的積和係數。
圖11中以PAD(Problem Analysis Diagram)的形式示出了處理器100進行NTSC處理(圖3中的S1004)的詳細順序。為了通過總線控制器108將3行掃描線的像素數據從輸入端的幀存儲器(外部存儲器)116以DMA方式傳送給數據存儲器(內部存儲器)107，中央運算處理裝置105將傳送開始地址和傳送數據數設定到DMA控制器113的指令寄存器內。這樣，為了後面的處理數據存儲器107而被初始化。數據傳送結束，利用DMA控制器113輸出的中斷信號通過中斷控制器112通知中央運算處理裝置105。
然後，為了進一步將1行掃描線的像素數據從輸入端的幀存儲器116以DMA方式傳送給數據存儲器107而向DMA控制器113發出指令。接著，中央運算處理裝置105起動並行積和運算器101，用以進行Y/C分離的運算。即，將像素數據分別設定到輸入輸出寄存器103的輸入寄存器201-215內，將積和係數分別設定到積和係數寄存器104的係數寄存器241-256內(參見圖9)，然後，並行積和運算器101進行Y分離的積和運算。接著，在改變積和係數的設定(參見圖10)之後，並行積和運算器101進行C分離的積和運算。從輸入輸出寄存器103讀出各個運算結果後，存儲到數據存儲器107內(圖11中的「A」處理)。對1行掃描線的各像素反覆進行該處理「A」。1行掃描線的Y/C分離處理完成之後，中央運算處理器105向DMA控制器113發出指令，用於將1行掃描線的運算結果以DMA方式從數據存儲器107傳送給輸出端的幀存儲器(外部存儲器)117。以上的處理，對1個畫面的各行掃描線反覆進行。
圖12是關於圖11中「A」處理的中央運算處理裝置105和並行積和運算器101的時序圖。執行COexe(子處理器起動)指令時，並行積和運算器101起動，將像素數據從數據存儲器107存入到輸入寄存器201-215中。在下一個周期中，由並行積和運算器101進行Y分離的運算，而在再下一個周期中，由並行只和運算器101進行C分離的運算。在並行積和運算器101進行Y/C分離的運算期間，中央運算處理器105按照ADD(加法運算)指令進行地址的增量運算，按照BNE(條件轉移)指令判斷1行掃描線的像素處理是否已結束。當Y/C分離的運算結束時，中央運算處理裝置105按照ST(存儲)指令將運算結果存儲到數據存儲器107內。反覆進行以上的動作，就可以高速地處理NTSC制式的Y/C分離。
本實施例的Y/C分離是二維的情況，但是，本發明也可以適用於進行場內運算的三維Y/C分離。
下面，利用圖13-圖18詳細說明MUSE制式的亮度信號Y的處理。
圖13是MUSE制式中圖像處理的流程圖。為簡化處理，對於輸入的MUSE信號不區別活動畫面/靜止畫面進行場內內插處理601。這時，由於對靜止畫面發生反射畸變，故接著進行反射畸變除去處理602。與該反射畸變除去處理602並行地進行用以判斷輸入圖像是活動畫面還是靜止畫面的動態檢測603。如果動態檢測603的結果是活動畫面，則在合成處理604階段選擇場內內插處理601的結果；如果是靜止畫面，則選擇反射畸變除去處理602的結果。
用於場內內插處理601和動態檢測603的數據設定及運算結果的存儲情況示圖14。這裡，在16個輸入寄存器201-216中只有8個設定了像素數據。p0是和p8同一位置的2幀前的像素。進行的積和運算為q1＝p1+2*p2+p3 (3)q4＝p7+2*p8+p9 (4)m＝p0-p8 (5)這些運算結果q1、q4、m分別存儲到構成輸入輸出寄存器103一部分的3個輸出寄存器283-285內。q1、q4是場內內插處理的結果，m是動態檢測數據。
活動畫面/靜止畫面的判別情況示於圖15。通過將兩個寄存器285、286分別供給的m值與閾值m0的絕對值在比較器102中進行比較，判斷是活動畫面還是靜止畫面。
反射畸變除去處理602和用以抽取反射畸變成分的數據設定及運算結果的存儲情況示於圖16。這裡，在16個輸入寄存器201-216中只有10個設定了包括場內內插處理601的結果在內的數據。進行的積和運算為r1＝q1+2*q4+p5 (6)r2＝q1+q4 (7)s1＝-q1+2*q4-p5 (8)s2＝-q1+q4 (9)r1、r2、s1和s2這些運算結果分別存儲到構成輸入輸出寄存器103一部分的4個輸出寄存器287-290內。r1、r2是反射畸變(幀間，場間)的除去處理的結果，s1、s2是抽取的反射畸變成分(幀間，場間)。
判斷反射畸變成為大小的情況示於圖17。通過將分別從圖16中的2個寄存器289、290供給的反射畸變成分s1、s2的絕對值在比較器102中進行比較，判斷幀間反射畸變成分與場間反射畸變成分哪個大。
用彙編語言寫出用於以上MUSE處理的程序，則為LD 數據讀入COexe1 場內內插
ACOexe2 反射畸變除去COexe3 活動畫面判斷BL 如果是活動畫面則轉向CNOP 空操作COexe4 判斷反射畸變成分的大小BL 如果場間反射畸變成分大於幀間反射畸變成分，則轉向BLD 數據讀入STr2 存儲除去了幀間反射畸變的數據JMP 轉向ACOexe1 場內內插BSTr1 存儲除去了場間反射畸變的數據JMP 轉向ACOexe1 場內內插CLD 數據讀入STr5 內插數據的存儲JMP 轉向ACOexe1 場內內插其中，在JMP(無條件轉移)指令的下一行所述的COexe1指令在該轉移時執行。
圖18是用流程圖形式表示該程序的圖。中央運算處理裝置105首先根據LD(讀入)指令讀入數據(S901)。然後，按照COexe1指令進行圖14的場內內插處理和動態檢測(S902，S904)，按照COexe2指令進行圖16的反射畸變除去處理及抽取畸變成分(S903)，按照COexe3指令進行圖15的活動畫面判斷(S905)。利用該活動畫面判斷的結果，按照BL(條件轉移)指令進行轉移控制(S906)。即，如果是活動畫面就進入S907，如果是靜止畫面就進入S910。
如果是活動畫面，就按照LD指令進行下一個數據的讀入(S907)，然後，按照ST指令將圖14運算結果中的內插數據寫入數據存儲器107內(S908)。並且，通過執行JMP指令，在進行場內內插(S909)之後，回到S903。
如果是靜止畫面，就按照COexe4指令進行圖17所示的幀間反射畸變成分與場間反射畸變成分的大小判斷(S910)。利用該畸變判斷的結果，按照BL指令進行轉移控制(S911)。即，如果場間反射畸變成分大，則進入S912，如果幀間反射畸變成分大；就進入S915。
場間反射畸變成分大時，通過執行位於延遲槽(delay slot)中的LD指令，在讀入下一個數據後(S912)，按照ST指令將除去了場間反射畸變的數據寫入數據存儲器107內(S(913)。並且，通過執行JMP指令，在進行場內內插(S914)之後，回到S903。
如果幀間反射畸變成分大，則通過執行LD指令讀入下一個數據後(S915)，按照ST指令將除去了幀間反射畸變的數據寫入數據存儲器107內(S916)。並且，通過執行JMP指令，在進行場內內插(S917)之後回至S903。
通過反覆進行上述動作可以高速地處理MUSE制式的圖像處理。
在本實施例中，指令及數據是通過1條系統總線119傳送的，但是，如果在處理器100上設置兩個出入口，將交用於從程序存儲器122向中央運算處理裝置105傳送指令和數據等的總線與在2個幀存儲器116、117和數據存儲器107之間進行數據的DMA傳送的總線分離開，就可以使兩者沒有相互幹涉，從而進行更高速的控制。也可以不設置DMA控制器113，而由中央運算處理裝置105直接進行兩個幀存儲器116、117與數據存儲器107之間的數據傳送。另外，也可以採用行存儲器、FIFO存儲器等來代替兩個幀存儲器116、117。
在MUSE同步電路114或NTSC同步電路115與輸入端的幀存儲器116之間，還可以設置重新消除電路及波形均衡電路等。在處理器100與輸出端的幀存儲器117之間，也可以設置濾波處理電路等。
另外，也可以不像上述那樣用1個處理器100順序進行Y分離處理和C分離處理，而用多個處理器並行地進行上述2個處理。上述NTSC制式的Y/C分離的順序，也可以適用於EDTV制式、EDTV II制式等需要進行Y/C分離的其它廣播方式。對於PAL(Phase Alternation Line)制式的圖像信號，通過改變程序和更換積和係數，也可以進行處理。
另外，本發明不限於TV接收機，也可以適用於VTR等其它圖像信號處理裝置。並行積和運算器101還可以作為聲音處理的濾波器而使用。若改變對積和係數寄存器104的係數設定，就可以實現可變特性的聲音濾波器。進而，如果將數字TV、或VTR、CD-ROM等其它裝置的數位訊號輸入到系統總線119，則可知上述圖像信號的情況一樣對這些信號進行多種方式的處理。另外，也可以使用行波進位方式的加法器代替並行積和運算器101中的樹狀結構的加法器261-175。輸入寄存器201-216及係數寄存器241-256各自的位結構不限於上述的結構(8位，4倍)。
(實施例2)圖19是本發明第2實施例的TV接收機的構成圖。這裡，NTSC信號包含EDTV、EDTV II等的需要Y/C分離的信號。在圖19中，1是MUSE同步電路，2是具有3個埠的輸入端幀存儲器，3是存儲程序方式的處理器，4是具有2個埠的輸出端幀存儲器，6是NTSC同步電路，10是輸入端的存儲器控制器，11是用於存儲處理器3的程序的ROM，12是從處理器3向輸出端幀存儲器4供給的寫入地址，13是輸出端的存儲器控制器，14是從存儲器控制器10供給輸入端幀存儲器2的寫入地址，15是從存儲器控制器13供給輸出端幀存儲器4的讀出地址，16是從輸入端存儲器控制器10輸往輸出端存儲器控制器13的定時信號，17是從處理器3向輸入端幀存器2供給的讀出地址，18是從輸出端存儲器控制器13輸出的CRT同步信號，19是從處理器3向ROM11供給的讀出地址，20是數據線，21是NTSC前處理裝置，22是MUSE前處理裝置，23是後處理裝置，24是接收CRT同步信號18的顯示控制器，25是CRT。
來自外部的輸入信號(MUSE信號和NTSC信號)中分別含有同步信號和圖像信號。在同步信號中有水平同步信號和垂直同步信號，每隔1行掃描線插入水平同步信號，每隔1場插垂直同步信號。在TV接收機中，必須利用調諧器對輸入的廣播信號進行統調，取出所選擇的頻道的信號，而在本實施例中，是由MUSE同步電路1和NTSC同步電路6進行的。頻道的指定利用外部的控制信號進行。
MUSE信號輸入到輸入端存儲器控制器10和MUSE同步電路1中。NTSC信號輸入到輸入端存儲器控制器10和NTSC同步電路6中。MUSE同步電路1的輸出通過MUSE前處理裝置22與輸入端幀存儲器2相連接，NTSC同步電路6的輸出通過NTSC前處理裝置21與輸入端幀存儲器2相連接。MUSE前處理裝置22是波形均衡電路或去加重濾波器，NTSC前處理裝置21是消除重影電路，這些電路都是為了改善畫面質量而使用的。輸入端幀存儲器2進而與處理器3相連接。ROM11、輸入端存儲器控制器10和輸出端存儲器控制器13通過數據線20與處理器3相連接。處理器3的輸出通過垂直濾波器等的後處理裝置23與輸出端幀存儲器4相連接。輸出端幀存儲器4的輸出供給與CRT25相連接的顯示控制器24。
從外部輸入的MUSE信號由MUSE同步電路以16.2MHz進行採樣後，通過前處理裝置22存儲到輸入端幀存儲器2內。另外，從外部輸入的NTSC信號由NTSC同步電路6以14.3MHz進行採樣後，通過前處理裝置21存儲到輸入端幀存儲器內。這時，各信號的像素數據被寫入輸入端幀存儲器2的不同區域內，讀出時根據地址選擇MUSE像素或NTSC像素。
MUSE信號及NTSC信號還分別輸入到輸入端存儲器控制器10，並由該存儲器控制器10進行同步信號的檢測。如果輸入端存儲器控制器10檢測到了水平同步信號，則設定輸入端幀存儲器2的寫入地址14。下面，利用圖20說明這一處理。
圖20是表示輸入端幀存儲器2的地址變換的一個例子。從α0到a3ff表示1行掃描線的像素存儲區域。0-3ff為16進位數，是能用10位表示的範圍。在本例中，若輸入水平同步信號，則將輸入端幀存儲器2的寫入地址14的低位10位設定為0，並且進行使其高位增量的處理。
例如，對於NTSC信號，以14.3MHz的採樣頻率採樣時，水平採樣數為910個採樣點。用16進位數表示，則為0-38d。因此，將高位及低位地址設定為0後，如果邊使地址增加邊寫入每1個像素，便可將1行掃描線的910個像素數據存儲到a0-a38d內。其次，若輸入同步信號，則將寫入地址的低位10位取為0，還使高位增量。結果，便可將下一行掃描線存儲到b0-b38d內。繼續進行這樣的處理，用存儲器地址的低位10位表示1行掃描線中的像素位置，用高位位以表示掃描線序號的狀態存儲像素。
如果在這樣的狀態下將像素數據寫入輸入端幀存儲器2內，即使未輸入輸入圖像信號內的同步信號，處理器3也能識別出讀出地址17的低位10位為0的地址是1行掃描線的像素數據最前面的數據，不採用像現有技術那樣利用與輸入信號的採樣頻率相同並且位相一致的系統時鐘進行同步的圖像處理，就可以進行非同步的並且發揮處理器處理的特徵的高速處理。另外，還可以從任意的地址將所需數量的像素從輸入端幀存儲器2中取出進行圖像處理。例如，可以取出為1行掃描線的像素數據一部分的a5-a100等任意的部分，再進行處理。這樣，便可很容易地實現地址變換或畫面擴大等處理。
圖21是以流程圖的形式表示輸入端存儲器控制器10的簡要動作的圖。輸入端存儲器控制器10在S401進行水平同步信號的檢測。並且，判斷檢測結果(S402)。如果檢測到水平同步信號，就在S405將向輸入端幀存儲器2寫入的寫入地址14的低位地址10位設定為0，並且使高位增量。另外，為了通知處理器3已存儲完1行掃描線而產生中斷信號(S406)。由於處理器3的處理比向輸入端幀存儲器2寫入的寫入動作速度高，故為了防止超過已輸入完的像素進行處理，該中斷信號通知處理器3已存儲完1行掃描線。該中斷信號通過數據線20通知處理器3。處理器3接收到中斷信號、處理完1行掃描線的910個像素點後，進入待機狀態。在未檢測到水平同步信號期間，邊增加寫入地址14的低位地址(S403)，邊將像素數據順序寫入輸入端幀存儲器2內(S404)。輸出端存儲器控制器13控制的幀存儲器4的讀出動作，除了輸入端存儲器控制器10基於時鐘信號16這一點以外，均和圖21一樣。另外，也可以設定標誌符代替中斷信號(S406)來通知處理器3。
處理器3通過數據線20進行輸入端存儲器控制器10和輸出端存儲器控制器13的控制。檢測到輸入端存儲器控制器10和輸出端存儲器控制器13的同步信號時的地址設定利用由處理器3預先設定的地址設定寄存器的內容進行。另外，處理器3將存儲在輸入端幀存儲器2內的像素數據輸入1行掃描線的量。進行各種廣播方式所需的處理。如後面詳細說明的那樣，裝在處理器3內部的信號處理器中包括圖像處理所需要的水平濾波器、垂直濾波器和比較器等，利用總線開關可以切換這些硬體的連接。這些硬體由按照ROM11的程序而動作的控制器進行控制，分別進行MUSE/NTSC的信號處理。處理器3處理的結果，按照和圖20所示的相同的存儲器變換輸給輸出端幀存儲器4。
輸出端存儲器控制器13利用輸入端存儲器控制器10的時鐘信號16信號輸出來自輸出端幀存儲器4的像素數據的讀出地址15。即，當輸入時鐘信號16時，輸出端存儲器控制器13和輸入端存儲器控制器10一樣，將讀出的低位地址10位設定為0。從輸出端幀存儲器4讀出的像素數據輸出到顯示控制裝置24。另外，輸出端存儲器控制器13對顯示控制器24輸出用於CRT25中水平及垂直同步的CRT同步信號18。這樣，便可正確地保持輸送給CRT25的像素數據與CRT同步信號18的關係。
圖22是總括上述TV接收機的動作的時間圖。輸入圖像信號中含有同步信號，檢測出水平同步信號後，和上述一樣將輸入端幀存儲器2的寫入地址14的低位地址設定為0。按照這樣的動作，以後每過1個像素都使地址增加，並寫入輸入端幀存儲器2內。由於在輸入下一個水平同步信號時已把1行掃描線的像素數據存儲到輸入端幀存儲器2內，故用中斷信號通知處理器3。處理器3按照中斷信號進行處理。在圖22所示的例子中，處理器3按照約4倍於NTSC採樣頻率14.3MHz的頻率(60MHz)的系統時鐘而動作。處理結果寫入輸出端幀存儲器4內。從輸出端幀存儲器4讀出和向輸入端幀存儲器2寫入用同一頻率。根據抽取的同步信號將低位地址設定為0和將CRT同步信號18輸出到顯示控制器24，由此而保持同步。
如上所述，本實施例的特徵是，輸入端存儲器控制10向輸入端幀存儲器2的寫入和用處理器3的讀出可以非同步地進行，並且從處理器3向輸出端幀存儲器4的寫入和用輸出端存儲器控制器13的讀出可以非同步地進行。另外，輸入到輸出端存儲器控制器13的時鐘信號16僅用於產生輸出到CRT25的圖像數據的輸出時鐘。如果在內部生成CRT25的同步信號，就會發生由於與廣播臺的頻率有偏差而引起誤動作，所以，該時鐘信號16可用於進行修正。但是，如果能在內部精確地發生CRT同步信號18，也可以不生成時鐘信號16。例如，如果將供給處理器3的系統時鐘的頻率分別精確地設定為，例如，接收MUSE信號時3倍於16.2MHz和接收NTSG信號時3倍於14.3MHz，就不需要從輸入端存儲器控制器10向輸出端存儲器控制器13輸出時鐘信號16。也可以在接收MUSE信號時轉換為48.6MHz，接收NTSC信號時轉換為42.9MHz。處理器3以公倍數的頻率進行圖像信號處理時也一樣。
圖23是表示輸入端幀存儲器2的變換變形例子的圖。在圖20中，用於NTSC信號時的採樣點數在一條掃描線上只有910個，所以，未使用低位地址38d(16進位數)以後的存儲器。相反，圖23是有效地使用存儲器的方法，是在存儲器上順序存儲像素的方法。其中，當檢測到垂直同步信號時，將低位地址設定為0，如果決定了水平方向的採樣點數，以後讀出時只要在地址上加上1行掃描線的採樣點數，就可以根據地址識別各個像素的位置。利用這樣的方法，處理器3隻根據地址就可以識別並處理1行掃描線的像素數據，從而可以與採樣非同步地進行圖像處理。也可以幾場中進行1次垂直同步信號對低位地址的O設定。另外，若存儲器容量是1行掃描線採樣點數的整數倍，則也可以只靠水平同步信號決定像素位置。
在本實施例中，是用輸入端存儲器控制器10檢測同步信號的，也可以在外部檢測出同步信號，將其結果輸入到兩個存儲器控制器10和13。也可以是在兩個存儲器控制器10和13中利用MUSE同步電路1和NTSC同步電路6中同步信號檢測結果的結構。微處理器3控制輸入端存儲器控制器10或輸出端存儲器控制器13時，也可以將兩個存儲器控制器10和13中的控制寄存器作為處理器3的存儲器的一部分進行存取。另外，當輸入同步信號時，是將低位地址設定為0，不過，也可以設定為其它值。例中，設定的是低位地址10位，但，也可以是其它位。例如，如果只和MUSE信號對應，由於輸入的1行掃描線的採樣點數為480個採樣點，故可以取9位。另外，即使將1行掃描線的像素數據分到存儲器的多個部分進行存儲，則只要是能按照地址識別各像素位置的方法就可以。使用設定高位地址、使低位地址增量的方法也能實現。也可以使地址減量或者相隔2個以上地址的增量/減量。另外，同樣對於垂直同步信號，當檢測到垂直同步信號時，通過將高位地址的低位的位設定為0，同樣可以識別場位置。
另外，在本實施例中，是對每1行掃描線進行處理器3的處理的，但是，也可以以數行掃描線或數場為單位進行處理。也可用處理器3實現前處理裝置21、22以及後處理裝置23的功能。使用專用硬體進行存取程序方式的處理器3所作的圖像處理，也可以使處理速度提高到大於採樣頻率。另外，在本實施例中，是將由MUSE、NTSC存儲到輸入端幀存儲器2內的地址存放到不同的區域，由來自輸入端幀存儲器2的讀出地址進行切換的，也可以在前處理裝置21、22和輸入端幀存儲器2之間設置選擇器來選擇MUSE/NTSC並將其輸入輸入端幀存儲器2。另外，輸出是採用CRT顯示的，也可以連接及存入其它圖像處理裝置、機構等。
如合態清一等人在電視學會技術報告Vol 16，No.32，PP.13-18，ICS′92-40(June，1992)發表的「關於MUSE制式的色差信號處理的研究」一文所述的那樣，具有將1個水平濾波器的輸出供給1個垂直濾波器的TV接收機所用的數字濾波技術已為眾所熟知。可以在水平濾波器和垂直濾波器之間設置3行掃描線的行存儲器，從水平濾波器輸出3行像素數據，在該像素數據填滿行存儲器時起動垂直濾波器。與此相反，將從幀存儲器同時讀出的3行像素數據分配給3個水不濾波器，只要採用將這3個水平濾波器的輸出供給1個垂直濾波器的結構，就可從削減行存儲器。具有適合於後者結構的適應性的處理器的結構示於圖26。
圖26是圖19中的處理器3的內部結構例子及其外部連接的示意圖。只是省略了圖19中的後處理裝置23。
在圖26中，31是具有用於從輸入存儲器(幀存儲器)2輸入數據的3端輸入端子，32是垂直濾波器，23是水平濾波器，51、52是用於切換垂直濾波器32和水平濾濾器33連接的總線開關，53是輸出部分。處理器3的信號處理器42由垂直濾波器32、水平濾波器33、總線開關51、52和輸出部分53構成。54是輸入端的處理用存儲器控制器，55是中央運算處理裝置(CPU)，56是輸出端的處理用存儲器控制器。處理器3的控制器43由CPU55和處理用存儲器控制器54及56構成。
處理器3的輸入端子31與輸入存儲器2相連。輸入端的總線開關51分別從端子31和輸出端的總線開關52接收數據。垂直濾波器32和水平濾波器33分別處理從輸入端的總線開關51供給的數據，並將其處理結果輸出到輸出端的總線開關52。輸出端的總線開關52不僅將數據反饋給輸入端的總線開關51，而且還將最終處理結果輸出到輸出部分53。輸出部分53的輸出被寫入輸出存儲器(幀存儲器)4。
輸入端的處理用存儲器控制器54向輸入存儲器2供給讀出地址17，輸出端的處理用存儲器控制器54向輸出存儲器4供給寫入地址12。讀出地址17包括3個地址44、45、46，可用於同時從輸入存儲器2讀出3行掃描線的像素數據。CPU55不令與處理器外部的ROM(圖19中的11)相連接，而且還與垂直濾波器32、水平濾波器33、總線開關51、52及處理用存儲器控制器54、56相連接，控制各個組件。
垂直濾波器32.如圖27所示，由係數寄存器301、乘法器302和加法器303構成。水平濾波器33如圖28中示出的其三分之一那樣，由係數寄存器301、乘法器302、加法器303及自鎖電路304構成。即，濾波器32或33中任一個都可以通過設定係數寄存器301來改變濾波特性。特別是如圖27所示的那樣，垂直濾波器32具有2組係數寄存器301，可以實現係數切換的高速化。如果將多行像素數據輸入到垂直濾波器32，就可以進行行間處理，如果將多場像素數據輸入到同一垂直濾波器32，就可以進行場間處理，即時間濾波處理。還可以利用垂直濾波器32進行任意像素數據間的運算。在水平濾波器33中也可以設置多組係數寄存器。
按照圖26的處理器3，只要設定了輸入端和輸出端的總線開關51、52，使得從輸入存儲器2讀入的3行像素數據通過輸入端子31輸送給水平濾波器33，並將水平濾波器33的輸出輸入到垂直濾波器32。把垂直濾波器32的輸出輸入到輸出部53，就可以實現削減了上述行存儲器的、硬體數量較少的數字濾波結構。
下面，參照圖29所示的流程圖，說明處理器3的其它動作。假設在執行圖29的程序之前，CPU55通過執行其它程序已設定了圖27和圖28所示的垂直濾波器32和水平濾波器33中的係數寄存器301。另外，假定為了使通過輸入端子31輸入的數據輸給垂直濾波器32、而將垂直濾波器32的輸出輸給水平濾波器33，並且將水平濾波器33的輸出輸給輸出部分，已利用程序控制預先設定了輸入端和輸出瑞的總線開關51及52。
首先，在S501，為了輸入多場或多行數據，CPU55設定輸入端的處理用存儲器控制器54，將由從輸入存儲器2讀出的地址44、45、46指定的數據讀入輸入端子31。讀入的數據通過輸入端總線開關51輸送給垂直濾波器32。在S502，垂直濾波器32進行場間或行間處理。在S503，接收到垂直濾波器32的輸出的水平濾波器33進一步進行信號處理。在S504，水平濾波器33的輸出通過輸出部分53寫入輸出到存儲器4。這樣，若按照圖26的處理器3，就可通過垂直濾濾器處理將3行的像素數據變為1行之後，實現進行水平濾波器處理的數字濾波器的結構。
圖30是增加了係數轉換程序S510的算法，是改變係數設定、反覆使用同一硬體的例子。例如，可以將水平濾波器33用作4MHz低通濾波器，接著轉換係數，將同一水平濾波器33作為8MHz低通濾波器使用等，從而可以進行多種不同的處理。係數轉換的時間是任意的，也可以在進行以行為單位等多次處理後轉換係數。
另外，也可以採用為輸入數據的比較處理而用的部件代替水平濾波器33。由於垂直濾波器處理和水平濾波器處理都可以利用積和運算而實現，所以，可以把垂直濾波器32和水平濾波器33作為具有相同硬體結構的積和運算器。如果採用使1個積和運算器的輸出反饋給該積和運算器本身而反覆進行積和運算的結構，就可以將垂直濾波器32和水平濾波器33合併為1個積和運算器，從而可以進一步削減硬體數量。當然，也可以將輸入存儲器2作為多個處理器的共用存儲器。
(實施例3)圖24是本發明第3實施例的TV接收機的構成圖。圖24與圖19比較，不同點在於輸入端存儲器控制器10和輸出端存儲器控制器13之間沒有用於傳送時鐘信號信號16的控制線，而增加了時鐘生成電路27。
時鐘生成電路27在輸入MUSE/NTSC信號並檢測出同步信號後，生成位相與同步信號一致的時鐘，將它作為採樣時鐘輸送給MUSE同步電路1和NTSC同步電路6。時鐘生成電路27還生成用於使處理器3動作的系統時鐘。該系統時鐘的位相與同步信號一致，其頻率設定為輸入MUSE同步電路1或NTSC同步電路6的時鐘頻率的整數倍。這樣，就可以使處理器3以比採樣頻率高的速度進行，從而可以非同步地進行處理。只要開始時設定了圖像數據的輸入時鐘，以後微處理器3就可以根據地址計數器識別像素的輸入狀態，所以，可以省略用中斷信號進行1行掃描線輸入的通知。
如果使系統時鐘的頻率成為，例如，三倍於接收MUSE信號時16.2MHz和接收NTSC信號時14.3MHz的頻率，在接收MUSE信號時可以切換為48.6MHz，在接收NTSC信號時可以切換為42.9MHz，也可以按成為其公倍數的某個頻率進行處理。
(實施例4)圖25是本發明第4實施例TV接收機的構成圖。圖25和圖19比較，其不同在於使用了二個處理器3(3a，3b)、而輸出存儲器5由3個行存儲器(5a，5b，5c)構成。
在CRT25上進行圖像顯示時，同時需要彩色信號和亮度信號。然而，在圖19的結構中，對彩色信號和亮度信號是分時處理的，所以，必須預先保持其中的一種信號，在向顯示控制器24輸出像素數據的同時輸出彩色信號和亮度信號。因此，需要場存儲器或幀存儲器。與此相反，如果像本實施例那樣，使用2個處理器3a、3b，至少可以同時處理彩色信號和亮度信號，所以，不必保存信號，使用行存儲器5a、5b、5c這樣小容量的存儲裝置就可以完成。從而可以削減圖19的輸出端設置的價格昂貴的幀存儲器4。另外，在本實施例中使用了2個處理器，但也可以使用3個以上的處理器。
在上述第2一第4各實施例中，也可以用1個存儲器控制器組件構成輸入端存儲器控制器10和輸出端存儲器控制器13。另外，在上述第3和第4實施例中，也可以採用具有圖26的內部結構的處理器。
權利要求
1.一種圖像信號處理裝置，其特徵在於包括第1及第2存儲器，分別用於存儲採樣後輸入的多個像素數據和要輸出的多個像素數據；地址生成器，用於與所述圖像信號中的同步信號同步地順序生成上述第1存儲器的寫入地址和上述第2存儲器的讀出地址，根據所述第1存儲器的地址特別指定像素的位置，並讀出所需要的像素位置的數據；以及處理器，用於分別以比上述圖像信號的採樣頻率高的動作頻率開始並進行由所述地址生成器從上述第1存儲器讀出像素數據、對該讀出的像素數據進行包含積和運算的圖像信號處理，以及將處理過的像素數據寫入上述第2存儲器。
2.按權利要求
1所述的圖像信號處理裝置，其特徵在於上述地址生成器包括用於生成上述第1存儲器的寫入地址的第1地址生成電路，以及用於生成上述第2存儲器的讀出地址的第2地址生成電路；所述第1地址生成電路從上述圖像信號中檢測同步信號，並且每當檢測到該同步信號時向上述第2地址生成電路提供用於設定特別指定水平或垂直的開始的像素位置的讀出地址的時鐘信號。
3.按權利要求
1所述的圖像信號處理，其特徵在於還具有用於根據上述同步信號生成上述處理器的動作時鐘的時鐘生成器，用以使上述處理器能夠用上述圖像信號的採樣頻率的整數倍的動作頻率與上述同步信號同步地分別進行像素數據的讀出、處理和寫入。
4.按權利要求
1所述的圖像信號處理裝置，其特徵在於上述處理器具有用於進行各個不同處理的多個信號處理器；以及上述第2存儲器具有分別與上述多個信號處理器對應的行存儲器。
5.按權利要求
1所述的圖像信號處理裝置，其特徵在於上述第1存儲器具有多個區域，用於將多種廣播方式的各像素數據按每種方式分開存儲。
6.按權利要求
1所述的圖像信號處理裝置，其特徵在於上述地址生成器從上述圖像信號中檢測同步信號；在未檢測到上述同步信號期間將上述第1存儲器的寫入地址按每次0以外的整數n1進行更新，以使至少1行掃描線的像素數據能順序寫入上述第1存儲器，而當檢測到上述同步信號時僅使上述第1存儲器的寫入地址更新0以外的整數m1，同時使上述處理器動作；以及，在未檢測到上述同步信號期間以從上述第2存儲器順序讀出至少1行掃描線的像素數據的方式，將上述第2存儲器的讀出地址按每次0以外的整數n2進行更新，而當檢測到上述同步信號時僅使上述第2存儲器的讀出地址更新0以外的整數m2，其中，m1≥n1，m2≥n2。
7.一種圖像信號處理裝置，其特徵在於具有存儲器，用於存儲多個像素數據；地址生成器，用於以使圖像信號採樣後的像素數據與所述圖像信號中的水平同步信號同步地的方式，與上述水平同步信號同步地順序生成上述存儲器的寫入地址，由所述存儲器的地址特別指定像素的位置；處理器，用於分別以比上述圖像信號的採樣頻率高的動作頻率開始並進行由所述地址生成器從上述存儲器讀出像素數據的處理，和對該讀出的像素數據進行包含積和運算的圖像信號處理。
8.按權利要求
7所述的圖像信號處理裝置，其特徵在於上述地址生成器從上述圖像信號中檢測同步信號的檢測；以及在未檢測到上述同步信號期間將上述存儲器的寫入地址按每次0以外的整數n進行更新，以使至少1行掃描線的像素數據順序寫入上述存儲器，當檢測到上述同步信號時，僅使上述存儲器的寫入地址更新0以外的整數m，同時使上述處理器開始動作，其中，m≥n。
9.按權利要求
7所述的圖像信號處理裝置，其特徵在於上述處理器具有存取器，用於從上述存儲器中讀取數據；具有係數寄存器的積和運算器，用於進行在該係數寄存器中設定的係數與上述存儲器讀出的數據的積和運算並輸出該積和運算的結果；信號處理器，用於在輸入上述積和運算器的輸出後，進行信號處理並輸出該信號處理的結果；以及控制器，用於控制上述存取器，並在上述積和運算器中的係數寄存器內設定係數。
10.按權利要求
9所述的圖像信號處理裝置，其特徵在於上述積和運算器具有多組係數寄存器。
11.按權利要求
9所述的圖像信號處理裝置，其特徵在於上述信號處理器具有係數寄存器，通過利用在該係數寄存器中設定的係數進行積和運算而進行上述信號處理。
12.按權利要求
11所述的圖像信號處理裝置，其特徵在於上述信號處理器具有多組係數寄存器。
13.按權利要求
9所述的圖像信號處理裝置，其特徵在於上述積和運算器和信號處理器是同一個硬體。
14.按權利要求
9所述的圖像信號處理裝置，其特徵在於上述信號處理器進行輸入數據的比較處理。
15.按權利要求
7所述的圖像信號處理裝置，其特徵在於上述處理器具有存取器，用於從上述存儲器中讀出數據；具有係數寄存器的積和運算器，用於利用在該係數寄存器中設定的係數進行積和運算並輸出該積和運算的結果；輸出裝置，用於向外部輸出上述積和運算器的輸出；轉換裝置，用於轉換上述積和運算器與上述存儲器及輸出裝置之間的連接，以使在上述積和運算器中進行上述係數寄存器中設定的第1係數與上述存取器讀出的數據的積和運算，至少在上述積和運算器中對該積和運算器的輸出與在上述係數寄存器中設定的第2係數進行1次積和運算後，將該積和運算器的輸出輸送給上述輸出裝置；以及控制器，用於控制上述存取器和轉換裝置，並且在上述積和運算器中的係數寄存器中設定係數。
16.一種圖像信號處理裝置，其特徵在於具有存儲器，用於存儲多個像素數據；處理器，用於分別按照比上述圖像信號的採樣頻率高的動作頻率開始並進行包含對圖像信號採樣後得到的像素數據積和運算的圖像信號處理，以及將處理過的像素數據寫入上述存儲器；以及地址生成器，用於通過與所述同步信號同步地順序生成上述存儲器的讀出地址，來讀出所需要的像素位置的數據。
17.按權利要求
16所述的圖像信號處理裝置，其特徵在於上述地址生成器從上述圖像信號中檢測同步信號；在未檢測到上述同步信號期間將上述存儲器的讀出地址按每次0以外的整數n進行更新，從上述存儲器中順序讀出至少1行掃描線的像素數據，而在檢測到上述同步信號時，使上述存儲器僅更新0以外的整數m，其中，m大於等於n。
18.一種圖像信號處理方法，其特徵在於包括下列步驟檢測步驟，從圖像信號中檢測同步信號；採樣步驟，對上述圖像信號進行採樣，從上述圖像信號中得到像素數據；存儲步驟，在未檢測到上述同步信號期間，把所述存儲器的寫入地址中預定的低位按每次增加0以外的整數值n的方式進行更新，且以順序存儲在上述採樣步驟中得到的至少1行掃描線的像素數據的方式將像素數據順序寫入存儲器；以及開始處理步驟，在檢測到上述同步信號時，把所述更新了的所述預定的低位設為0，同時通過僅使上述寫入地址中的高位增加0以外的整數值m的方式進行更新，並且開始處理上述存儲的至少1行掃描線的像素數據。
19.按權利要求
18所述的圖像信號處理方法，其特徵在於還包括中斷信號或標誌符生成步驟，用於當檢測到上述同步信號時生成中斷信號或標誌符，以便開始進行上述像素數據的處理。
20.按權利要求
18所述的圖像信號處理方法，其特徵在於還包括以下步驟輸入多場數據或多行數據；通過垂直濾波器對上述輸入的數據進行場間或行間處理；由水平濾波器對上述場間或行間處理的結果進行信號處理；以及將上述信號處理的結果向外部輸出。
21.按權利要求
20所述的圖像信號處理方法，其特徵在於還包括進行所述垂直濾波或水平濾波器的係數轉換的步驟。
專利摘要
本發明的圖像信號處理裝置包括第1及第2存儲器，分別用於存儲多個像素數據；地址生成器，用於通過以使將圖像信號採樣後得到的像素數據與同步信號同步地順序寫入上述第1存儲器的方式順序生成上述第1存儲器的寫入地址，而使得能夠從所述第1存儲器的地址特別指定像素的位置，並通過與上述同步信號同步地順序生成上述第2存儲器的讀出地址而讀出所需要的像素位置的數據；以及處理器，用於分別以比上述圖像信號的採樣頻率高的動作頻率開始由所述地址生成器從上述第1存儲器讀出像素數據、對該讀出的像素數據進行包含積和運算的圖像信號處理，以及將處理過的像素數據寫入上述第2存儲器。
文檔編號H04N7/015GKCN1254085SQ01143162
公開日2006年4月26日 申請日期2001年12月11日
發明者二宮和貴, 吉岡志郎, 西山保, 三宅二郎, 長谷川克也 申請人:松下電器產業株式會社導出引文BiBTeX, EndNote, RefMan