雙功函數金屬柵極結構及其製造方法

2023-04-27 09:34:31 3

專利名稱：雙功函數金屬柵極結構及其製造方法
技術領域：
本發明總體涉及半導體器件及其相關製造方法。更具體地，本發明涉及具有雙金屬柵極結構的半導體器件及其相關製造方法。
背景技術：
對日益密集集成的半導體器件的持續需求，包括對於不斷增大容量的半導體存儲器件的需求，已經在減小形成當代半導體器件的組成部件的尺寸方面造成不斷的壓力。例如，在過去數年中，常規互補金屬氧化物半導體(CMOS)器件中的幾乎每個組成部件的物理尺寸都已經顯著減小。對於CMOS存儲器件尤其如此。然而，儘管它們的組成部件的物理尺寸不斷減小，但是當代CMOS存儲器件仍必需滿足提高要求的性能標準。
CMOS存儲器件的該普遍存在的「按比例縮小(scale down)」需要使用更薄但適應性能標準的柵極絕緣(例如電介質)層。隨著在過去的十年中CMOS存儲器的設計標準發展到100nm以下，日益明顯，通常使用的多晶矽柵極結構將不再與非常薄的柵絕緣層一起運行。
多晶矽柵極電極已經使用了很長時間。多晶矽易於沉積和圖案化。它不會受到隨後施加的高溫工藝的負面影響，並且通過選擇性摻雜多晶矽能容易地修改它的「功函數」。
包括半導體在內的所有導電材料的特徵在於對施加的能量有某種響應度。該響應度稱為材料的「功函數」，且通常用電子伏(eV)表示。材料的該內稟屬性由在真空中從材料的費米能級移除一個電子所需的最小能量的大小來定義。不同的材料具有不同的費米能級、不同的電子結構，因此需要不同大小的施加能量來移除一個電子。
在所有材料中，電子以能態的級別排列它們自己，填充較高能態之前首先填滿較低能態。特定材料的費米能級與零溫度時該材料的最高佔據能態有關。
對於許多未摻雜的半導體材料如多晶矽，費米能級以及相應的功函數通常處於所謂的矽的導帶(約4.1eV)和矽的價帶(約5.2eV)之間的中間位置。(該類型的功函數在下文中稱為「中間帶隙型(mid-bandgap)」)相反，常規半導體材料已經被選擇性摻雜從而產生N型或P型材料。N型半導體材料具有與矽的價帶相比更靠近矽的導帶的費米能級。P型半導體材料具有相反的特性。
在當代半導體器件中大量形成諸如電晶體的PMOS和NMOS型器件。這些器件類型的每種在運行上受益於柵極電極，其分別具有包括P型和N型功函數的P型和N型性能特徵。因此，常規多晶矽CMOS柵極電極通常被摻雜有選定的P型和N型雜質，從而將未摻雜多晶矽的中間帶隙型功函數分別修改(「調節」)到更恰當地適合(即，與之「相容」)PMOS和NMOS器件的水平。
不幸的是，當與非常薄的柵絕緣層一起使用時，由於稱為柵極耗盡效應的公知現象，摻雜多晶矽柵極電極表現出不期望的電壓降和無法接受的驅動電流要求。摻雜多晶矽柵極電極還會表現出與高k(high-k)柵極電介質有關的高柵極電阻、硼(B)滲透問題和穩定性問題。
開始於二十世紀九十年代末期，研究人員建議使用金屬柵極電極作為以前在CMOS器件中使用的多晶矽柵極電極的替代品。各種金屬被確定為用於形成金屬柵極電極的可能候選者，包括鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、釕(Ru)、鎳(Ni)和鈮(Nb)。各種金屬化合物、金屬氮化物、金屬矽化物和金屬氧化物也被建議用於形成金屬柵極電極。(在下文中，當與適於在柵極電極的製造中使用的金屬層的選擇和形成有關時，金屬的化合物、合金、氮化物、矽化物和氧化物全部都包含在術語「金屬」中)雖然某些類型的金屬柵極電極表現出一些化學和熱穩定性問題，但是與多晶矽柵極電極相比，金屬柵極電極通常具有低柵極電阻且不受到柵極耗盡效應的困擾。然而，金屬柵極電極製造起來顯著更難且更複雜。用於構圖金屬層的蝕刻工藝尤其如此。這樣的工藝使用在操作、使用和使用後的處理方面困難或危險的化學藥品。
由於這些增大的處理難度，通常優選僅形成具有中間帶隙型功函數的單個金屬層，PMOS和NMOS金屬柵極電極隨後由該單個金屬層形成。也就是說，不贊成需要多個金屬層沉積和多個相應的蝕刻步驟的製造方法。然而，必須注意到，一些製造者已經採用了多金屬層沉積，儘管提高了處理難度，但是解決了提供與PMOS相容和與NMOS相容的柵極電極的問題。一些公司感到為PMOS和NMOS柵極電極的形成準確選擇不同材料的能力允許在為包含PMOS或NMOS柵極電極的器件確定功函數和選擇運行閾值電壓(Vth)方面的最大靈活性。
Liang等人的美國專利6130123意識到由單個金屬層形成雙金屬柵極電極(即PMOS和NMOS金屬柵極電極)的效用。通過調整它們各自的費米能級，調整單個金屬層的選定部分用於PMOS和NMOS操作。Liang等人在一個示例中提出一種方法，其中將具有適於NMOS操作的功函數的N型金屬層的選定部分曝露到富含氮(NH3或N2)的環境中，以將曝露的選定部分的功函數改變成適於PMOS操作的功函數。
Wakabayashi等人的美國專利6483151類似地建議提高氮化鈦層的選定部分的氮含量從而在金屬絕緣半導體場效應電晶體(MISFET)中產生雙金屬柵極電極。然而，這裡建議將氮離子注入作為Liang等人提出的環境氣氛曝露的替代品。美國專利6815285類似地使用氮離子注入從而選擇性修改金屬層的功函數。
Cha等人的美國專利6537901採用了稍微不同的方向。Cha等人在各處理條件下形成分隔開的金屬層，從而產生具有不同的與PMOS相容和與NMOS相容的功函數的雙金屬柵極電極。然而，同樣，不同量的氮最終確定兩個金屬層的各自的功函數。
Hiroyuki名下的日本專利公開號2004-111549使用選擇性金屬離子(鎳)注入到已沉積的金屬層(鉭)中從而實現類似的結果。然而，金屬的金屬摻雜以產生被摻雜的金屬層的功函數的改變是昂貴的，且有時產生矛盾的結果。結果，一種形式或其它形式的氮摻雜主導金屬層功函數調節的常規方法。

發明內容
常規實踐太受其應用的限制且受到應用中某些不確定性的困擾。相反，本發明提供用於調節金屬層功函數的一種改進的方法以及相應的半導體器件。
在一個實施例中，本發明提供一種製造半導體器件的方法。該方法包括形成具有第一功函數的金屬層，且通過用氟摻雜來調節該金屬層的至少某選定部分的功函數。一旦用氟摻雜，該選定部分就會具有小於該第一功函數的第二功函數。氟摻雜可以通過多種方法中的任何一種實現，包括離子注入。在一種方法中，使用離子注入工藝從而產生高斯型濃度的摻雜劑分布。
金屬層可以通過許多方法中的任何一種形成，包括物理氣相沉積(PVD)、化學氣相沉積(CVD)或原子層沉積(ALD)。
在另一實施例中，本發明提供一種方法，包括形成具有第一功函數的金屬層；通過用碳摻雜選定部分來調節該金屬層的至少某選定部分的該第一功函數。一旦用碳摻雜，該選定部分就會具有大於該第一功函數的第二功函數。
在又一實施例中，本發明提供一種方法，其中首先在襯底中形成NMOS有源區和PMOS有源區，並且在這些區域上形成柵極絕緣層。之後，在該柵極絕緣層上形成具有第一功函數的金屬層。通過用氟或碳摻雜選定部分來調節該金屬層的該選定部分中的該第一功函數，使得該選定部分具有不同於該第一功函數的第二功函數。
在該情況中，該第一功函數可以是PMOS相容的，且該金屬層的選定部分被用氟摻雜，從而產生與NMOS相容的第二功函數，或者該第一功函數是與NMOS相容的，且該金屬層的選定部分被用碳摻雜，從而產生與PMOS相容的第二功函數。
在又一實施例中，本發明提供一種形成具有NMOS金屬柵極結構和PMOS金屬柵極結構的半導體器件的方法。該方法包括在柵極絕緣層上形成具有初始功函數的單個金屬層和通過用氟或碳摻雜該金屬層的選定部分來選擇性調節該選定部分的功函數。以該方式，由該金屬層的選定部分形成的第一金屬柵極電極形成PMOS金屬柵極結構或NMOS金屬柵極結構，且由該金屬層的除了該選定部分之外的一部分形成的第二金屬柵極電極形成PMOS金屬柵極結構和NMOS金屬柵極結構中的另外一種。
在又一實施例中，本發明提供一種方法，包括在襯底中形成NMOS有源區和PMOS有源區；在該襯底上形成柵極絕緣層從而覆蓋該NMOS有源區和PMOS有源區；以及在該柵極絕緣層上形成具有中間帶隙型功函數的金屬層。然後通過用氟摻雜形成在該NMOS有源區上的該金屬層的第一選定部分來調節該第一選定部分中的功函數，使得該第一選定部分具有與NMOS相容的功函數，且通過用碳摻雜形成在該PMOS有源區上的該金屬層的第二選定部分來調節該第二選定部分中的功函數，使得該第二選定部分具有與PMOS相容的功函數。
在又一實施例中，本發明提供一種半導體器件，包括NMOS金屬柵極結構，其包括由金屬層形成且用氟摻雜從而具有第一功函數的第一金屬柵極電極；和/或PMOS金屬柵極結構，其包括由金屬層形成且用碳摻雜從而具有比該第一功函數大的第二功函數的第二金屬柵極電極。


結合附圖所示的數個實施例描述本發明。全部附圖中，相似的附圖標記表示相似的示例性元件、部件或步驟。為了清楚起見，放大了各個層的相對厚度以及特定區域的相對尺寸。在圖中圖1是比較分別通過物理氣相沉積(PVD)、化學氣相沉積(CVD)和原子層沉積(ALD)工藝形成的示例性氮化鉭(TaN)金屬層的所得功函數的圖；圖2A和2B是示出作為示例性金屬層沉積過程的函數的雜質濃度的變化的曲線圖；圖3A和3B是示出在處理條件即應用的熱處理範圍內初始金屬層功函數的變化的曲線圖；圖4是示出作為氟摻雜結果的金屬層功函數的調節的曲線圖；圖5A、5B、5C和5D是示出本發明一個示例性應用和實施例的一系列圖；圖6A、6B和6C是示出本發明另一示例性應用和實施例的一系列圖；以及圖7A、7B、7C、7D和7E是示出本發明又一示例性應用和實施例的一系列圖。
具體實施例方式
下面參考相應附圖描述本發明的示例性實施例。這些實施例作為教導示例給出。本發明的實際範圍由後面的權利要求定義。本領域普通技術人員將意識到，與各個半導體層和區域的形成相關使用的術語「在...上」描述一種關係，其中一個層/區域直接在另一個上，或者其中一個層/區域在另一個上，但是一個或更多插入層和/或區域分隔開所述兩個層/區域。
在其他方面中，下面描述的本發明的示例性實施例示出了雙金屬柵極結構的形成和組成以及相關的作為整體的一部分的金屬柵極電極。在該情況中，術語「雙」指的是適於與不同電晶體類型一起使用的分隔開的柵極結構。在半導體器件的形成中使用的電晶體根據遷移經過它們的溝道區的主要載流子的類型被分為NMOS或PMOS。在NMOS電晶體中電子是主要載流子，而在PMOS電晶體中空穴是主要載流子。PMOS電晶體中PMOS柵極電極的功函數高於NMOS電晶體中NMOS柵極電極的功函數。適合於本發明優點的電晶體結構使用一個或更多金屬層形成各PMOS和NMOS柵極電極。
本發明的概念基礎來源於數個相關的認識。首先，上述常規技術一般使用氮摻雜來選擇性調節金屬層的功函數。金屬層的氮摻雜，或者通過曝露到富含氮的氣氛中或者通過氮原子的離子注入，具有有限範圍的效用。因為氮容易成為公共工藝汙染物，所以通常難以確定氮摻雜工藝和效果。
第二，近來的研究已經表明了金屬摻雜劑的相對電負性(electronegativity)與所得金屬層功函數之間的一般關係。例如，參考Gotoh等人在2003年7/8月發表於J.Vac.Sci.Technolo.B 21(4)，pp1607-11的「Measurement of work function of transition metal nitride and carbide thinfilms」中的工作。這裡，已經發現，「TaC的功函數約為5.0eV。碳化物的較高功函數可歸因於與氮相比碳的較低的電負性。」Gotoh等人還指出，「功函數從純金屬的偏離是由金屬原子與間隙原子之間的極化引起的。如果間隙原子具有較大的電負性，則金屬原子將被充正電。這會導致功函數的減小。」最後，Gotoh等人斷定「V族碳化物的功函數高於V族氮化物的功函數。」第三，前述發現已經被廣泛地誤解。例如，參考已公開美國專利申請2004/0222474，其得到了非常錯誤的結論，即「添加有效量的具有較高電負性的材料將提高金屬層的功函數，而添加有效量的具有較低電負性的材料將降低金屬層的功函數。」在該文獻中建議將鋁和鈰作為用於減小金屬層功函數的優選元素。建議將氮、氯、氧、氟和溴作為提高金屬層功函數的優選元素。
第四，金屬層功函數的確定並不是簡單的選擇摻雜劑的問題。而是，用於形成金屬層的金屬類型、用於形成金屬層的形成方法和形成金屬層的工藝條件都與最終功函數的正確確定有關。
考慮到這些認識，參考圖1所示的通過三種(3)示例性形成方法形成的氮化鉭(TaN)層的初始功函數的變化。這裡給出氮化鉭的實驗數據，但是這僅僅是可行金屬層的一個方便的示例。已經注意到，許多金屬層成分是可行的，且每種不同的金屬層將呈現出隨著用於形成它的形成方法變化的初始功函數。短語「初始功函數」指金屬層形成之後，但在隨後的特定設計來改變其功函數的摻雜工藝之前的金屬層功函數。
在圖1中，當使用等離子體氣相沉積(PVD)形成方法時TaN層的初始功函數約為4.3eV。設計者期望金屬層具有小的且良好控制的汙染物時，PVD是一個優良的選擇。也就是說，在PVD沉積的金屬層中的雜質趨於較均勻且濃度低。當設計者預期隨後施加的摻雜工藝將在很大程度上控制金屬層的功函數的確定時，這些性質是合乎需要的。然而，對於許多PVD工藝來說厚度控制會成問題，結果經常難以獲得薄的精確確定的金屬層。
如圖1所示，當使用原子層沉積(ALD)形成方法時，TaN層的初始功函數約為4.5eV。ALD工藝產生很好的、控制非常好的薄金屬層，但非常慢。該緩慢的沉積速度在大規模製造操作的實用中是成問題的。
當使用化學氣相沉積(CVD)形成方法時，TaN層的初始功函數約為4.8eV。CVD工藝廉價、快速且容易。厚度控制良好，但是必需認真考慮所得金屬層中的雜質聚積。
從前述示例可看出，金屬層形成(例如沉積)方法的選擇關係到金屬層初始(進而最終)功函數的確定。所以，相關處理條件的選擇也是有關係的。參考圖2A和2B，其是示出對於兩種不同的金屬層形成方法在處理時段範圍內的AES(俄歇電子能譜)分析結果的曲線圖。特定雜質的原子濃度表示為濺射時間(即處理時間)函數。圖2A圖示出對於形成TaN金屬層的ALD工藝的雜質濃度。圖2B圖示出對於形成TaN金屬層的CVD工藝的雜質濃度。
如果我們參考三(3)分鐘之後的結果，則發現對ALD工藝來說碳(C)在4.2％原子濃度且氧(O)在14.2％濃度。相反，三(3)分鐘CVD工藝之後碳和氧的原子濃度分別在8.7％和1.2％。
如將在下文的其他細節中看到的，在功函數的確定中必須仔細考慮所得金屬層中某些雜質的相對濃度。在該情況下，雜質濃度不是壞的或好的事情--只是在確定金屬層的初始功函數期間必須說明的一個因素。
眾所周知，隨後的金屬層的熱處理(例如加熱處理)可以驅出某些雜質，且由此改變它的功函數，以及它的薄層電阻(Rs)。參考圖3A和3B所示的示例性數據。該數據繼續前面的使用CVD工藝形成的TaN金屬層的有效示例。
如圖3A和3B所示，TaN金屬層的加熱處理易於從金屬層驅出(即向外擴散)氧原子，且從而提高功函數並降低薄層電阻。在大多數當代半導體器件的情況中期望用於形成雙金屬柵極電極的任何金屬層能夠很好地承受高至1000℃的處理溫度。該對高溫的一般耐受性允許金屬層可以經受隨後施加的處理步驟，而沒有表現性能的損失或材料差異。
顯示功函數根據金屬層形成方法和處理條件而變化的前述示例可容易地外推到大量不同的金屬層類型、形成方法和處理條件範圍。在本發明的摻雜考慮可被有效地利用之前，需要充分理解由這些因素、其它因素的小心平衡得到的初始功函數。
在數個示例性實施例中，本發明尋求在雙金屬柵極電極的形成中使用單個薄金屬層。單個金屬層的使用最小化了工藝複雜性。
如基於對示例性實施例的考慮將理解的，本發明利用並拓展了關於間隙原子的相對電負性與所得金屬層的功函數之間的潛在關係的早期發現。通過這樣做，本發明斷然拒絕得到完全相反結論的某些現有公開的教導。
本發明認識到，氮和氧是在沉積的金屬層中通常發現的雜質。具體地，由於其在環境氣氛中大量存在以及其易於作為淺施主包含在導體或半導體材料內，所以氮廣泛存在於金屬層中。結果，可以說用更多氮選擇性摻雜金屬層從而調節其功函數的常規方法存在風險，即存在大量的氮汙染而掩蓋了氮摻雜劑。
考慮到上述內容，本發明的實施例不同地提供一種金屬層，該金屬層用碳(C)或者氟(F)選擇性摻雜從而調節其初始功函數。這些實施例依賴於結論用碳(其具有較低電負性)摻雜易於提高金屬層的功函數；以及用氟(其具有較高電負性)摻雜易於降低金屬層的功函數。
例如，參考圖4的曲線圖所示的實驗數據。這裡，在整個圖1-3的論述中用作有效示例的CVD沉積的TaN金屬層通過用氟原子摻雜而被進一步修改。具體地，用1E15濃度的氟原子離子注入(「IIP」)40厚的TaN金屬層。TaN金屬層的功函數(WF)可定義為等式WF＝VFB+5.0eV，其中VFB被稱為平帶電壓(flat banded voltage)。因此，在用氟原子離子注入之前(「NoIIP」)，TaN金屬層的功函數約為4.75eV--非常好的與PMOS相容的功函數。在用氟原子離子注入之後(「F IIP」)，TaN金屬層的功函數約為4.35eV--非常好的與NMOS相容的功函數。
氟具有4.0的相對電負性且用氟原子摻雜的金屬層將呈現出降低的功函數。相反，碳具有2.5的相對電負性且用碳原子摻雜的金屬層將呈現出提高的功函數。考慮到這些理解，具有初始與PMOS相容的功函數(例如在約4.7到約5.0eV範圍的功函數)的金屬層可以通過用氟摻雜該金屬層而在選定部分中被調節，從而形成與NMOS相容的功函數(即在約4.3至約4.5eV範圍內的功函數)。供選地，具有初始與NMOS相容的功函數的金屬層可以通過用碳摻雜該金屬層而被選擇性調節，從而形成具有與PMOS相容的功函數的金屬層部分。以該方式，雙功函數金屬柵極電極可以使用與單摻雜工藝一樣少的工藝由單個金屬層形成。
圖5A、5B、5C和5D(集體稱為「圖5」)示出在示例性半導體器件的形成期間前述概念的應用。從圖5A開始，在襯底100中選擇性形成隔離區102。襯底100可以由體矽或絕緣體上矽組合物形成。襯底100還可以包括一個或更多用鍺、鎵、砷化鎵、銻化鎵、銻化銦、砷化銦和磷化銦摻雜的區域，以上雜質作為所選示例但不限於此。隔離區102可以使用許多常規可用的技術中的一種來形成。
形成隔離區102之後，在襯底100中形成NMOS有源區104N和PMOS有源區104P。此後，在襯底100上形成柵極絕緣層106。柵極絕緣層106優選為高k柵極電介質層。
然後在柵極絕緣層106上形成金屬層108。術語「金屬層」包括由其可以形成適宜的金屬柵極電極的任何導電材料。如上所述，術語「金屬」具體包括金屬化合物、金屬合金、金屬氮化物、金屬矽化物、金屬氧化物和所有的它們可能的組合。
在圖5所示的實施例中，金屬層108的特徵在於與PMOS相容的功函數。例如，非常適合形成該與PMOS相容的金屬層的具體金屬包括鎳(Ni)、氧化釕(RuO)、氮化鉬(MoN)、氮化鉭(TaN)、矽化鉬(MoSi2)和/或矽化鉭(TaSi2)。
作為示例，可以在金屬層108上提供由多晶矽和/或二氧化矽(SiO2)形成的緩衝層110。可以提供緩衝層110從而在隨後應用的工藝期間保護部分金屬層108。
然後使用常規技術，在金屬層108上形成掩模圖案(例如光致抗蝕劑圖案)112。採用在適當位置的適當掩模圖案，金屬層108的選定部分被注入以氟(F)原子(114)。用於該工藝的氟原子的濃度以及注入條件(能量、溫度、壓強等等)將根據金屬層108的材料成分、初始功函數(如由所用的沉積工藝和沉積條件所決定的)和厚度而改變。然而，在一個實施例中，所選離子注入工藝適於產生高斯型的摻雜劑濃度分布。
在NMOS有源區104N上形成金屬層108的氟摻雜選定部分109。接著氟原子的注入，可以去除掩模圖案112。
由於金屬層108相對難以蝕刻，所以至少在一些實施例中其優選以相對薄的厚度(例如小於100)形成。該厚度通常不足以允許柵極電極到外部信號線的連接。該相對薄的厚度還阻礙了適於在柵極電極結構周圍形成源和漏區的工藝的使用。因此，完成的柵極電極的厚度(即高度剖面(heightprofile))通常必須被增大。在一個實施例中這可以通過在包括氟摻雜的選定部分109的金屬層108上形成額外的導電層116來實現。參見圖5C。作為所選示例，額外的導電層116可以包括多晶矽、難熔金屬和/或難熔金屬矽化物。
使用常規且公知的技術和工藝，構圖包括氟摻雜的選定部分109的金屬層108、連同所提供的額外的導電層116，從而形成完成的NMOS和PMOS柵極電極結構130N和130P。參見圖5D。在所示示例中NMOS柵極電極結構130N通常包括堆疊結構，該堆疊結構包括柵極絕緣層的圖案化部分106、選定部分的圖案化部分109′、額外的導電層的圖案化部分116′和形成在該堆疊結構的側壁上的柵極間隔壁(spacer)118。在所示示例中PMOS柵極電極結構130P包括堆疊結構，該堆疊結構包括柵極絕緣層的圖案化部分106、金屬層的圖案化部分108′、額外的導電層的圖案化部分116′和形成在該堆疊結構的側壁上的柵極間隔壁118。在形成NMOS和PMOS柵極電極結構之後，在襯底100中形成各個源和漏區。分別參見圖5D中的元件120N和120P。
圖6A、6B和6C(集體稱為「圖6」)還示出在形成另一示例性半導體器件期間前述概念的應用。如圖6A所示，如以上與圖5相關的描述一樣地形成襯底100、隔離區102、NMOS有源區104N、PMOS有源區104P和柵極絕緣層106。然後在柵極絕緣層106上形成金屬層208。
在圖6所示的實施例中，金屬層208的特徵在於與NMOS相容的功函數。非常適於形成與NMOS相容的金屬層的具體金屬包括例如釕(Ru)、鉭(Ta)、鋯(Zr)和鈮(Nb)。
可以再在金屬層208上提供緩衝層110，然後在金屬層208上形成掩模圖案212。採用在合適位置的適當掩模圖案，金屬層208的選定部分被注入以碳原子(214)。同樣，碳原子的濃度以及注入條件(能量、溫度、壓強等等)將根據金屬層208的材料成分、初始功函數(如由所用的沉積工藝和沉積條件所確定的)和厚度而改變。
在PMOS有源區104P上形成金屬層208的碳摻雜的選定部分209。在注入碳原子之後，可以去除掩模圖案112。與前述實施例一樣，在所得柵極電極需要額外高度的情形再形成額外的導電層116。
如圖6C所示，然後構圖包括碳摻雜的選定部分209的金屬層208、連同所提供的額外的導電層116和柵絕緣層106，準備完成NMOS和PMOS柵極電極結構230N和230P。這樣，在所示示例中，NMOS柵極電極結構230N通常包括柵極絕緣層的圖案化部分106、金屬層的圖案化部分208′、額外的導電層的圖案化部分116′和側壁118。在所示示例中PMOS柵極電極結構230P包括柵極絕緣層的圖案化部分106、選定部分的圖案化部分209′、額外的導電層的圖案化部分116′和側壁118。
圖7A、7B、7C、7D和7E(集體稱為「圖7」)又示出在又一示例性半導體器件的形成期間前述概念的應用。如圖7A所示，襯底100、隔離區102、NMOS有源區104N、PMOS有源區104P和柵極絕緣層106的形成遵循圖5的上下文給出的論述。然後在柵極絕緣層106上形成金屬層308。
在圖7所示的實施例中，單個金屬層308的特徵在於與未摻雜的矽的本徵費米能級一致的功函數。該「與中間帶隙型相容的(min-bandgap-compatible)」功函數通常在4.4和4.7eV之間的範圍內。非常適於形成與中間帶隙型相容的金屬層的具體金屬包括例如氮化鎢(WN)和氮化鈦(TiN)。
再在金屬層308上形成緩衝層110。採用或不採用添加緩衝層110，第一掩模圖案312或者形成在金屬層308的與NMOS有源區104N相關的一部分上，或者形成在金屬層308的與PMOS有源區104P相關的另一部分上。例如，如圖7B所示，用第一掩模層312覆蓋PMOS有源區104P。然後氟原子(314)被注入到與NMOS有源區104N相關的金屬層308的第一選定部分中。與前述論述一致，氟摻雜的金屬區309的特徵在於與NMOS相容的功函數。
在金屬層308的第一選定部分的加工(development)之後，去除第一掩模層312且在襯底100上形成第二掩模圖案313覆蓋NMOS有源區104N。然後在與PMOS有源區104P相關的金屬層308的暴露的第二選定部分中注入碳原子(315)。參見圖7C。碳摻雜的金屬層310的特徵在與PMOS相容的功函數。
如圖7D和7E所示，在金屬層308的選定的氟摻雜和碳摻雜部分的形成之後，使用常規構圖和注入技術形成NMOS和PMOS柵極電極結構。如圖7D中可以看到的，然後適當地構圖柵極絕緣層106、金屬層309的氟摻雜的(第一)選定部分和金屬層310的碳摻雜的(第二)選定部分、以及額外的導電層116(分別表示為309′、310′和116′)，準備形成NMOS和PMOS柵極電極結構。
在圖7E中，在襯底100中形成柵極電極結構側壁118以及各個源和漏區用於NMOS和PMOS電晶體，其分別為120N和120P。
側壁幾何形狀與襯底100中源和漏區的形成之間的關係是常規公知的。實際上，形成具有足夠高度的柵極電極結構的一個原因是為了隨後形成具有足夠厚度的側壁。用於形成電晶體源和漏區的許多常規離子注入技術依賴於側壁厚度，從而適當地定位離子注入。因此，本發明的一些實施例將需要或者厚的金屬層或者形成在薄金屬層上的一個或更多額外的導電層。因為金屬通常比由例如多晶矽形成的額外的導電層更難以被蝕刻，所以這兩種可能性中後者是優選的。
考慮前述全部內容，可以明白，可以由單個金屬層形成具有適當功函數的雙金屬柵極電極。不需要多金屬層沉積和構圖。結果，使得用於生產包括雙金屬柵極結構的半導體器件的總體製造工藝更簡單且更便宜。由於碳原子比氮具有更小的電負性且氟原子比氮具有更高的電負性，因此這些摻雜劑的一種或者兩種的選擇性使用比氮的單獨使用提供增強的能力或者提高或者降低金屬層的功函數。
然而，金屬層用碳和/或氟的靈活摻雜僅僅是金屬層功函數的適當確定中的一個(最後的或將近最後的)步驟。金屬層功函數的確定中的第一實踐步驟是選擇具體成分的金屬。該選擇將從寬範圍的可能金屬中進行。一些應用、器件或者存在的成本和/或處理局限會限制設計者金屬的選擇。其它應用和設計將在金屬選擇方面允許較大範圍。
當選定了特定金屬時，還應考慮非常適於沉積該預期金屬的可能的形成(例如沉積)方法，以及相關的處理條件(例如熱處理)。一個細緻的設計者將在其它設計驅動因素(design driver)中平衡這些因素，從而為預期金屬層確定初始功函數。初始功函數可以是與NMOS相容的、與PMOS相容的或者與中間帶隙型相容的。所需初始功函數的範圍的狹窄(narrowness)或靈活也是設計選擇的主題，並被(或不被)設計者以實際濃度的碳和/或氟摻雜該金屬層的能力所限制。
如已經論述過的，金屬層厚度是另一個重要的設計標準。它影響隨後的適於構圖該金屬層的蝕刻工藝的選擇(或要求)。它還影響額外的導電層的使用(或不使用)。金屬層厚度還定義碳和/或氟注入工藝的自然屬性和性質。例如，不同的金屬層厚度需要不同的摻雜劑濃度和不同的注入能量。
關於這點，已經在碳和氟注入工藝的上下文中描述了前述實施例。作為摻雜金屬層的一種方法，離子注入是當前優選的，由於它提供摻雜劑原子的精確布置和對摻雜濃度的良好控制。然而，只要能夠對金屬層選定部分產生適當的功函數，可替換地或額外地使用其它摻雜技術(例如沉積工藝期間的原位金屬層摻雜、曝露到富含摻雜劑的氣氛中等等)。
已經利用普通電晶體結構教導了具有柵極電極的雙金屬柵極結構的製造和使用，該柵極電極具有與NMOS相容的和與PMOS相容的性能特性。本領域普通技術人員將能夠將這些教導擴展到形成在多種襯底類型和柵極絕緣層上的多種具體電晶體類型。
實際上，本領域普通技術人員將意識到，在不脫離由所附權利要求定義的本發明的範圍的情況下，本發明的廣義概念可以被修改且適用於許多應用和設計。
權利要求
1.一種方法，包括形成具有第一功函數的金屬層；通過用氟(F)摻雜選定部分調節該金屬層的選定部分的功函數，使得該選定部分具有小於該第一功函數的第二功函數。
2.如權利要求1所述的方法，其中用氟摻雜該金屬層的所述選定部分包括選擇性注入氟原子。
3.如權利要求1所述的方法，其中該第一功函數在約4.7至5.3eV之間的範圍，且其中該第二功函數在約3.7至4.5eV之間的範圍。
4.如權利要求3所述的方法，其中該第一功函數在約4.7至5.0eV之間的範圍，且其中該第二功函數在約4.3至4.5eV之間的範圍。
5.如權利要求1所述的方法，其中該金屬層包括鎳(Ni)、氧化釕(RuO)、氮化鉬(MoN)、氮化鉭(TaN)、矽化鉬(MoSi2)、矽化鉭(TaSi2)和氮化鉭(TaN)中的至少一種。
6.如權利要求1所述的方法，其中形成該金屬層包括使用物理氣相沉積(PVD)工藝、化學氣相沉積(CVD)工藝或原子層沉積(ALD)工藝在所述襯底上沉積該金屬層。
7.如權利要求6所述的方法，其中該金屬層包括氮化鉭，且其中形成該金屬層包括使用CVD工藝在所述襯底上沉積氮化鉭。
8.如權利要求6所述的方法，還包括對該金屬層應用熱處理。
9.如權利要求8所述的方法，其中在用氟摻雜之前和在用氟摻雜之後對該金屬層應用該熱處理至少一次。
10.一種方法，包括形成具有第一功函數的金屬層；通過用碳(C)摻雜該金屬層的選定部分調節該選定部分中的該第一功函數，使得該選定部分具有大於該第一功函數的第二功函數。
11.如權利要求10所述的方法，其中該第一功函數在約3.7至4.5eV之間的範圍，且其中該第二功函數在約4.7至5.3eV之間的範圍。
12.如權利要求11所述的方法，其中該第一功函數在約4.3至4.5eV之間的範圍，且其中該第二功函數在約4.7至5.0eV之間的範圍。
13.如權利要求10所述的方法，其中該金屬層包括釕(Ru)、鋯(Zr)、鈮(Nb)和鉭(Ta)中的至少一種。
14.如權利要求10所述的方法，還包括在用碳摻雜之前或在用碳摻雜之後對該金屬層應用熱處理至少一次。
15.一種方法，包括在襯底中形成NMOS有源區和PMOS有源區；在所述襯底上形成柵極絕緣層覆蓋該NMOS有源區和該PMOS有源區；在該柵極絕緣層上形成具有第一功函數的金屬層；通過用氟摻雜該金屬層的選定部分從而降低該第一功函數或者用碳摻雜該金屬層的選定部分從而提高該第一功函數，來調節該選定部分中的所述第一功函數，使得該選定部分具有與該第一功函數不同的第二功函數。
16.如權利要求15所述的方法，其中該第一功函數是與PMOS相容的，且用氟摻雜該選定部分從而使該第二功函數與NMOS相容。
17.如權利要求16所述的方法，其中該金屬層包括鎳(Ni)、氧化釕(RuO)、氮化鉬(MoN)、氮化鉭(TaN)、矽化鉬(MoSi2)、矽化鉭(TaSi2)和氮化鉭(TaN)中的至少一種。
18.如權利要求15所述的方法，其中該第一功函數是與NMOS相容的，且用碳摻雜該選定部分從而使該第二功函數與PMOS相容。
19.如權利要求18所述的方法，其中該金屬層包括釕(Ru)、鋯(Zr)、鈮(Nb)和鉭(Ta)中的至少一種。
20.如權利要求15所述的方法，還包括在該金屬層上形成緩衝層。
21.如權利要求20所述的方法，其中該緩衝層包括多晶矽和二氧化矽(SiO2)中的至少一種。
22.如權利要求15所述的方法，其中調節該選定部分中的功函數還包括在該金屬層除該選定部分之外的部分上形成掩模圖案；以及在該選定部分中離子注入氟原子或碳原子。
23.如權利要求22所述的方法，還包括在該金屬層上形成額外的導電層。
24.如權利要求23所述的方法，其中該額外的導電層包括多晶矽、難熔金屬和難熔金屬矽化物中的至少一種。
25.如權利要求23所述的方法，還包括通過選擇性構圖該柵極絕緣層、包括該選定部分的該金屬層、以及該額外的導電層，在該PMOS有源區上形成PMOS金屬柵極結構且在該NMOS有源區上形成NMOS金屬柵極結構。
26.如權利要求25所述的方法，其中該PMOS金屬柵極結構和NMOS金屬柵極結構包括側壁，且其中該方法還包括使用各自的側壁作為注入掩模，在該NMOS和PMOS有源區中與該PMOS和NMOS金屬柵極結構相關地形成各自的源和漏區。
27.一種方法，包括在襯底中形成NMOS有源區和PMOS有源區；在該襯底上形成柵極絕緣層覆蓋該NMOS有源區和該PMOS有源區；在該柵極絕緣層上形成具有中間帶隙型功函數的金屬層；通過用氟摻雜第一選定部分調節形成在該NMOS有源區上的該金屬層的該第一選定部分中的功函數，使得該第一選定部分具有與NMOS相容的功函數；以及通過用碳摻雜第二選定部分調節形成在該PMOS有源區上的該金屬層的該第二選定部分中的功函數，使得該第二選定部分具有與PMOS相容的功函數。
28.如權利要求27所述的方法，其中該金屬層包括氮化鎢(WN)和氮化鈦(TiN)中的至少一種。
29.如權利要求27所述的方法，還包括在該金屬層上形成緩衝層。
30.如權利要求29所述的方法，其中該緩衝層包括多晶矽和二氧化矽(SiO2)中的至少一種。
31.如權利要求27所述的方法，其中調節該金屬層的該第一選定部分中的功函數還包括在該金屬層的該第二選定部分上形成第一掩模圖案，且在該金屬層的該第一選定部分中離子注入氟原子。
32.如權利要求31所述的方法，其中調節該金屬層的該第二選定部分中的功函數還包括在該金屬層的該第一選定部分上形成第二掩模圖案，且在該金屬層的該第二選定部分中離子注入碳原子。
33.如權利要求27所述的方法，還包括在該金屬層上形成額外的導電層。
34.如權利要求33所述的方法，其中該額外的導電層包括多晶矽、難熔金屬和難熔金屬矽化物中的至少一種。
35.如權利要求33所述的方法，還包括通過選擇性構圖該柵極絕緣層、包括該第一和第二選定部分的所述金屬層、以及該額外的導電層，在該PMOS有源區上形成PMOS金屬柵極結構且在該NMOS有源區上形成NMOS金屬柵極結構；其中該NMOS金屬柵極結構部分地由該金屬層的該第一選定部分形成，且該PMOS金屬柵極結構部分地由該金屬層的該第二選定部分而不是該金屬層的該第一選定部分形成。
36.如權利要求35所述的方法，其中該PMOS金屬柵極結構和該NMOS金屬柵極結構包括側壁，且其中該方法還包括使用各自的側壁作為注入掩模，在與該PMOS和該NMOS金屬柵極結構相關的該NMOS和該PMOS有源區中形成各自的源和漏區。
37.一種形成具有NMOS金屬柵極結構和PMOS金屬柵極結構的半導體器件的方法，該方法包括在柵極絕緣層上形成具有初始功函數的單個金屬層；通過用氟或碳摻雜選定部分來選擇性調節該金屬層的該選定部分的功函數；其中該PMOS金屬柵極結構或該NMOS金屬柵極結構中的一種由第一金屬柵極電極形成，該第一金屬柵極電極由該金屬層的該選定部分形成，且該PMOS金屬柵極結構或該NMOS金屬柵極結構中的另一種由第二金屬柵極電極形成，該第二金屬柵極電極由該金屬層的除該選定部分之外的部分形成。
38.一種在金屬層各部分中定義雙功函數的方法，包括選擇金屬類型、適於該金屬類型的形成工藝和相關工藝條件，從而形成具有初始功函數的該金屬層；用碳和氟中的至少一種選擇性摻雜該金屬層，從而形成具有不同於該初始功函數的功函數的至少一部分該金屬層。
39.如權利要求38所述的方法，其中該形成工藝包括物理氣相沉積(PVD)工藝、化學氣相沉積(CVD)工藝或原子層沉積(ALD)工藝。
40.如權利要求39所述的方法，其中該相關工藝條件中的一種包括熱處理的應用。
41.如權利要求38所述的方法，其中用碳和氟中的至少一種選擇性摻雜該金屬層包括用碳選擇性摻雜該金屬層從而形成該金屬層的具有不同於該初始功函數的第一功函數的第一部分；以及用氟選擇性摻雜該金屬層從而形成該金屬層的具有不同於該初始功函數和該第一功函數的第二功函數的第二部分。
42.一種半導體器件，包括至少以下之一NMOS金屬柵極結構，包括由用氟摻雜從而具有第一功函數的金屬層形成的第一金屬柵極電極；以及PMOS金屬柵極結構，包括由用碳摻雜從而具有第二功函數的該金屬層形成的第二金屬柵極電極。
43.如權利要求42所述的半導體器件，其中該第二功函數大於該第一功函數。
44.如權利要求42的半導體器件，其中沿該金屬層的厚度該金屬層被摻雜以高斯型濃度分布的碳原子。
45.如權利要求42所述的半導體器件，其中該金屬層被摻雜以沿該金屬層的厚度以高斯型濃度分布的氟原子。
46.如權利要求42所述的半導體器件，其中所述NMOS和PMOS金屬柵極結構中的至少之一包括形成在該金屬層上的額外的導電層，從而為所述NMOS和PMOS金屬柵極結構中的至少之一定義剖面高度。
47.如權利要求46所述的半導體器件，其中該金屬層形成為小於100的厚度。
48.如權利要求47所述的半導體器件，其中該額外的導電層形成為大於1000的厚度。
49.如權利要求42所述的半導體器件，其中該第一功函數在約3.7至4.5eV之間的範圍，且其中該第二功函數在約4.7至5.3eV之間的範圍。
50.一種半導體器件，包括形成在襯底中的NMOS和PMOS有源區；柵極絕緣層，其形成在所述襯底上該NMOS和PMOS有源區之上；NMOS金屬柵極結構，其形成在該NMOS有源區上所述柵極絕緣層上，且包括由金屬層形成並用氟摻雜從而具有第一功函數的第一金屬柵極電極；以及PMOS金屬柵極結構，其形成在該PMOS有源區上所述柵絕緣層上，且包括由金屬層形成並具有大於該第一功函數的第二功函數的第二金屬柵極電極。
51.如權利要求50所述的半導體器件，其中該第一功函數在約3.7至4.5eV之間的範圍，且其中該第二功函數在約4.7至5.3eV之間的範圍。
52.如權利要求51所述的半導體器件，其中該金屬層包括鎳(Ni)、氧化釕(RuO)、氮化鉬(MoN)、氮化鉭(TaN)、矽化鉬(MoSi2)、矽化鉭(TaSi2)和氮化鉭(TaN)中的至少一種。
53.如權利要求52所述的半導體器件，其中利用物理氣相沉積(PVD)工藝、化學氣相沉積(CVD)工藝或原子層沉積(ALD)工藝形成該金屬層。
54.如權利要求50所述的半導體器件，其中該NMOS和PMOS金屬柵極結構還包括形成在該金屬層上從而定義剖面高度的額外的導電層。
55.如權利要求54所述的半導體器件，其中該金屬層形成為小於100的厚度，且該額外的導電層形成為大於1000的厚度。
56.如權利要求55所述的半導體器件，其中該NMOS和PMOS金屬柵極結構包括由該額外的導電層的圖案化部分形成的堆疊結構和形成在該堆疊結構的側壁上的柵極間隔壁，所述額外的導電層的圖案化部分形成在該金屬層的圖案化部分上，所述金屬層的圖案化部分形成在該柵極絕緣層的圖案化部分上。
57.如權利要求56所述的半導體器件，還包括形成在該NMOS和PMOS金屬柵極結構的相對側該襯底中的源和漏區。
58.一種半導體器件，包括形成在襯底中的NMOS和PMOS有源區；柵極絕緣層，其形成在該襯底上該NMOS和PMOS有源區之上；PMOS金屬柵極結構，其形成在PMOS有源區之上柵極絕緣層上，且包括由金屬層形成並用碳摻雜從而具有第一功函數的第一金屬柵極電極；以及NMOS金屬柵極結構，其形成在NMOS有源區之上柵極絕緣層上，且包括由金屬層形成並具有小於該第一功函數的第二功函數的第二金屬柵極電極。
59.如權利要求58所述的半導體器件，其中該第一功函數在約4.7至5.3eV之間的範圍，且其中該第二功函數在約3.7至4.5eV之間的範圍。
60.如權利要求59所述的半導體器件，其中該金屬層包括釕(Ru)、鋯(Zr)、鈮(Nb)和鉭(Ta)中的至少一種。
61.如權利要求60所述的半導體器件，其中利用物理氣相沉積(PVD)工藝、化學氣相沉積(CVD)工藝或原子層沉積(ALD)工藝形成該金屬層。
62.如權利要求61所述的半導體器件，其中該PMOS和NMOS金屬柵極結構還包括形成在該金屬層上從而定義剖面高度的額外的導電層。
63.如權利要求62所述的半導體器件，其中該NMOS和PMOS金屬柵極結構包括由該額外的導電層的圖案化部分形成的堆疊結構和形成在該堆疊結構的側壁上的柵極間隔壁，該額外的導電層的圖案化部分形成在該金屬層的圖案化部分上，所述金屬層的圖案化部分形成在該柵極絕緣層的圖案化部分上。
全文摘要
本發明公開一種半導體器件及其相關製造方法，其中通過用碳和/或氟摻雜金屬層，由單個金屬層形成雙功函數金屬柵極電極。
文檔編號H01L27/085GK1812054SQ200510129719
公開日2006年8月2日 申請日期2005年12月1日 優先權日2004年12月1日
發明者金旼炷, 李鍾鎬, 韓成基, 丁炯碩 申請人:三星電子株式會社