薄膜電晶體及顯示面板的製作方法

2023-05-18 19:29:31 1

本發明涉及一種薄膜電晶體以及具有該薄膜電晶體的顯示面板。

背景技術：

TFT(Thin Film Transistor：薄膜電晶體)方式的液晶顯示器，通過將TFT基板和具有R(紅)、G(綠)、B(藍)色的濾色器基板設置所需間隙而粘合，並向TFT基板和濾色器基板之間注入液晶，調節每個像素的液晶分子的光的透射率，從而能夠顯示影像。

在TFT基板中，數據線和掃描線沿著橫豎方向配線成為格子狀，在數據線和掃描線的交差處，形成有由TFT構成的像素。另外，在由多個像素構成的顯示區域的周圍，形成有由TFT構成，用於驅動數據線和掃描線的驅動電路。

TFT根據半導體(矽)的結晶狀態，有非晶態的a-Si(amorphous Silicon：非晶矽)TFT和多晶態的p-Si(polycrystalline Silicon：多晶矽)TFT兩種。a-SiTFT，其電阻高，洩漏電流(leakage current)小。另外，p-SiTFT與a-SiTFT相比，電子遷移率格外大。因此，在構成顯示區域的每個像素中使用洩漏電流小的a-SiTFT，在驅動電路中使用電子遷移率大的p-SiTFT。

另一方面，TFT從結構方面來看，通常，在a-SiTFT中採用將柵極電極配置於最底層的底柵結構，在p-SiTFT中採用將柵極電極配置於半導體膜的上側的頂柵結構。但在一張基板上形成結構不同的TFT時，製造過程會變得複雜。

因此，公開了一種具有以下結構的液晶顯示裝置，在底柵結構的TFT中，形成a-Si層覆蓋p-Si層，且p-Si層與源極電極和漏極電極不直接接觸(參照專利文獻1)。

現有技術文獻

專利文獻

專利文獻1：專利第5226259號公報

技術實現要素：

發明所要解決的問題

在專利文獻1的液晶顯示裝置中，預先在整個基板上形成a-Si層，並向整個基板照射雷射，從而使a-Si層轉變成多晶態的p-Si層。然後在結晶化後，經過曝光、顯影、蝕刻工序，在源極電極和漏極電極之間的整個溝道區域形成p-Si層。但是，p-Si層存在電子遷移率大但截止電流(Off Current，也稱為洩漏電流)増加的問題。在頂柵結構的TFT中，作為降低截止電流的方法，例如可以採用LDD(Light Doped Drain；輕摻雜漏)等結構，但存在製造工序的數目増加，因而成本上升的問題。

本發明是鑑於上述的實際情況而提出的，其目的在於，提供一種能夠降低截止電流的薄膜電晶體以及具有該薄膜電晶體的顯示面板。

解決問題的技術方案

本發明的薄膜電晶體，其特徵在於，包括：柵極電極，其形成於基板的表面；多晶矽層，其形成於上述柵極電極的上側；非晶矽層，其形成為覆蓋上述多晶矽層；n+矽層，其形成於上述非晶矽層的上側；以及源極電極和漏極電極，其形成在上述n+矽層上；將上述多晶矽層、上述源極電極及上述漏極電極投影在上述基板表面的投影狀態下，上述多晶矽層的一部分與上述源極電極的一部分和上述漏極電極的一部分重疊，且在上述投影狀態下位於上述源極電極和上述漏極電極之間的上述多晶矽層的、與上述源極電極和上述漏極電極之間的長度方向正交的寬度方向上的最小尺寸小於上述源極電極和上述漏極電極的上述寬度方向上的尺寸。

在本發明中，薄膜電晶體，包括：柵極電極，其形成於基板的表面；多晶矽層(也稱為p-Si膜)，其形成於柵極電極的上側；非晶矽層(也稱為a-Si膜)，其形成為覆蓋多晶矽層；n+矽層，其形成於非晶矽層的上側；以及源極電極和漏極電極，其形成於n+矽層上。並且，將多晶矽層、源極電極及漏極電極投影在基板表面的投影狀態下，多晶矽層的一部分分別與源極電極和漏極電極的一部分重疊。非晶矽層電阻大且截止電流(洩漏電流)小。另外，多晶矽層與非晶矽層相比電子遷移率格外大。

即，源極電極和漏極電極之間的溝道區域由多晶矽層以及形成為覆蓋多晶矽層的非晶矽層構成。在前述投影狀態下位於源極電極和漏極電極之間的多晶矽層中，與源極電極和漏極電極之間的長度方向正交的寬度方向上的最小尺寸小於源極電極和漏極電極的寬度方向上的尺寸。寬度方向是指，與源極電極和漏極電極之間的溝道區域的長度方向垂直的方向。通過使溝道區域的多晶矽層的寬度方向上的最小尺寸小於源極電極或漏極電極的寬度方向上的尺寸，作為溝道區域，電阻大的非晶矽層的區域增加，因此，相比使多晶矽層的寬度方向上的尺寸與源極電極或漏極電極的寬度方向上的尺寸相同程度的情況，能夠使截止電流變小。另外，在前述投影狀態下，多晶矽層的一部分分別與源極電極和漏極電極的一部分重疊，因此能夠抑制電子的遷移率或導通電流的降低。

本發明的薄膜電晶體，其特徵在於，在上述投影狀態下，上述多晶矽層與上述源極電極和上述漏極電極中的至少一方經由一個或多個上述寬度方向上的分界線重疊，且上述多晶矽層和上述源極電極的分界線的全長或者上述多晶矽層和上述漏極電極的分界線的全長小於上述源極電極或漏極電極的上述寬度方向上的尺寸。

本發明中薄膜電晶體在前述投影狀態下，多晶矽層與源極電極和漏極電極的至少一方經由一個或多個寬度方向上的分界線重疊。當多晶矽層與源極電極經由分界線重疊時，多晶矽層和源極電極的分界線的全長小於源極電極的寬度方向上的尺寸。另外，當多晶矽層與漏極電極經由分界線重疊時，多晶矽層和漏極電極的分界線的全長小於漏極電極的寬度方向上的尺寸。另外，分界線的全長，在存在有一個分界線時，是指分界線的寬度方向上的尺寸，而存在有多個分界線時，是指各分界線的寬度方向上的尺寸的總和。

通過使分界線的全長小於源極電極或漏極電極的寬度方向上的尺寸，在溝道區域內，使與源極電極或漏極電極相鄰的區域或附近的區域為非晶矽層，因此能夠在抑制導通電流降低的同時使洩漏電流變小。

本發明的薄膜電晶體，其特徵在於，上述多晶矽層和上述源極電極的分界線的全長相對於上述源極電極的上述寬度方向上的尺寸的比率，或者上述多晶矽層和上述漏極電極的分界線的全長相對於上述漏極電極的上述寬度方向上的尺寸的比率，大於0.1且小於0.7。

在本發明中，多晶矽層和源極電極的分界線的全長相對於源極電極的寬度方向上的尺寸的比率，或多晶矽層和漏極電極的分界線的全長相對於漏極電極的寬度方向上的尺寸的比率，大於0.1且小於0.7。使上述比率為0.1以下時，隨著溝道區域中的多晶矽層的區域減少，非晶矽層的區域增加，因此，溝道區域的電子的遷移率降低。另外，使上述比率為0.7以上時，隨著溝道區域中的多晶矽層的區域増加，非晶矽層的區域減少，因此，截止電流増加。通過使上述比率大於0.1且小於0.7，能夠在抑制溝道區域中的電子的遷移率的降低(即，無需降低導通電流)，並降低截止電流。

本發明的薄膜電晶體，其特徵在於，上述非晶矽層，包括：第一非晶矽層，形成於上述多晶矽層的周圍，具有與上述多晶矽層相同程度的厚度；以及第二非晶矽層，形成於上述多晶矽層和上述第一非晶矽層的表面。

在本發明中，非晶矽層，包括：第一非晶矽層，形成於多晶矽層的周圍，具有與多晶矽層相同程度的厚度；以及第二非晶矽層，形成於多晶矽層和第一非晶矽層的表面。即，可以了解到，多晶矽層是在形成於柵極電極的上側的第一非晶矽層中，僅將相當於溝道區域的區域變成多晶態的多晶矽層，為了形成溝道區域，沒有進行曝光、顯影及蝕刻處理等各項處理。另外，第二非晶矽層是用於使源極電極和漏極電極與溝道區域不直接接觸，利用了截止電流(洩漏電流)小的特性。由此，能夠降低截止電流。

本發明的顯示面板，其特徵在於，包括前述發明中的任一種薄膜電晶體。

在本發明中，能夠提供一種能夠降低截止電流的顯示面板。

發明效果

根據本發明，能夠降低截止電流。

附圖說明

圖1是表示本實施方式的薄膜電晶體的結構的第一實施例的主要部分的俯視示意圖。

圖2是表示從圖1的II-II線觀察的主要部分的剖視示意圖。

圖3是表示從圖1的III-III線觀察的主要部分的剖視示意圖。

圖4是表示本實施方式的薄膜電晶體的製造方法的一例的製造工序圖。

圖5是表示部分照射型雷射的結構的一例的示意圖。

圖6是表示本實施方式的薄膜電晶體的結構的第二實施例的主要部分的俯視示意圖。

圖7A是表示本實施方式的薄膜電晶體的結構的第三實施例的主要部分的俯視示意圖。

圖7B是表示本實施方式的薄膜電晶體的結構的第三實施例的主要部分的俯視示意圖。

圖8是表示從圖7A的IIX-IIX線觀察的主要部分的剖視示意圖。

圖9是表示本實施方式的薄膜電晶體的結構的第四實施例的主要部分的俯視示意圖。

圖10是表示本實施方式的薄膜電晶體的結構的第五實施例的主要部分的俯視示意圖。

圖11是表示從圖10的XI-XI線觀察的主要部分的剖視示意圖。

圖12是表示本實施方式的薄膜電晶體的結構的第六實施例的主要部分的俯視示意圖。

圖13是表示本實施方式的薄膜電晶體的Vg-Id特性的一例的說明圖。

圖14是表示本實施方式的薄膜電晶體的遷移率和截止電流的一例的示意圖。

圖15是表示現有的薄膜電晶體的結構的主要部分的剖視示意圖。

圖16是表示現有的薄膜電晶體的結構的主要部分的俯視示意圖。

圖17是表示現有的薄膜電晶體的製造方法的製造工序圖。

圖18是表示現有的全面照射型雷射的結構的一例的示意圖。

具體實施方式

以下，基於示出本發明的實施方式的附圖對本發明進行說明。圖1是表示本實施方式的薄膜電晶體的結構的第一實施例的主要部分的俯視示意圖，圖2是表示從圖1的II-II線觀察的主要部分的剖視示意圖，圖3是表示從圖1的III-III線觀察的主要部分的剖視示意圖。如圖2、圖3所示，薄膜電晶體(TFT：Thin Film Transistor，薄膜電晶體；也稱為TFT基板)在玻璃基板1(也稱為基板)的表面上形成有柵極電極2，形成有柵極絕緣膜3(例如，SiO2膜、SiO2/SiN膜層疊、SiN膜、SiON膜等)覆蓋柵極電極2。

另外，如圖1～圖3所示，在柵極電極2的上側的柵極絕緣膜3的表面，形成有多晶矽層5(也稱為p-Si膜。另外，多晶矽層中不僅含有多晶，還含有結晶粒徑比多晶還小的微晶，或結晶性更高的單晶)。另外，形成有第一非晶矽層4(也稱為a-Si膜)和第二非晶矽層6(也稱為a-Si膜)覆蓋多晶矽層5。將第一非晶矽層4和第二非晶矽層6統稱為非晶矽層。

在第二非晶矽層6表面的所需位置上，形成有n+矽層7(n+Si膜)。n+矽層7是源極電極8和漏極電極9的接觸層，是磷、砷等雜質的濃度高的半導體層。

在n+矽層7的表面、第二非晶矽層6和第一非晶矽層4的側面、柵極絕緣膜3的表面，形成有具有所需圖案的源極電極8和漏極電極9。

第一非晶矽層4和第二非晶矽層6，其電阻大且截止電流(洩漏電流)小。另外，多晶矽層5與非晶矽層相比，電子遷移率格外大。並且，源極電極8和漏極電極9之間的溝道區域，由多晶矽層5和覆蓋多晶矽層5而形成的第一非晶矽層4和第二非晶矽層6構成。

為了覆蓋源極電極8和漏極電極9，在整個TFT基板上例如形成有由SiN構成的鈍化膜10，且鈍化膜10的表面上形成有有機膜11，使表面平坦。在鈍化膜10和有機膜11的所需位置上形成有通孔，使像素電極12和漏極電極9(及源極電極8)通過上述通孔導通。像素電極12由透明導電薄膜(例如，ITO)形成。

圖1中示意性示出了將第一非晶矽層4、多晶矽層5、源極電極8及漏極電極9向基板1的表面投影的投影狀態。另外，在圖1中為了簡便沒有圖示出第二非晶矽層6及其它結構。如圖1所示，多晶矽層5的一部分能夠分別與源極電極8和漏極電極9的一部分重疊。另外，在圖1中，將與源極電極8和漏極電極9之間的長度方向，即，與溝道區域的長度方向垂直的方向稱為寬度方向。在圖1的例中，將源極電極8和漏極電極9的寬度方向上的尺寸表示為W。

如圖1所示，在前述投影狀態下位於源極電極8和漏極電極9之間的多晶矽層5的寬度方向上的最小尺寸(在圖1中以符號d所表示的尺寸)，小於源極電極8和漏極電極9的寬度方向上的尺寸W。

通過使溝道區域的多晶矽層5的寬度方向上的最小尺寸d，小於源極電極8或漏極電極9的寬度方向上的尺寸W，作為溝道區域，電阻大的非晶矽層4的區域增加，因此，相比多晶矽層的寬度方向上的尺寸與源極電極或漏極電極的寬度方向上的尺寸相同程度的情況，能夠使截止電流變小。另外，如圖1所示，多晶矽層5的一部分分別與源極電極8和漏極電極9的一部分重疊，因此能夠抑制電子的遷移率或導通電流的降低。

另外，如圖1所示，多晶矽層5與源極電極8和漏極電極9的至少一方能夠經由一個或多個寬度方向上的分界線重疊。在圖1的例中，多晶矽層5和源極電極8的寬度方向上的分界線的全長與源極電極8的寬度方向上的尺寸W相等。另一方面，多晶矽層5和漏極電極9的寬度方向上的分界線的全長(圖1中以符號d所示)小於漏極電極9的寬度方向上的尺寸W。另外，分界線的全長，在存在有一個分界線時，是指分界線的寬度方向上的尺寸，而存在有多個分界線時，是指各分界線的寬度方向上的尺寸的總和。

即，在前述投影狀態觀察時，多晶矽層5的源極電極8側的大致一半形成為寬度方向上的尺寸大於源極電極8的寬度方向上的尺寸W的矩形。另一方面，多晶矽層5的漏極電極9側的大致一半形成為寬度方向上的尺寸d小於漏極電極9的寬度方向上的尺寸W的矩形。

通過使分界線的全長小於源極電極8或漏極電極9的寬度方向上的尺寸W，在溝道區域內，使與源極電極8或漏極電極9相鄰的區域或附近的區域為非晶矽層4，因此能夠在抑制導通電流降低的同時使截止電流變小。

另外，在圖1的例中，使多晶矽層5的漏極電極9側的大致一半形成為寬度方向上的尺寸d小於漏極電極9的寬度方向上的尺寸W的矩形，但並不限定於此，也可以使多晶矽層5的源極電極8側的大致一半形成為寬度方向上的尺寸小於源極電極8的寬度方向上的尺寸W的矩形。

另外，如圖2、圖3所示，非晶矽層包括：第一非晶矽層4，形成於多晶矽層5的周圍，具有與多晶矽層5相同程度的厚度；以及第二非晶矽層6，形成於多晶矽層5和第一非晶矽層4的表面。

即，可以了解到，多晶矽層5是在形成於柵極電極2的上側的第一非晶矽層4中，將溝道區域的一部分區域變成多晶態的多晶矽層5，為了形成溝道區域，沒有進行曝光、顯影及蝕刻處理等各項處理。另外，第二非晶矽層6是用於使源極電極8和漏極電極9與溝道區域不直接接觸，利用了截止電流(洩漏電流)小的特性。由此，能夠降低截止電流。

圖4是表示本實施方式的薄膜電晶體的製造方法的一例的製造工序圖。以下，對本實施方式的薄膜電晶體的製造工序進行說明。如圖4所示，在玻璃基板1上形成柵極電極2(S11)，在玻璃基板1的表面形成柵極絕緣膜3覆蓋柵極電極2(S12)。

在形成有柵極絕緣膜3的玻璃基板1的表面，形成作為第一非晶矽層的a-Si膜4(S13)。為了將a-Si膜4雷射退火，進行脫氫退火處理(S14)及雷射前清洗(S15)。

接下來，進行基於部分照射型雷射的a-Si膜4的結晶化(S16)。結晶化工序是指退火工序(也稱為雷射退火工序)，例如，經由多透鏡陣列向a-Si膜4的所需位置照射能量射束，從而將上述所需位置變成多晶矽層5(p-Si膜)。所需位置是指，柵極電極2上側的源極電極和漏極電極之間的溝道區域。此時，多晶矽層5的俯視形狀例如可以是圖1所示的形狀。能量射束例如可以使用對非晶矽層(a-Si膜)吸收大的紫外光的準分子雷射。

圖5是表示部分照射型雷射的結構的一例的示意圖。如圖5所示，表面上形成有a-Si膜4的玻璃基板1被放置於未圖示的放置臺，使其能夠沿著圖5中的箭頭方向以所需速度平移。在玻璃基板1的上方，沿著與玻璃基板1的移動方向交差的方向，配置有各個透鏡隔開適當距離排列的多透鏡陣列。使來自雷射光源(未圖示)的雷射向多透鏡陣列入射，從而使雷射按照各個透鏡經由不同的光路向隔開的多個所需位置進行部分照射。即，能夠進行部分雷射退火。由此，僅將a-Si膜4中溝道區域的所需區域選擇性地變成多晶矽層5(p-Si膜)。

接下來，進行成膜前清洗(S17)，並形成作為第二非晶矽層的a-Si膜6覆蓋通過退火工序變成多晶態的多晶矽層5和第一a-Si膜4(S18)。在a-Si膜6的表面上形成n+Si膜(n+矽層)7(S19)。n+Si膜7是源極電極8和漏極電極9的接觸層，是磷、砷等雜質的濃度高的半導體層。

接下來，進行曝光處理、顯影處理(S20)，並在n+Si膜(n+矽層)7上形成所需的圖形。所需的圖形可根據源極電極8、漏極電極9及半導體層的配置或結構適當決定。並且，為了使半導體層成為所需的結構，蝕刻a-Si膜4、6及n+Si膜7(S21)，並在蝕刻後的n+Si膜7上形成源極電極8和漏極電極9(S22)。

根據本實施方式的製造方法，並非向整面基板照射能量射束(例如雷射)，而是在第一非晶矽層4中溝道區域的所需位置(例如圖1例示的非晶矽層4)的第一非晶矽層4原封不動，而僅向其它位置的第一非晶矽層4即多晶矽層5(例如圖1例示的多晶矽層5)區域部分地照射能量射束，因此，僅實施退火工序即可形成溝道區域。由此，為了形成溝道區域，不需要對結晶化於整個基板表面的多晶矽層進行曝光處理、顯影處理及蝕刻處理的各項工序，能夠縮短製造工序。

圖6是表示本實施方式的薄膜電晶體的結構的第二實施例的主要部分的俯視示意圖。另外，在圖6中，從II-II線觀察的主要部分的剖視示意圖與圖2相同，從III-III線觀察的主要部分的剖視示意圖與圖3相同。如圖6所示，在第二實施例中，多晶矽層5的源極電極8側的大致一半形成為寬度方向上的尺寸大於源極電極8的寬度方向上的尺寸W的矩形。另一方面，多晶矽層5的漏極電極9側的大致一半，其寬度方向上的尺寸d1小於漏極電極9的寬度方向上的尺寸W的一方的矩形和寬度方向上的尺寸d2小於漏極電極9的寬度方向上的尺寸W的另一方的矩形隔開設置。此時，多晶矽層5和漏極電極9的寬度方向上的分界線的全長為(d1+d2)，(d1+d2)<W的關係成立。

第二實施例也與第一實施例相同，通過使分界線的全長(d1+d2)小於源極電極8或漏極電極9的寬度方向上的尺寸W，以溝道區域中與源極電極8或漏極電極9相鄰的區域或附近的區域為非晶矽層4，因此，能夠抑制導通電流降低，並使截止電流變小。

另外，在圖6的例中，多晶矽層5的漏極電極9側的大致一半形成為寬度方向上的尺寸(d1+d2)小於漏極電極9的寬度方向上的尺寸W的兩個矩形，但並不限定於此，也可以使多晶矽層5的源極電極8側的大致一半形成為寬度方向上的尺寸小於源極電極8的寬度方向上的尺寸W的兩個矩形。另外，在圖6中，形成為寬度方向上的尺寸為d1、d2的兩個矩形區域隔開配置的結構，但也可以使其配置有三個以上的矩形區域，另外，其形狀並不限定於矩形，可以設置為橢圓形、三角形、梯形等所需的形狀。

圖7A和圖7B是表示本實施方式的薄膜電晶體的結構的第三實施例的主要部分的俯視示意圖，圖8是表示從圖7A的IIX-IIX線觀察的主要部分的剖視示意圖。另外，在圖7A中，從II-II線觀察的主要部分的剖視示意圖與圖2相同。如圖7A所示，在第三實施例中，多晶矽層5的中央部分形成為寬度方向上的尺寸大於源極電極8或漏極電極9的寬度方向上的尺寸W的矩形。另一方面，多晶矽層5的漏極電極9側的部分和多晶矽層5的源極電極8側的部分形成為寬度方向上的尺寸d小於源極電極8或漏極電極9的寬度方向上的尺寸W的矩形。另外，如圖7B所示，也可以使多晶矽層5的中央部分的寬度方向上的尺寸小於源極電極8或漏極電極9的寬度方向上的尺寸W。另外，在圖7B的例中，多晶矽層5呈寬度方向上的尺寸d恆定的長方形，但並不限定於此，也可以使多晶矽層5的中央部分的寬度尺寸大於多晶矽層5的漏極電極9側和源極電極8側的部分的寬度方向上的尺寸，並使多晶矽層5的中央部分的寬度方向上的尺寸小於源極電極8或漏極電極9的寬度方向上的尺寸W。

通過使多晶矽層5與源極電極8的分界線的全長d小於源極電極8的寬度方向上的尺寸W，並且，使多晶矽層5與漏極電極9的分界線的全長d小於漏極電極9的寬度方向上的尺寸W，以溝道區域中與源極電極8和漏極電極9相鄰的區域或附近的區域為非晶矽層4，因此，能夠使截止電流進一步變小。

圖9是表示本實施方式的薄膜電晶體的結構的第四實施例的主要部分的俯視示意圖。與圖7中例示的第三實施例的不同之處在於，使多晶矽層5的漏極電極9側的部分的俯視形狀和多晶矽層5的源極電極8側的部分的俯視形狀為梯形，並且，使從多晶矽層5的中央部分朝向各電極的方向，其寬度方向上的尺寸變小。由此，使多晶矽層5與源極電極8和漏極電極9的分界線的長度變短，從而減少截止電流，並使多晶矽層5的俯視面積變大，從而能夠進一步抑制導通電流的降低。

圖10是表示本實施方式的薄膜電晶體的結構的第五實施例的主要部分的俯視示意圖。圖11是表示從圖10的XI-XI線觀察的主要部分的剖視示意圖。如圖10所示，在第五實施例中，多晶矽層5的中央部分形成為寬度方向上的尺寸d小於源極電極8或漏極電極9的寬度方向上的尺寸W的矩形。另一方面，多晶矽層5的漏極電極9側的部分和多晶矽層5的源極電極8側的部分形成為寬度方向上的尺寸大於源極電極8或漏極電極9的寬度方向上的尺寸W的矩形。

如上所述，通過使溝道區域的多晶矽層5的寬度方向上的最小尺寸d小於源極電極8或漏極電極9的寬度方向上的尺寸W，作為溝道區域，電阻大的非晶矽層4的區域增加，因此，相比多晶矽層的寬度方向上的尺寸與源極電極或漏極電極的寬度方向上的尺寸相同程度的情況，能夠使洩漏電流變小。

圖12是表示本實施方式的薄膜電晶體的結構的第六實施例的主要部分的俯視示意圖。另外，在圖12中，從XI-XI線觀察的主要部分的剖視示意圖與圖11相同。第六實施例與第五實施例不同，其多晶矽層5的中央部分，其寬度方向上的尺寸d1小於源極電極8或漏極電極9的寬度方向上的尺寸W的一方的矩形和寬度方向上的尺寸d2小於源極電極8或漏極電極9的寬度方向上的尺寸W的另一方的矩形隔開設置。此時，多晶矽層5的寬度方向上的最小尺寸為(d1+d2)，(d1+d2)<W的關係成立。

第六實施例的情況也與第五實施例的情況同樣地，其通過使溝道區域的多晶矽層5的寬度方向上的最小尺寸d小於源極電極8或漏極電極9的寬度方向上的尺寸W，作為溝道區域，電阻大的非晶矽層4的區域增加，因此，相比多晶矽層的寬度方向上的尺寸與源極電極或漏極電極的寬度方向上的尺寸相同程度的情況，能夠使截止電流變小。

圖13是表示本實施方式的薄膜電晶體的Vg-Id特性的一例的說明圖。在圖13中，橫軸表示Vg(柵極電極電壓)，縱軸表示Id(漏極電極電流)。另外，圖13中以符號A表示的曲線，示出圖1～圖3例示的第一實施例的特性，以符號B表示的曲線，示出圖6例示的第二實施例的特性。另一方面，以符號C表示的曲線，是指如後述圖15和圖16所示的現有的TFT，顯示在使溝道區域為多晶矽層，並將源極電極、漏極電極及多晶矽層向玻璃基板的表面投影時，源極電極和漏極電極的一部分分別與多晶矽層的一部分重疊的情況下的特性。另外，以符號D表示的曲線，示出由非晶矽層構成溝道區域的現有的TFT的特性。另外，為了方便，使導通電流是柵極電極電壓Vg為25V時的漏極電極電流Id，且截止電流是柵極電極電壓Vg為-15V時的漏極電極電流Id。

如圖13的符號C所表示，圖15和圖16所示的現有的TFT，俯視時其整個溝道區域由多晶矽層構成，因此，存在雖導通電流大，但截止電流也變大的缺點。另外，符號D所示的現有的TFT，俯視時其整個溝道區域由非晶矽層構成，因此，存在雖能夠使截止電流變小，但導通電流也變小的缺點。

另一方面，符號A和B所示的本實施方式的薄膜電晶體，能夠抑制導通電流降低，並使截止電流變小。另外，符號A所示的第一實施例相比符號B所示的第二實施例，能夠使截止電流進一步變小。

圖14是表示本實施方式的薄膜電晶體的遷移率和截止電流的一例的示意圖。在圖14中，橫軸表示多晶矽層5的寬度方向上的尺寸相對於源極電極8或漏極電極9的寬度方向上的尺寸W的比率r，縱軸表示遷移率和截止電流。如圖14所示，薄膜電晶體的遷移率具有隨著比率r増加而増加的特性。另外，薄膜電晶體的截止電流也具有隨著比率r増加而増加的特性。另外，圖14中的表示遷移率和截止電流的直線是為了簡便而示意性表示的直線，有時存在與實際的特性不同的情況。

本實施方式的薄膜電晶體，其多晶矽層5和源極電極8的分界線的全長相對於源極電極8的寬度方向上的尺寸的比率r，或多晶矽層5和漏極電極9的分界線的全長相對於漏極電極9的寬度方向上的尺寸的比率r，大於0.1且小於0.7。使上述比率r為0.1以下，則隨著溝道區域中的多晶矽層5的區域減少，非晶矽層4的區域增加，因此，溝道區域的電子的遷移率降低。在圖14的例中，例如，電子的遷移率降至小於容許值。

另外，使上述比率r為0.7以上，則隨著溝道區域中的多晶矽層5的區域増加，非晶矽層4的區域減少，因此，截止電流増加。在圖14的例中，例如，截止電流增至大於容許值。

使上述比率r大於0.1且小於0.7，則能夠抑制溝道區域中的電子的遷移率降低(即，無需降低導通電流)，並降低截止電流。

接下來，作為比較例對現有的TFT進行說明。圖15是表示現有的薄膜電晶體的結構的主要部分的剖視示意圖，圖16是表示現有的薄膜電晶體的結構的主要部分的俯視示意圖。現有的薄膜電晶體，在玻璃基板101的表面上形成有柵極電極102，形成有柵極絕緣膜103覆蓋柵極電極102。在柵極絕緣膜103的表面的柵極電極102的上側，形成有多晶矽層(poly-Si膜)104。

形成有非晶矽層(a-Si膜)105覆蓋多晶矽層104。在非晶矽層105的表面的所需位置，形成有n+矽層(n+Si膜)106。在n+矽層106的表面、非晶矽層105的側面、柵極絕緣膜103的表面，形成有具有所需圖形的源極電極107和漏極電極108。另外，如圖16所示，整個溝道區域由多晶矽層104形成。因此，存在雖電子的遷移率大，但截止電流也變大的問題。

圖17是表示現有的薄膜電晶體的製造方法的製造工序圖。如圖17所示，在玻璃基板101上形成柵極電極102(S101)，並在玻璃基板101的表面形成柵極絕緣膜103覆蓋柵極電極102(S102)。

在形成有柵極絕緣膜103的玻璃基板101的表面形成a-Si膜(S103)。為了將a-Si膜雷射退火，進行脫氫退火處理(S104)、雷射前清洗(S105)。

接下來，進行基於全面照射型雷射的a-Si膜的結晶化(S106)。

圖18是表示現有的全面照射型雷射的結構的一例的示意圖。如圖18所示，表面形成有a-Si膜的玻璃基板101被放置於未圖示的放置臺，使其能夠沿著圖15中的箭頭方向以所需速度平移。在玻璃基板101的上方，配置有具有與玻璃基板101的寬度方向(與平移方向相交差的方向)相同程度尺寸的長度的反射鏡。使來自雷射光源(未圖示)的雷射向反射鏡入射，從而雷射被照射到整個玻璃基板101表面。由此，a-Si膜全部變成多晶矽層(p-Si膜)。

接下來，對形成於玻璃基板101的整個表面的多晶矽層(p-Si膜)進行曝光處理和顯影處理(S107)，進一步進行蝕刻處理(S108)。由此，形成作為溝道區域的多晶矽層104。

接下來，進行成膜前清洗(S109)，並形成a-Si膜105覆蓋多晶矽層104(S110)。在a-Si膜105的表面上形成n+Si膜(n+矽層)106(S111)。

接下來，進行曝光處理、顯影處理(S112)，為了使半導體層成為所需的結構，將a-Si膜105和n+Si膜106進行蝕刻(S113)，並在蝕刻後的n+Si膜106上形成源極電極107和漏極電極108(S114)。

如圖18所示，相比對形成於整個基板表面上的非晶矽層，將能量射束(例如，雷射)照射至整面基板而使其變成多晶矽層之後，對多晶矽層進行曝光、顯影及蝕刻處理等各項工序，從而形成溝道區域的現有技術，根據本實施方式的製造方法，並非向整面基板照射能量射束(例如雷射)，而僅向第一非晶矽層中的溝道區域的所需區域部分地照射能量射束，因此，僅實施退火工序即可形成溝道區域內的多晶矽層。因此，不需要進行為了形成溝道區域的曝光、顯影及蝕刻處理等各項工序(圖18所示的步驟S107和S108工序)，從而能夠縮短製造工序。

本實施方式的薄膜電晶體能夠應用於顯示面板。即，通過將本實施方式的薄膜電晶體(TFT基板)和具有R(紅)、G(綠)、B(藍)色的濾色器基板設置成所需的間隙而粘合，並向TFT基板和濾色器基板之間注入液晶，從而能夠製造出TFT方式的液晶顯示面板(液晶顯示器)。由此，能夠提供一種截止電流小的顯示面板。

附圖標記說明

1 玻璃基板(基板)

2 柵極電極

3 柵極絕緣膜

4 第一非晶矽層

5 多晶矽層

6 第二非晶矽層

7 n+矽層

8 源極電極

9 漏極電極