一種基於pci-e接口的lte基帶終端模擬系統的製作方法
2023-05-19 10:52:31 1
專利名稱：一種基於pci-e接口的lte基帶終端模擬系統的製作方法
技術領域：
本發明涉及無線通訊領域，尤其涉及無線通訊領域中基於PCI-E接口的LTE基帶終端模擬測試技術。
背景技術：
在LTE增強型基站(eNodeB)的設計過程中，需要對基站設備進行全面的測試，包括軟體測試、硬體測試以及無線性能指標測試，對應地，LTE的基帶通信協議一致性測試、 無線性能指標一致性測試、無線資源管理一致性測試以及端到端的業務驗證測試構成了 eNodeB認證測試的基礎。一般來說，LTE系統設計架構包括PHY (Physical layer，物理層)、MAC (Media Access Control layer，媒體接入控制層)、RLC (fcidio Link Control layer，無線鏈路控制層)、PDCP (Packet Data Convergence Protocol layer，分組數據匯聚協議層)，RRC (Radio Resource Control layer，無線資源控制層)和 APPS (Application layer，應用層)。其中的PHY完成通信傳輸處理的大部分工作，是協議實現中最為複雜的部分，諸如傳輸時延，峰值吞吐量等性能指標幾乎都依靠PHY來實現。在傳統的測試方法中，往往使用信號發生器和頻譜分析儀來完成物理信道和數據傳輸的測試，其中信號發生器產生上行信號，頻譜分析儀檢驗下行信號。然而，這種上行信號和下行信號分開測試的方法，非常不利於LTE系統的物理層和協議要求上下行交互時的測試，諸如HARQ、RACH等。另一方面，依照終端測試方案而製造的測試儀器，體積龐大臃腫，甚至需要機架插板才能工作，佔地面積大，成本高，給實驗室測試帶來了諸多不便。此外，大部分終端測試模擬方案使用SRIO配合機架從背板實現數據傳輸，由於現有技術中， 雖然SRIO 2. 0協議標準可以支持16x，但是目前所有的硬體廠商只能做到虹，在此情形下， SRI02. 0標準的虹系列的實際有效傳輸速率僅為16(ibps (即5(ibps*4*0. 8，其中0. 8表示實際有效傳輸速率與最大傳輸速率之間的比值)，該傳輸速率在未來通信系統使用更大帶寬以及承載更大數據時，擴展性十分有限。有鑑於此，如何設計一種LTE基帶終端模擬測試系統，既保證LTE eNodeB設備的各項測試指標，提高測試的效率，又可以節約測試成本和佔用空間，是相關技術人員亟待解決的一項課題。
發明內容
本發明的目的是提供一種基於PCI-E接口的LTE基帶終端模擬系統。根據本發明的一個方面，提供一種基於PCI-E接口的LTE基帶終端模擬系統，該模擬系統包括PC主機，用於根據測試模式和配置參數來控制基帶終端仿真器，並轉發上行數據和下行數據；基帶終端仿真器，用於對所述模擬系統的PHY(物理層，Physical Layer)進行測試，包括數位訊號處理器(DSP)，用於處理LTE基帶終端通信協議和相關的應用協議；現場可編程門陣列(FPGA)，用於並行處理高速數位訊號和高重複性的數據運算；PCI-E接口，用於連接所述PC主機和所述基帶終端仿真器；eNodeB板，用於將下行數據經所述PC主機發送至所述基帶終端仿真器，並接收來自所述基帶終端仿真器的數據和性能反饋統計。與現有技術相比，本發明中基於PCI-E接口的LTE基帶終端模擬系統既保證 eNodeB設備的各項測試指標，提高測試的效率，又可以節約測試成本和佔用空間。此外，該系統還具有以下特點1) I/O吞吐率高達32(ibit/s，高於普通的終端測試方案1倍，具體地，PC主機使用 16x系列的PCI-E接口，PCI-E的實際傳輸效率為80 %，則PCI-E的最大速率為2. 5*16*0. 8， 等於 32Gbit/s ；2)用於測試的成型設備非常小巧，完全可以插入PC主機的插槽中，無需受限於外部機架，不但減少了佔用空間，還有效節約了成本；3)其靈活小巧的外形並不會使設備低於任何其他終端測試設備的性能，使LTE基帶終端測試操作更加方便。
通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發明的其它特徵、目的和優點將會變得更明顯圖1示出依據本發明一個方面的基於PCI-E接口的LTE基帶終端模擬系統的結構框圖；以及圖2說明依據本發明一優選實施例的基於PCI-E接口的LTE基帶終端模擬系統的基帶終端仿真器的結構示意圖。 附圖中相同或相似的附圖標記代表相同或相似的部件。
具體實施例方式下面結合附圖對本發明作進一步詳細描述。如前所述，在現有的傳統測試方法中，往往使用信號發生器和頻譜分析儀來完成物理信道和數據傳輸的測試，其中信號發生器產生上行信號，頻譜分析儀檢驗下行信號。然而，這種上行信號和下行信號分開測試的方法，非常不利於LTE系統的物理層和協議要求上下行交互時的測試。為了解決這一技術困擾，基帶終端模擬方案應當既具備通信終端的通信功能又具備模擬測試功能，具體來說，用於測試的基帶終端模擬系統除了具有普通手機的全部功能之外，其核心功能是實現完整的無線空中信號發送和接收測試，並實現對無線信令的分析以及大量符合協議規定的異常案例模擬和多用終端仿真測試，從而實現對基站系統的協議覆蓋性測試、功能和性能測試。圖1示出依據本發明一個方面的基於PCI-E接口的LTE基帶終端模擬系統的結構框圖。參照圖1，模擬系統1包括基帶終端仿真器11、PC主機12和eNodeB板13。其中，基帶終端仿真器11包括PCI-E接口 111、現場可編程門陣列(FPGA)112和數位訊號處理器(DSP) 113，並且通過現場可編程門陣列112和數位訊號處理器113經由PC 主機12來與eNodeB板13進行數據傳送，以完成對模擬系統1的PHY進行測試。PCI-E接口 111，用於連接所述PC主機和所述基帶終端仿真器。更詳細地，來自基帶終端仿真器111的上行數據經數位訊號處理器113產生和現場可編程門陣列112處理後，由該PCIE接口 111轉發至PC主機12，最終到達eNodeB板13。另一方面，來自eNodeB 板13的下行數據經由PC主機12轉發至該PCI-E接口 111，並最終到達數位訊號處理器113 和/或現場可編程門陣列112。優選地，PCI-E接口 111的傳輸速率大於上行數據或下行數據的信號發送/接收速率，例如，LTE系統中在20MHz帶寬、IQ數據、16bit位寬、30. 72M採樣率、MIMO (2天線)的情形下，其速率約為2Gpbs，該速率可以視為LTE的峰值速率，則採用 PCI-E接口 111可以保證數據傳輸時不會丟失。現場可編程門陣列112，用於並行處理高速數位訊號和高重複性的數據運算。具體地，FPGA晶片負責並行處理、重複性和大量的數據運算、高速數位訊號處理，因此，採用現場可編程門陣列112可以實現對於多個用戶設備的信道仿真。數位訊號處理器113，用於處理LTE基帶終端通信協議和相關的應用協議。具體地，數位訊號處理器113作為基帶終端仿真器11的主控制器，通過PCI-E接口 111來完成與PC主機12的數據傳送，處理通信協議和其它相關的應用協議，協調並控制各外部設備之間的工作等。其中，數位訊號處理器113依靠自身靈活、強大的運算通信機制，展現出強大的數據處理能力，從而非常適合LTE基帶通信協議的處理。其中，PC主機12，用於根據測試模式和配置參數來控制基帶終端仿真器11，並轉發上行數據和下行數據。具體地，PC主機12設有PCI插槽，當基帶終端仿真器11的PCI-E 接口板卡插入該插槽時，完成與PC主機12之間的連接，從而轉發來自eNodeB板13的下行數據以及來自基帶終端仿真器11的上行數據。其中，eNodeB板13，用於將下行數據經所述PC主機12發送至所述基帶終端仿真器11，並接收來自所述基帶終端仿真器11的數據和性能反饋統計。此外，在將基帶終端仿真器11連接至eNodeB時，每個基帶終端仿真器11均可以加載自己的信道模型AWGN信道、Spatial信道和Jakes信道。其中，AffGN信道是最簡單的信道類型，它經常用作測試的規則重點，通常規定了測試時較大數值的循環模擬次數。 Spatial信道是LTE系統中較不常用但是具有很多改進特徵的信道模型之一，該信道可以提供非衰落的多徑，每條路徑添加單獨的時頻偏移，對於隨機無線性能測試特別是標準一致性測試，Spatial信道提供了必須且可實現的多信號衰落模型。Jakes信道適用於單獨的時域衰減，但其並不模擬Spatial信道模型所提供的空間域機制。優選地，所述現場可編程門陣列還包括PCI-E控制模塊，與所述PCI-E接口 111相連接，用於提供高性能的數據傳輸。進一步，所述PCI-E控制模塊包括物理層、數據鏈路層和傳輸協議層，並且所述數據鏈路層以及所述傳輸協議層將數據按批次組包，數據包在層與層之間傳遞時設置附加的校驗和以及幀信息。優選地，所述基帶終端仿真器11基於下列至少任一項測試信息對所述模擬系統的PHY進行測試基帶通信協議一致性；無線性能指標一致性；無線資源管理的一致性；端到端的業務驗證。圖2說明依據本發明一優選實施例的基於PCI-E接口的LTE基帶終端模擬系統的基帶終端仿真器的結構示意圖。參照圖2，基帶終端仿真器包括FPGA、DSP和PCI-E連接器。 在一優選實施例中，所述基帶終端仿真器11還包括EEPR0M，該EEPROM以I2C通訊方式連接至所述數位訊號處理器(DSP)，用於配置RCW (Reset Control Word，重置控制字)狀態寄存器。此外，所述基帶終端仿真器11還包括4通道的高速I/O接口，用於在所述數位訊號處理器(DSP)和所述現場可編程門陣列(FPGA)之間進行數據交互。為了存儲和加載PC主機用來控制基帶終端仿真器11的配置參數，還可設置第一 Flash器件，以SPI通訊方式連接至所述現場可編程門陣列。在另一優選實施例中，所述基帶終端仿真器11還包括第二 Flash器件，以SPI通訊方式連接至所述數位訊號處理器，用於執行啟動操作。在又一優選實施例中，來自基帶終端仿真器的上行數據由所述數位訊號處理器產生且由所述現場可編程門陣列處理後，通過所述PCI-E接口 111傳送至所述eNodeB板13。此外，所述基帶終端仿真器11還包括兩路Khernet接口，分別連接至所述FPGA 和所述DSP，用於對所述FPGA和所述DSP進行功能升級。可替換地，所述PC主機通過所述 PCI-E接口也可用於對所述FPGA和所述DSP進行功能升級。此外，所述基帶終端仿真器11還包括可編程邏輯器件(CPLD)，用於提供時鐘信號和復位信號至所述FPGA和所述DSP。進一步，所述PC主機12通過所述PCI-E接口 111發送控制信號，以管理所述CPLD。為了全面地測試LTE系統除了 PHY之外的其他各協議子層，所述模擬系統還包括上層終端仿真器，用於測試MAC、RLC、PDCP, RRC和APPS。與現有技術相比，本發明中的模擬系統既保證eNodeB設備的各項測試指標，提高測試的效率，又可以節約測試成本和佔用空間。此外，該系統還具有以下特點1)1/0吞吐率高達32(ibit/s，高於普通的終端測試方案1倍；幻用於測試的成型設備非常小巧，完全可以插入PC主機的插槽中，無需受限於外部機架，不但減少了佔用空間，還有效節約了成本; 3)其靈活小巧的外形並不會使設備低於任何其他終端測試設備的性能，使LTE基帶終端測試操作更加方便。對於本領域技術人員而言，顯然本發明不限於上述示範性實施例的細節，而且在不背離本發明的精神或基本特徵的情況下，能夠以其他的具體形式實現本發明。因此，無論從哪一點來看，均應將實施例看作是示範性的，而且是非限制性的，本發明的範圍由所附權利要求而不是上述說明限定，因此旨在將落在權利要求的等同要件的含義和範圍內的所有變化涵括在本發明內。不應將權利要求中的任何附圖標記視為限制所涉及的權利要求。此外，顯然「包括」 一詞不排除其他單元或步驟，單數不排除複數。裝置權利要求中陳述的多個單元或裝置也可以由一個單元或裝置通過軟體或者硬體來實現。第一，第二等詞語用來表示名稱，而並不表示任何特定的順序。
權利要求
1.一種基於PCI-E接口的LTE基帶終端模擬系統，其中，所述模擬系統包括PC主機，用於根據測試模式和配置參數來控制基帶終端仿真器，並轉發上行數據和下行數據；基帶終端仿真器，用於對所述模擬系統的PHY(物理層，Physical Layer)進行測試，包括數位訊號處理器(DSP)，用於處理LTE基帶終端通信協議和相關的應用協議； 現場可編程門陣列(FPGA)，用於並行處理高速數位訊號和高重複性的數據運算； PCI-E接口，用於連接所述PC主機和所述基帶終端仿真器；eNodeB板，用於將下行數據經所述PC主機發送至所述基帶終端仿真器，並接收來自所述基帶終端仿真器的數據和性能反饋統計。
2.根據權利要求1所述的模擬系統，其中，所述FPGA還包括PCI-E控制模塊，與所述 PCI-E接口相連接，用於提供高性能的數據傳輸。
3.根據權利要求2所述的模擬系統，其中，所述PCI-E控制模塊包括物理層、數據鏈路層和傳輸協議層，並且所述數據鏈路層以及所述傳輸協議層將數據按批次組包，數據包在層與層之間傳遞時設置附加的校驗和以及幀信息。
4.根據權利要求1至3中任一項所述的模擬系統，其中，所述基帶終端仿真器基於下列至少任一項測試信息對所述模擬系統的PHY進行測試-基帶通信協議一致性； -無線性能指標一致性； -無線資源管理的一致性； -端到端的業務驗證。
5.根據權利要求1至4中任一項所述的模擬系統，其中，所述基帶終端仿真器還包括 EEPR0M，以I2C通訊方式連接至所述DSP，用於配置RCW(Reset Control Word，重置控制字) 狀態寄存器。
6.根據權利要求1至5中任一項所述的模擬系統，其中，所述基帶終端仿真器還包括4 通道的高速I/O接口，用於在所述DSP和所述FPGA之間進行數據交互。
7.根據權利要求1至6中任一項所述的模擬系統，其中，所述基帶終端仿真器還包括第一Flash器件，以SPI通訊方式連接至所述FPGA，用於存儲和加載所述配置參數。
8.根據權利要求1至7中任一項所述的模擬系統，其中，所述基帶終端仿真器還包括第二Flash器件，以SPI通訊方式連接至所述DSP，用於啟動所述DSP。
9.根據權利要求1至8中任一項所述的模擬系統，其中，所述上行數據由所述DSP產生且由所述FPGA處理後，通過所述PCI-E接口傳送至所述eNodeB板。
10.根據權利要求1至9中任一項所述的模擬系統，其中，所述基帶終端仿真器還包括兩路Khernet接口，分別連接至所述FPGA和所述DSP，用於對所述FPGA和所述DSP進行功能升級。
11.根據權利要求1至10中任一項所述的模擬系統，其中，所述PCI-E接口還用於對所述FPGA和所述DSP進行功能升級。
12.根據權利要求1至11中任一項所述的模擬系統，其中，所述基帶終端仿真器還包括可編程邏輯器件(CPLD)，用於提供時鐘信號和復位信號至所述FPGA和所述DSP。
13.根據權利要求12所述的模擬系統，其中，所述PC主機通過所述PCI-E接口發送控制信號，以管理所述CPLD。
14.根據權利要求1至13中任一項所述的模擬系統，其中，所述模擬系統還包括上層終端仿真器，用於測試MAC、RLC、PDCP, RRC和APPS。
全文摘要
本發明提供了一種基於PCI-E接口的LTE基帶終端模擬系統，該模擬系統包括PC主機，用於根據測試模式和配置參數來控制基帶終端仿真器，並轉發上行和下行數據；基帶終端仿真器，用於對模擬系統的物理層進行測試，包括數位訊號處理器，用於處理LTE基帶終端通信協議和相關的應用協議；現場可編程門陣列，用於並行處理高速數位訊號和高重複性的數據運算；PCI-E接口，用於連接PC主機和基帶終端仿真器；eNodeB板，用於將下行數據發送至基帶終端仿真器，並接收來自基帶終端仿真器的數據和性能反饋統計。與現有技術相比，本發明的模擬系統既保證eNodeB設備的各項測試指標，提高測試的效率，又可節約測試成本和佔用空間。
文檔編號H04W24/06GK102572911SQ20101061907
公開日2012年7月11日 申請日期2010年12月28日 優先權日2010年12月28日
發明者劉飛, 張小藝, 楊麗霞, 謝丹力 申請人:上海貝爾股份有限公司