一種解決dv微影對準標誌破壞的方法
2023-05-14 03:04:11 1
一種解決dv微影對準標誌破壞的方法
【專利摘要】一種解決DV微影對準標誌破壞的方法，包括如下步驟：步驟一，DV微影光罩上設置DV對準標誌圖形，進行DV微影工藝：在待處理晶圓上定義DV對準標誌圖形；步驟二，刻蝕待處理晶圓上DV對準標誌圖形，形成溝槽形式的DV對準標誌；步驟三，TE微影光罩上設置類DV對準標誌圖形，進行TE微影工藝：在待處理晶圓上定義類DV對準標誌圖形；步驟四，進行TE幹法蝕刻：幹法刻蝕所述DV對準標誌的溝槽。本發明一種解決DV微影對準標誌破壞的方法，在TE微影工藝時，將DV對準標誌上的光阻打開，TE蝕刻將蝕刻DV對準標誌溝槽內的殘留物，使TE蝕刻後，DV對準標誌溝槽內沒有殘留物，使後續工藝可以正常的進行，有效的解決了因DV對準標誌被破壞而嚴重影響產品良率的問題。
【專利說明】一種解決DV微影對準標誌破壞的方法
【技術領域】
[0001]本發明涉及一種半導體集成電路製造工藝方法，特別是涉及一種解決DV微影對準標誌破壞的方法。
【背景技術】
[0002]在UTS (Ultra Thin Stacking:超薄層)技術中，連結pixel wafer (像素晶圓)和logical wafer (邏輯晶圓)金屬層的工藝是非常關鍵的技術，通常包括如下步驟:第一步，進行SE (SEiSilicon Etch，矽刻蝕)工藝，並停在二氧化矽上；第二步，在SE溝槽內進行DV (DV:Deep Via Etch,深孔工藝)工藝來連結 pixel wafer 與 logical wafer ;第三步，蝕刻pixel wafer,露出pixel wafer的金屬層，在此稱為TE(TE:Trench Etch,溝槽工藝)工藝；第四步，形成連接層，連結pixel wafer和logical wafer。微影技術必須使用對準工藝來防止SE、DV和TE的錯位。目前，UTS深洞(連結兩層金屬)微影對準工藝採用的對準標記為溝槽形式，在連結UTS的pixel wafer和logical wafer金屬層的工藝過程中,在填銅和沉積氮化矽後發現DV微影對準標誌被破壞，並產生大量剝落薄膜掉在晶圓上，嚴重影響接下來的工藝和產品的良率，如圖1和圖2所示，圖1為DV對準標誌被破壞的俯視結構示意圖；圖2為DV對準標誌被破壞的剖示圖；TE蝕刻後，發現DV對準標誌溝槽側壁有大量的殘留物(包含C、S1、0)，如圖3所示，圖3為TE蝕刻後DV對準標誌溝槽示意圖；DV對準標誌溝槽側壁有大量的殘留物將導致接下來銅的阻擋層在有些區域覆蓋不好，在填銅後，沉積氮化矽的過程中，由於高溫(約400攝氏度)，導致銅擴散到矽中，最後導致DV對準標誌被破壞，並產生大量剝落薄膜掉在晶圓上。
【發明內容】
[0003]本發明提供一種解決DV微影對準標誌破壞的方法，解決因DV微影對準標誌被破壞，而嚴重影響產品的良率的問題。
[0004]為解決上述技術問題，本發明提供一種解決DV微影對準標誌破壞的方法，包括如下步驟:
[0005]步驟一，DV微影光罩上設置DV對準標誌圖形，進行DV微影工藝:在待處理晶圓上定義DV對準標誌圖形；
[0006]步驟二，刻蝕所述待處理晶圓上的DV對準標誌圖形，形成溝槽形式的DV對準標誌；
[0007]步驟三，TE微影光罩上設置類DV對準標誌圖形，所述類DV對準標誌圖形的位置與所述DV微影光罩上的DV對準標誌圖形的位置相同；所述類DV對準標誌圖形的形狀與所述DV微影光罩上的DV對準標誌圖形的形狀相同；
[0008]進行TE微影工藝:在待處理晶圓上定義類DV對準標誌圖形，所述類DV對準標誌圖形覆蓋所述DV對準標誌；
[0009]步驟四，進行TE幹法蝕刻:幹法刻蝕所述DV對準標誌的溝槽。[0010]現有技術由於TE微影工藝不開DV對準標誌上的光阻，光阻和表面被破壞的矽粘結在一起，TE光阻去除將產生大量的殘留物在DV對準標誌溝槽內。本發明所述方法通過在TE微影工藝定義類DV對準標誌的圖形，將DV對準標誌上的光阻打開，這樣TE蝕刻將蝕刻DV對準標誌溝槽內的殘留物，採用幹法蝕刻使TE蝕刻後，DV對準標誌溝槽內沒有殘留物，在接下來進行的工藝中銅的阻擋層將很好地覆蓋在矽表面，防止銅的擴散，從而避免DV對準標誌被破壞，有效的解決了因DV對準標誌被破壞而嚴重影響產品的良率的問題，節約了生產成本。
[0011]進一步，所述類DV對準標誌的圖形的尺寸比所述DV對準標誌的圖形的尺寸大
0.3um以上。
[0012]上述進一步方案的有益效果是:在TE微影工藝中準確的將DV對準標誌上的光阻打開，保證TE蝕刻能蝕刻DV對準標誌。
【專利附圖】
【附圖說明】
[0013]圖1為DV對準標誌被破壞的俯視結構示意圖；
[0014]圖2為DV對準標誌被破壞的剖示圖；
[0015]圖3為TE蝕刻後DV對準標誌溝槽示意圖；
[0016]圖4為本發明一種解決DV微影對準標誌破壞的方法實施例的流程圖。
【具體實施方式】
[0017]以下結合附圖對本發明的原理和特徵進行描述，所舉實例只用於解釋本發明，並非用於限定本發明的範圍。
[0018]圖4為本發明一種解決DV微影對準標誌破壞的方法實施例的流程圖，如圖4所示，一種解決DV微影對準標誌破壞的方法，包括如下步驟:
[0019]步驟一，DV微影光罩上設置DV對準標誌圖形，進行DV微影工藝:在待處理晶圓上定義DV對準標誌圖形；
[0020]步驟二，刻蝕待處理晶圓上的DV對準標誌圖形，形成溝槽形式的DV對準標誌；
[0021]步驟三，TE微影光罩上設置類DV對準標誌圖形，類DV對準標誌圖形的位置與DV微影光罩上的DV對準標誌圖形的位置相同；類DV對準標誌圖形的形狀與DV微影光罩上的DV對準標誌圖形的形狀相同；進行TE微影工藝:在待處理晶圓上定義類DV對準標誌圖形，類DV對準標誌圖形覆蓋DV對準標誌。一般微影工藝包括如下步驟:在待處理晶圓上塗覆一光阻層；利用光罩進行曝光步驟，利用顯影液將要去除的光阻洗掉，完成在光阻上的圖案轉移。在本實施例中，TE微影光罩上設計類DV對準標誌，將DV對準標誌上的光阻打開，這樣在進行TE蝕刻時將蝕刻DV對準標誌溝槽內的殘留物；TE微影光罩上的類DV對準標誌和DV微影光罩上的DV對準標誌的圖形和位置相同，類DV對準標誌圖形尺寸比DV對準標誌圖形尺寸大0.3um以上，保證TE蝕刻能蝕刻DV對準標誌。
[0022]步驟四，進行TE幹法蝕刻:幹法刻蝕所述DV對準標誌的溝槽；採用幹法蝕刻使TE蝕刻後，DV對準標誌溝槽內沒有殘留物。
[0023]本發明一種解決DV微影對準標誌破壞的方法，使用本發明所述方法，DV微影對準標誌沒有被破壞，晶圓不再遭受剝落薄膜影響，接下來的工藝不受影響，產品的良率大大地提聞，有效的節約了生廣成本。
[0024]以上所述實施步驟和方法僅僅表達了本發明的一種實施方式，描述較為具體和詳細，但並不能因此而理解為對本發明專利範圍的限制。在不脫離本發明專利構思的前提下，所作的變形和改進應當都屬於本發明專利的保護範圍。
【權利要求】
1.一種解決DV微影對準標誌破壞的方法，包括如下步驟: 步驟一，DV微影光罩上設置DV對準標誌圖形，進行DV微影工藝:在待處理晶圓上定義DV對準標誌圖形； 步驟二，刻蝕所述待處理晶圓上的DV對準標誌圖形，形成溝槽形式的DV對準標誌； 步驟三，TE微影光罩上設置類DV對準標誌圖形，所述類DV對準標誌圖形的位置與所述DV微影光罩上的DV對準標誌圖形的位置相同；所述類DV對準標誌圖形的形狀與所述DV微影光罩上的DV對準標誌圖形的形狀相同； 進行TE微影工藝:在待處理晶圓上定義類DV對準標誌圖形，所述類DV對準標誌圖形覆蓋所述DV對準標誌； 步驟四，進行TE幹法蝕刻:幹法刻蝕所述DV對準標誌的溝槽。
2.如權利要求1所述一種解決DV微影對準標誌破壞的方法，其特徵在於，所述類DV對準標誌圖形的尺寸比所述DV對準標誌圖形的尺寸大0.3um以上。
【文檔編號】H01L23/544GK103762207SQ201410003732
【公開日】2014年4月30日 申請日期:2014年1月3日 優先權日:2014年1月3日
【發明者】董金文, 張國民 申請人:武漢新芯集成電路製造有限公司