形成浮動柵存儲單元的存儲器陣列自對準法和存儲器陣列的製作方法

2023-04-26 10:45:11

專利名稱:形成浮動柵存儲單元的存儲器陣列自對準法和存儲器陣列的製作方法
技術領域：
本發明涉及形成浮動柵存儲單元的半導體存儲器陣列的自對準方法。本發明也涉及這種類型的浮動柵存儲單元的半導體存儲器陣列。
背景技術：
使用浮動柵貯存電荷的非易失半導體存儲單元和在半導體襯底內形成這樣的非易失存儲單元的存儲器陣列在本領域是熟知的。特別是，這種浮動柵存儲單元或者是分裂柵型的，或者是堆棧柵型的。
半導體浮動柵存儲單元陣列的製造工藝所面臨的問題之一是不同部分如源，漏，控制柵和浮動柵的對準。隨著半導體工藝的集成設計尺寸的減小，需要減小最小金屬平版印刷，對精確對準的要求變得更加至關重要了。不同部分的對準也決定了半導體產品生產的成品率。
自對準技術在本領域是眾所周知的。自對準是指這麼一個加工過程，在其一個或多個工序裡包含了一個或多個材料，這些材料的特性是在這個加工工序裡相互被自動對準。相應的，本發明使用了自對準技術來製造具有浮動柵存儲單元類型的半導體存儲器陣列。
對縮小存儲單元陣列的尺寸以便儘量增加單片上的存儲單元數目有著持續性的需要。眾所周知，成對形成存儲單元，每一對共享一個源區，相鄰的成對單元共享一共用的漏區，這樣就可減少存儲單元陣列的尺寸。然而，位線和漏區的連接仍佔用了陣列的很大面積。存儲單元對之間的接觸孔和字線間隔經常佔用位線面積，這強烈取決於平版印刷，觸點對準，和觸點集成度。另外，為字線電晶體保留了明顯的間距，這間距大小由平版印刷加工和接點比例設置。
需要具有單元尺寸顯著縮小的非易失浮動柵類型的存儲單元。

發明內容
本發明通過大大減小位線連接和字線電晶體所需的空間，提供了一種形成尺寸縮小了的存儲單元的自對準方法，以及用這種方法形成的存儲單元陣列，從而解決了上面提到的問題。
本發明的這種電可寫和電可擦的存儲器器件包括具有第一導電類型的半導體材料襯底；一些在襯底上形成的分離的隔離區，這些隔離區基本上彼此平行的在第一方向上延伸，每對相鄰的隔離區之間有一個有源區；在襯底的表面內形成多個溝槽，這些溝槽基本上彼此平行的在基本上與第一方向垂直的第二方向上延伸穿過隔離區和有源區；以及每一個有源區內的多個存儲單元。每一個存儲單元包括在具有第二導電類型的襯底內形成的第一分離區和第二分離區，在襯底內其兩者間形成溝道區，其中第二區在其中一個溝槽下面形成，並且溝道區有基本上沿著這條溝槽側壁延伸的第一部分和基本上沿著襯底表面延伸的第二部分，一個導電浮動柵布置在至少是這個溝道區的一部分上並且與之隔離。多個導電控制柵，每一個都沿著其中一個有源區延伸，其中每一個控制柵都有布置在溝槽內的第一部分。
本發明的另一方面，就是形成一種半導體存儲單元陣列的方法，它包括下列步驟在半導體襯底內形成多個基本上彼此平行的在第一方向上延伸的第一區，其中襯底有第一導電類型，第一區有第二導電類型；在半導體襯底的表面內形成多個溝槽，其中這些溝槽與第一區隔離且基本平行於第一區；在有第二導電類型襯底內形成多個基本上彼此平行的第二區，每個第二區在第一方向上延伸並且在其中一個溝槽下面形成，其中襯底內的多個溝道區每一個都有基本上沿著這條溝槽側壁延伸的第一部分和基本上沿著在這一溝槽與其中一個第一區之間的襯底表面延伸的第二部分；形成多個用導電材料作的浮動柵，每個浮動柵布置在其中一個溝道區的至少一部分上並且與之隔離；形成多個用導電材料作的控制柵，每個控制柵都有一個布置在其中一個溝槽內的第一區。
本發明的另一方面是一種在半導體襯底內形成的半導體存儲單元工作的方法，存儲單元包括一個具有第一導電類型的半導體材料襯底；一個布置在這個襯底表面上並且與之隔離的浮動柵；以及在襯底內形成的具有第二導電類型的第一隔離區和第二隔離區，在這兩個隔離區之間有一非線性溝道區，其中來自第二區的電子通過這個溝道區決定的路逕到達浮動柵。此方法包括以下步驟將一個正電壓加到浮動柵上，使從第二區流出的電子經過溝道區的第一部分注入浮動柵。
根據本發明的第一方面，提供了一種電可編程和電可擦的存儲器件陣列，包括具有第一導電類型的半導體材料襯底；在襯底上形成的分離的隔離區，這些隔離區彼此平行，在第一方向上延伸，每對相鄰的隔離區之間有一個有源區；在襯底表面內形成的多個溝槽，這些溝槽彼此平行，穿過隔離區和有源區沿與第一方向垂直的第二方向延伸；每個有源區具有多個存儲單元，每個存儲單元包括在襯底內形成的具有第二導電類型的分開的第一和第二區，在襯底內這兩個區之間形成一個溝道區，其中第二區在溝槽的其中一個的下方形成，其中溝道區具有沿著這一溝槽側壁延伸的第一部分和沿著襯底表面延伸的第二部分，一個布置在至少是溝道區的一部分和所述第一區的一部分上且與之隔離的導電浮動柵；和分別沿著有源區延伸的多個導電控制柵，其中每個控制柵都有布置在溝槽內的第一部分；其中對於每個存儲單元，用厚度允許電荷的福勒-諾德海姆隧道穿過的絕緣層使浮動柵與控制柵的其中一個絕緣。
根據本發明的第二方面，提供了形成半導體存儲單元陣列的方法，包括下列步驟在半導體襯底內形成多個彼此平行且沿第二方向延伸的第一區，其中襯底有第一導電類型，而第一區有第二導電類型；在半導體襯底表面裡形成多個與第一區分開的且平行於第一區的溝槽；在有第二導電類型的襯底內形成多個彼此平行的第二區，每個第二區沿第二方向延伸同時在溝槽的其中一個的下面形成，其中襯底內規定了多個溝道區，每個溝道區有沿著溝槽的其中一個的側壁延伸的第一部分和沿著在這一個溝槽和第一區的其中一個之間的襯底表面延伸的第二部分；形成多個用導電材料作的浮動柵，每個浮動柵布置在至少是這些溝道區中的一個溝道區的一部分和第一區的其中一個的至少一部分上且與之隔離；和形成多個用導電材料作的控制柵，每個控制柵都有布置在溝槽的其中一個內的第一部分；在每個浮動柵和這些控制柵中的一個控制柵之間形成一層其厚度允許電荷的福勒-諾德海姆隧道穿過的絕緣材料。
根據本發明的第三方面，提供了一種使在半導體襯底內形成的半導體存儲單元工作的方法，存儲單元包括具有第一導電類型的半導體材料的襯底、布置在襯底表面上且與之隔離的浮動柵和在襯底內形成的具有第二導電類型的分離的第一和第二區，兩區之間有非線性溝道區，其中溝道區規定了用來自第二區的電子對浮動柵編程的路徑，這種方法包括下列步驟將正向電壓從第一區耦合到浮動柵；和與正向電壓耦合同時，促使電子從第二區流動，經由溝道區的第一部分把電子注入浮動柵。
從以下詳細說明可以清楚地看到本發明的其他目的和特性。



圖1A-1K是半導體結構的剖面視圖，依次示出了形成本發明的浮動柵存儲單元的非易失存儲器陣列的半導體結構的工藝步驟。
圖1L是示出了根據本發明的工藝形成的有源區和非有源區以及其與源線和位線的交叉點的頂視圖。
圖1M是示出處理根據本發明的工藝形成的非有源區的後續步驟的剖面視圖。
圖1N是示出處理根據本發明的工藝形成的有源區的後續步驟的剖面視圖。
圖10是示出處理根據本發明的工藝形成的非有源區的後續步驟的剖面視圖。
圖2A是示出根據本發明的工藝形成的有源區和非有源區以及其與源線和位線的交叉點和位帶注入區的頂視圖。
圖2B是其中一個第二溝槽的剖面視圖，包含本發明的位帶注入區。
圖3是本發明的存儲單元陣列的示意圖，在溝槽側壁區內形成的控制柵電晶體部分示意性的示為垂直柵極。
圖4是有源區的剖面視圖，示出了本發明的存儲單元結構。
圖5是示出了本發明的存儲單元陣列的工作的示意圖。
圖6A-6K是半導體結構的剖面視圖，依次示出了在形成本發明的浮動柵存儲單元的非易失存儲器陣列中處理圖1C的半導體結構的第一替代工藝步驟。
圖7A-7D是半導體結構的剖面視圖，依次示了在形成本發明的浮動柵存儲單元的非易失存儲器陣列中處理出圖6F的半導體結構的第二替代工藝步驟。
圖8A-8N是半導體結構的剖面視圖，依次示出了在形成本發明的浮動柵存儲單元的非易失存儲器陣列中處理半導體結構的第三替代工藝步驟。
圖9是第三替換實施例的有源區的剖面視圖，示出了本發明的存儲單元結構。
圖10是第三替換實施例的有源區的剖面視圖，包括使多晶矽塊88與源區34絕緣的氧化層。
具體實施方式
本發明的方法示於圖1A-10，從半導體襯底10開始，襯底10優先選用P型，這在本領域內是眾所周知的。下面描述的這些層的厚度將取決於設計規則和工藝技術的發展。這裡描述的厚度是0.13微米的工藝。然而，本領域的技術人員能夠理解，本發明並不局限於任何具體工藝技術的產生，也不局限於下文所描述的任何工藝參數的具體值。如圖1A所示，利用任一眾所周知的技術如氧化或澱積(舉例來說，化學氣相澱積或CVD)在襯底10上形成一層很薄的絕緣材料12，例如厚度約為80的二氧化矽(以下簡稱「氧化物」)。利用任一熟知的工藝如低壓CVD或LPCVD在絕緣層12上澱積厚度約為700的導電層14，例如多晶矽(以下簡稱「ploy」)。多晶矽層14可通過離子注入摻雜。另一厚度約為3000的絕緣層18，例如氮化矽(以下簡稱「氮化物」)，最好用CVD工藝澱積在多晶矽層14上。
生成了二氧化矽層12，多晶矽層14，和氮化矽層18後，用常規的光版印刷以下述方法在這個結構中形成半凹進的第一溝槽20。在氮化矽層18上應用合適的阻光材料19並且通過掩模工序使得從一些所選的平行條狀區(要形成第一溝槽20的區域)有選擇性地去掉阻光材料19。去掉阻光材料19的地方，用標準的氮化矽刻蝕工藝(舉例來說，各向異性氮化矽刻蝕)去掉暴露的氮化矽層18，留下了一些氮化矽塊22和在這些塊之間形成的第一溝槽20。隨後用選擇性的多晶矽刻蝕使得多晶矽層14的頂部凹進去，並且在多晶矽層14和氮化矽塊22接觸處形生斜面區24。第一溝槽20的寬度W可以小到和所用工藝的最小的金屬印刷特性一樣。阻光材料19沒有被去掉的地方，在下面的氮化矽層18，多晶矽層14和二氧化矽層12都保持不變。最後的結構如圖1B所示。
進一步處理此結構去掉剩下的阻光材料19。然後，用熱氧化工藝氧化多晶矽層14，在多晶矽層14暴露的部分上形成透鏡形的氧化層26，如圖1C所示。透鏡形狀取決於下面的多晶矽層14的斜面部分24和阻擋了多晶矽和氮化矽的接觸面處的氧化的氮化矽區22。
在這個結構上(例如用常規化學氣相澱積(CVD))形成氮化矽薄層28(約400)，氮化矽薄層用來保護透鏡形的氧化層26。然後沿著第一溝槽20的側壁表面形成絕緣隔離部32。隔離部的形成在本領域內是眾所周知的，涉及到在結構外圍上澱積一種材料，再用各向異性刻蝕工藝從這個結構的一些水平表面去掉這種材料，而在這個結構的垂直方向表面的接觸處保留了大量的這種材料。可以用對氮化矽層28有良好的刻蝕選擇性的任何絕緣材料形成隔離部32。在圖1C所示的結構中，通過在整個結構上澱積一層厚的氧化物層30(約2500)，來形成氧化物絕緣隔離部32，如圖1D所示。用一種各向異性刻蝕工藝，例如眾所周知的反應離子刻蝕(RIE)，來去掉澱積的氧化層30，但留下隔離部32，如圖1E所示。這種刻蝕工藝用氮化矽層28作為刻蝕阻擋。
通過對在隔離部32之間留下的暴露的各層材料進行各向異性刻蝕的一系列工序形成第一溝槽20的更窄更低的部分21，此刻蝕工序是從去掉氮化矽層28的暴露部分的薄氮化矽刻蝕工序開始。這種氮化矽刻蝕用氧化層26作為刻蝕阻擋，同時也去掉氮化矽塊22頂上的氮化矽層28的暴露部分。然後，用氧化物刻蝕去掉氧化層26的暴露部分，用多晶矽層14作為刻蝕阻擋。在此刻蝕工序過程中，去掉了一些暴露的隔離氧化部32。然後用多晶矽刻蝕工序去掉多晶矽層14的暴露部分，露出每個第一溝槽20底部的氧化層12。然後在此結構的整個表面上進行適當的離子注入。如果離子有足夠的能量穿透每個第一溝槽20內的氧化層12的暴露部分，就會在襯底10內形成第一區(源線區)34。在所有的其他區內，這些離子被下面的結構吸收，而不會起任何作用。在與第一溝槽20較低部分21自對準的平行線裡形成注入的源區34。沿著陣列的邊緣用掩模(未示出)來阻止區34的注入和防止鄰近的源區34連在一起發生短路。最後結構如圖1F所示。
在此結構上澱積一層厚的氧化層36，用平面氧化物刻蝕工序(例如，化學機械拋光或CMP刻蝕)，刻蝕厚氧化層36直到氮化矽塊22的頂部，氮化矽塊22用作刻蝕阻擋。再用各向異性刻蝕將氧化層36刻蝕到低於氮化矽塊22頂部以下，最後結構如圖1G所示。
首先通過氮化矽刻蝕工藝去掉氮化矽塊22和氮化矽層28的暴露部分，再通過多晶矽刻蝕工藝去掉多晶矽層14的暴露部分，形成一些向下延伸至氧化層12的平行第二溝槽38。最後結構如圖1H所示。
通過各向異性氧化物刻蝕工藝去掉在第二溝槽38底部的氧化層12的暴露部分和氧化層26，使襯底10的一些部分暴露出來。用矽刻蝕工藝去掉多晶矽層14的暴露部分，並使第二溝槽38延伸至襯底10的內部(適合的深度約為0.2微米)。在此結構的整個表面上再一次進行適當的離子注入。這次離子注入在襯底10內位於第二溝槽38的下方形成第二區40(隱埋位線區)。第二溝槽38的外部，離子被絕緣氧化層36阻擋，在這裡離子沒有作用。最後結構如圖1I所示。
用氧化物刻蝕(優選幹氧刻蝕，用氮化矽層28作為刻蝕阻擋)去掉除第一溝槽20較低部分21內以外的氧化層36。隨後用薄層氮化矽刻蝕去掉氮化矽層28(用氧化層26作為刻蝕阻擋)。再用例如HTO氧化物澱積工藝在整個結構的上面，包括內部第二溝槽38，形成一層薄的氧化層42。最後結構如圖1J所示。
在此結構上澱積一層厚的多晶矽層44(例如約0.18微米)，包括填充第二溝槽38。用離子注入或原位工藝摻雜多晶矽層44。在多晶矽層44的頂部形成一層可選的金屬化矽(多晶化物)(未示出)，通過在此結構上澱積金屬如鎢，鈷，鈦，鎳，鉑，或鉬，並且進行退火，使這熱金屬流動且滲入多晶矽層44的頂部形成多晶化物導電層。最後結構如圖1K所示。如後面描述的，氧化層42和氧化層26的一部分一起，形成絕緣層，其厚度允許福勒-諾德海姆(Fowler-Nordheim)隧道穿過。
因此，利用掩模工序形成圖1K所示的結構，帶用沿第一方向延伸的溝槽38。按著下面的方法形成一些平行的有源和非有源條狀區，它們延伸穿過且垂直於第二溝槽38的第一方向。將阻光材料加到在圖1K所示的結構上，執行掩模工序從平行條狀區46有選擇的去掉阻光材料，如圖1L所示。此掩模工序確定了交替的平行有源(字線)區48(在此區內形成有源存儲單元)和非有源區46(在此區內形成非有源存儲單元)。然後進行一系列刻蝕處理，這些刻蝕處理並不影響有源區48(因為有源區被阻光材料保護)。首先，進行(幹法)多晶矽刻蝕，去掉非有源區46內第二溝槽38外的暴露的多晶矽層44，用氧化層42作為刻蝕阻擋。然後進行氧化物刻蝕，去掉多晶矽層14上暴露的氧化層42和26，用多晶矽層14作為刻蝕阻擋。隨後進行多晶矽刻蝕，去掉多晶矽層14和第二溝槽38內剩下的多晶矽層44。然後去掉有源區48內的阻光材料。有源區48保持圖1N所示的結構沒用改變，而非有源區46內的最後結構如圖1M所示。
在此結構上形成一層薄的氧化層50(例如，熱生長，THO，或CVD澱積)，隨後在此結構上澱積一層厚的氧化層52，填位非有源區46內的第二溝槽38。用平整氧化物刻蝕(例如，CMP)使氧化層52變平。再用氧化物刻蝕使得在有源區48內的多晶矽層44完全暴露。有源區48內的最後結構如圖1N所示(與圖1K相同)，非有源區46內的結構如圖10所示。
圖2A示出了所得到的存儲單元陣列的頂視圖，它包括一些交替相間的有源區48和非有源區46的行，和一些在襯底10內形成的交替相間的源線區34和第二(位線)溝槽38的列。位線區40在第二(位線)溝槽38下方形成。
如圖2A和2B所示，在陣列一邊緣處形成位線帶注入區54，在注入區內，第二(隱埋位線)區40高於矽襯底10的表面。有好幾種方法可形成第二區40的隆起部分。用掩模覆蓋此結構，但不包括位於第二區40的隱埋部分和表面部分之間的間隙。進行注入工序，選擇注入能量，使得被注入的區域連接第二區40的隱埋部分和表面部分。或者，也可以用大角度注入在溝槽38底部形成第二區40，這也會產生高於襯底表面的第二區40的隆起部分。
在襯底10上面形成一些接觸點56(優先選用金屬)，與第二區(隱埋位線)40的隆起部分電接觸。通過在整個結構上澱積鈍化物，例如BPSG58，形成接觸點56。進行掩模工序以確定在第二區(隱埋位線)40隆起部分上的刻蝕區。在掩模區裡有選擇地刻蝕掉BPSG58，產生接觸孔，此孔通過金屬澱積和平面凹蝕填以導電金屬56。通過在BPSG58上金屬掩模來添加連接接觸點56的位線連接部60。也以同樣的方法在一個或多個非有源區46裡形成和源線區34連接的金屬接觸點62，包括氧化物刻蝕去掉布置在源區34上的氧化層12，36，50和52的一些部分。應該注意到，可以在存儲器陣列的末端，和/或在一個或多個穿過存取器單元陣列的中間位置形成條帶注入區。
圖3是通過上述工藝形成的存儲單元陣列的電路示意圖。有多個存儲單元64排列成一些行和列。字線行(WL1，WL2，WL3，……WLn+1)與沿有源區48行寬延伸的多晶矽層44的條相應。交替相間的位線(BL1，BL2，……)和源線(SL1，SL2，……)的列與在襯底內形成的穿過有源區48的行的隱埋位線區40和源線區34分別相應。
圖4示出了在有源區48裡形成的存儲單元64的所得到的結構。第一和第二區34/40形成了每個單元的源區和漏區(儘管本領域的技術員知道源和漏在工作期間是可交換的)。多晶矽層14構成浮動柵，布置在第二溝槽38裡和浮動柵14上的多晶矽層44的部分構成的每個存儲單元的控制柵。每個單元的溝道區66是襯底的在源區和漏區34/40之間的表面部分。每個存儲單元的溝道區66有兩個垂直連接在一起的部分，垂直部分68沿第二溝槽38的垂直壁延伸，水平部分70在第二溝槽38和源區34之間延伸。浮動柵14布置在溝道區66的水平部分70和源區34的一部分上，並且與它們隔離。每個浮動柵14都有一個尖形邊72，尖形邊72對著一個槽口，此槽口是在第二溝槽38邊緣上的控制柵44內形成的。如圖4所示，本發明的工藝形成了彼此成鏡像的存儲單元對，在第二溝槽38的每一側上形成一個存儲單元，溝槽38共享公共的位線區40。同樣，來自存儲單元不同鏡像組的鄰近的存儲單元之間共享每個源線區34。存儲單元的整行共享一個多晶矽層44，對於這一行的所有存儲單元，此多晶矽層44起著控制柵的作用。
存儲單元工作下面將結合圖4和圖5說明存儲單元的工作。這種存儲單元的工作及工作原理在美國的專利5,572,054中也有說明，通過帶有浮動柵和控制柵的非易失存儲單元，其中浮動柵控制柵隧道，和由此形成的存儲單元陣列的工作及工作原理的參考予以引用。
為了初始化擦除在給定的有源區48內所選的存儲單元64，將存儲單元64的源區34和漏區40接地。將+12伏正向高電壓加到控制柵44上。通過福勒-諾德海姆隧道機理導致了浮動柵14上的電子穿過氧化層42建立起通向控制柵44的隧道，浮動柵14留下正電荷。由於在每個浮動柵14上形成的尖形邊72，增強了隧道效應。應該注意的是，因為控制柵44是沿有源區48的寬度延伸的，所以在所選的有源區48內，整行存儲單元64被「擦除」。
當要求寫所選的存儲單元64時，低電壓(例如，0.5-1.0V)加到它的漏區40上。接近MOS結構的閾值電壓(約+1.8伏)的正向電壓加到控制柵44上，此MOS結構的閾值電壓由控制柵44決定。正向高電壓9或10伏，加到源區34上。由漏區40產生的電子經由溝道區66的弱反向垂直部分68從漏區40流向源區34。當電子到達溝道區66的水平部分70時，將遇到浮動柵14末端附近的高電勢(因為浮動柵14與有正電荷的源區34有比與控制柵44更強的電容耦合)。電子將加速且變得活躍，它們中的絕大部分穿過絕緣層12注入浮動柵14。地和Vdd(約1.5-3.3伏，取決於器件的電源電壓)分別加到在不包含所選的存儲單元64的存儲單元的列的源線34和位線40上，以及加到不包含所選的存儲單元64的存儲單元的行的控制柵44上。這樣只有在所選的行和列裡的存儲單元64才會被寫。
直到浮動柵14的末端附近的電荷減少到不能再沿著水平的溝道區部分70維持很高的表面電勢使之產生熱電子，浮動柵14上的電子注入才會停下來。就這一點來講，浮動柵14內部的電子或負電荷將會減少從漏區40流到浮動柵14的電子。
最後，為讀取所選的存儲單元64，將它的源區34接地。將約為+1伏的讀取電壓加到它的漏區40，同時約1.5-3.3伏的電壓(取決於器件的電源電壓)加到它的控制柵44上。假如浮動柵14被正向充電(也就是浮動柵14進行電子放電)，那麼溝道區66的水平部分70(直接位於浮動柵14下面)導通。當控制柵44被提高到讀取電壓時，溝道區66的垂直部分68(直接與控制柵44鄰近)也導通。這樣整個溝道區66將導通，使電流從源區34流向漏區40。這就是「1」狀態。
相反，假如浮動柵14被反向充電，溝道區66的水平部分70(直接位於浮動柵14下面)不是弱導通就是完全截止。即使控制柵44和漏區40被提高到讀取電壓時，只有很小的電流或是無電流流經溝道區66的水平部分70。這樣，要麼是和「1」狀態相比電流非常小，要麼是根本沒有電流。此方式下，存儲單元66被寫成「0」狀態。未被選的列和行的源線34、位線40和控制柵44接地，因此只有所選的存儲單元64被讀出。
存儲單元陣列包含外圍電路，外圍電路包含常規的行地址解碼電路，列地址解碼電路，感應放大電路，輸出緩衝電路和輸入緩衝電路，這在本領域內是眾所周知的。
本發明使存儲單元陣列尺寸小，編程效率高。存儲器陣列尺寸被減小至將近為原來的50％，因為位線區40隱埋在襯底10的內部，且位線區40與第二溝槽自對準，此處由於平版印刷加工、接觸對準和接觸集成度的限制，使得沒有浪費空間。通過本發明，用0.18和0.13微米的工藝加工，可以分別獲得約為0.21微米或0.14微米的單元面積。通過「瞄準」浮動柵14處的溝道區66的垂直部分68，可以大幅度的提高編程效率。在常規的編程方案中，溝道區內的電子在平行於浮動柵的路徑裡流動，較少的電子得到加熱並且注入浮動柵。估計編程效率(注入的電子數和電子總數的比值)大約在1/1000。然而，由於溝道區的第一部分決定了直接「瞄準」浮動柵的電子路徑，本發明的編程效率估計接近於1/1，絕大數電子都注入浮動柵。
同時根據本發明，在溝槽38的側壁內形成的控制柵區可以在不影響單元尺寸的情況下分別對導電性和防穿通性最優化。另外，通過在具有不同於第一導電類型的第二導電類型(例如，P型)的阱內嵌入具有第一導電類型(例如，N型)的源區，和採用不影響存儲單元導電特性的其它子表面注入一起，使源區34和隱埋位線區40之間的穿通抑制最優化。而且，讓源區34和隱埋位線區40垂直和水平分開，使可靠參數更容易優化，而不影響單元尺寸。
第一替代實施方案圖6A至圖6K示出了一項類似於圖4所示的形成存儲單元結構工藝的可替代工藝。這個替代工藝從如圖1C所示的相同結構開始，只是省略了形成氮化矽薄層28。取而代之的，在氮化矽塊22和氧化層26(約2500)上直接澱積厚氧化層30，如圖6A所示。各向異性刻蝕工藝(例如RIE)用來去掉被澱積的氧化層30，但不包括隔離部32，如圖6B所示。此刻蝕工藝使用多晶矽層14作為刻蝕阻擋，所以氧化層26在第一溝槽20的中心底部位置的的部分也被去掉了。
通過多晶矽刻蝕工序形成第一溝槽20的較窄較低的部分21，用此刻蝕工序去掉多晶矽層14在隔離部32之間的的暴露部分，以便露出每個第一溝槽20底部的氧化層12。在此結構的整個表面進行適當的離子注入。如果離子有足夠的能量穿透每個第一溝槽20內的氧化層12的暴露部分，就在襯底10內形成第一區(源線區)34。在所有的其他區裡，離子被下面的結構吸收，此處離子沒有作用。在一些平行線內形成注入的源區34，這些平行線與第一溝槽20的較低部分21自對準。沿陣列邊緣用掩模(未示出)來阻擋注入區34和防止鄰近的源區34連在一起發生短路。最後的結構如圖6C所示。
在此結構上澱積一層厚的氧化層36，再進行平整氧化物刻蝕工序(例如，化學機械拋光或CMP刻蝕)，將厚氧化層36刻蝕到用氮化矽塊22作為刻蝕阻擋的頂部。再將氧化層36刻蝕到氮化矽塊22頂部的下方，最後結構如圖6D所示。
用氮化矽刻蝕工藝去掉氮化矽塊22和形成延伸至多晶矽層14的第二溝槽38。通過在此結構上澱積一層氮化矽(約200-400)在第二溝槽38的側壁上形成氮化矽隔離部76，隨後用氮化矽刻蝕工藝去掉除氮化矽隔離部76以外的被澱積的氮化矽層，如圖6E所示。用多晶矽刻蝕工序去掉多晶矽層14在隔離部76之間的暴露部分，從而使第二溝槽38向下延伸至氧化層12。最後結構如圖6F所示。
用氧化物刻蝕工藝去掉位於第二溝槽38底部氧化層12的暴露部分，使襯底10在隔離部76之間的部分暴露出來。用矽刻蝕工藝將第二溝槽38向下延伸至襯底10的內部，適宜的深度為0.2微米。對此結構的整個表面進行適當的離子注入。離子注入在襯底10內位於第二溝槽38的下方形成第二區(隱埋位線區)40。第二溝槽38的外部，離子被絕緣氧化層36所阻擋，此處離子沒有作用。最後結構如圖6G所示。
用氮化矽刻蝕去掉氮化矽隔離部76，從而暴露出氧化層26的末端。用可控的氧化物刻蝕去掉暴露的氧化層26的末端，暴露出浮動柵14的尖形邊72，如圖6H所示。在整個結構上，包括在第二溝槽38內和在浮動柵尖形邊72的上面，用例如HTO氧化物澱積工藝形成一層薄的氧化層42。將一層厚的多晶矽層44(約0.18微米)澱積在氧化層42上，包括填充第二溝槽38。可以通過離子注入或原位工藝對多晶矽層44摻雜。通過在此結構上澱積金屬如鎢，鈷，鈦，鎳，鉑，或鉬，並且進行退火，使這熱金屬流動且滲入多晶矽層44的頂部以形成多晶化物導電層，在多晶矽層44的頂部形成可選的金屬化矽(多晶化物)層(未示出)。最後結構如圖6I所示。
在此結構上應用阻光材料，並且用掩模工序從平行條狀區46(見圖1L)有選擇的去掉阻光材料。掩模工序確定了交替相間的平行有源(字線)區48(在此區內形成有源存儲單元)和非有源區46(在此區內形成非有源存儲單元)。然後完成一系列刻蝕處理，這些處理不影響有源區48(有源區48由阻光材料保護)。首先，進行(幹法)多晶矽刻蝕，去掉非有源區46內第二溝槽38外側的暴露的多晶矽層44，用氧化層42作為刻蝕阻擋。然後進行氧化物刻蝕，去掉氧化層42，36和26的暴露部分，用多晶矽層14作為刻蝕阻擋。接著進行多晶矽刻蝕，去掉多晶矽層14且保留第二溝槽38內側的多晶矽層44。再去掉有源區48裡的阻光材料。有源區48與圖6I所示的結構保持不變，而非有源區46內的最後結構同圖1M所示的一樣。
在此結構上形成一層薄的氧化層50(例如，熱生長，THO，或CVD澱積)，隨後在此結構上澱積一層厚的氧化層52，填充非有源區46內的第二溝槽38。用平整氧化物刻蝕(例如CMP)使氧化層52變平。隨後用氧化物刻蝕使得在有源區48內完全暴露多晶矽層44。有源區48內的最後結構如圖6J所示(與圖6I相同)，非有源區46內的結構如圖6K所示。
第一替代實施方案的優點是在浮動柵14和控制柵44的水平部分之間設置了一層附加的厚的氧化層36，減小了兩者之間的耦合電容。耦合電容的減小會增強擦除操作和寫操作。這個實施方案同時在控制柵上形成可選的突出部分78，此突出部分較好的外伸了浮動柵14的尖形邊72，使得在擦除操作過程中有更好的隧道效應。
第二替代實施方案圖7A-圖7D示出了形成與圖4所示相類似的存儲單元結構的第二替代工藝。這個替代工藝以與圖6F所示的相同的結構作為開始，但是通過澱積一層厚的氮化矽層(約400-600)，隨後進行幹法氮化矽刻蝕，在第二溝槽38內形成第二氮化矽隔離部80。最後結構如圖7A所示。
通過氧化物刻蝕處理，去掉位於第二溝槽38底部的氧化層12的暴露部分，使襯底10在隔離部80之間的部分暴露。用矽刻蝕工藝使第二溝槽38延伸至襯底10的內部，適宜的深度為0.2微米。在此結構的整個表面上進行適當的離子注入。離子注入在襯底10內部位於第二溝槽38的下面形成第二區(隱埋位線區)40。第二溝槽38的外部，離子被絕緣氧化層36阻擋，此處離子沒有作用。最後結構如圖7B所示。
用氮化矽刻蝕去掉氮化矽隔離部76和80，使氧化層26的末端暴露。用可控的氧化物刻蝕去掉暴露的氧化層26末端，使浮動柵14的尖形邊暴露，如圖7C所示。此氧化物刻蝕也去掉了位於氮化矽隔離部80下面的氧化層12的暴露部分。
在整個結構上，包括在第二溝槽38內和浮動柵尖形邊72上面，用例如HTO氧化物澱積工藝形成一層薄的氧化層42。在氧化層42上澱積一層厚的多晶矽層44(約0.18微米)，包括填充第二溝槽38。可以通過離子注入或原位工藝摻雜多晶矽層44。通過在此結構上澱積金屬如鎢，鈷，鈦，鎳，鉑，或鉬，並且進行退火，使這熱金屬流動且滲入多晶矽層44的頂部以形成多晶化物導電層，在多晶矽層44的頂部形成可選的金屬化矽(多晶化物)層(未示出)。最後結構如圖7D所示。然後，用如對圖6J和圖6K所說明的餘下工序完成對此結構的加工。
第二替代實施方案的優點是在襯底內的第二溝槽38的邊緣和浮動柵14的邊緣之間提供了一個偏移Δ。這個偏移Δ引起控制柵4 4的一部分與溝道區66的水平部分77的第一部分相重疊，而浮動柵與溝道區第二部分的餘下(第二)部分相重疊。因此，對於本實施方案，垂直部分68沒有「瞄準」浮動柵。而是，本實施方案採用常規的熱電子編程給隱埋位線區40加了橋，此處溝道區內的電子因熱電子注入而平行流向浮動柵。此外，本實施方案在單元操作過程中對於寫幹擾的抵抗性更好，因為在低壓讀工作過程中電子沒有「瞄準」浮動柵，或者在存儲單元在寫操作過程中沒有被選擇時，電子不太可能會不利的注入浮動柵。
第三實施方案圖8A至圖8N示出了形成本發明的存儲單元結構的第三替代工藝。此工藝從在襯底10上形成一層絕緣材料84(例如氮化矽)開始。通過使用阻光材料和進行掩模工序從所選的平行條狀區去掉阻光材料，在氮化矽層84內形成多個平行溝槽86。用各向異性氮化矽刻蝕去掉條狀區裡氮化矽層84的暴露部分，使溝槽86延伸至襯底10，如圖8A所示。在此結構的表面進行適當的離子注入，使得在襯底內形成第一區(源區)，處在與溝槽86自對準的平行線內。最後結構如圖8A所示，溝槽86定在氮化矽塊84之間。
此結構上澱積一層多晶矽88，填充溝槽86，如圖8B所示。用平面多晶矽刻蝕工藝(例如CMP)刻蝕多晶矽層88直至氮化矽塊84的頂部，氮化矽塊84用作刻蝕阻擋。最後結構如圖8C所示，多晶矽塊88被氮化矽塊84分開。
然後對此結構進行氧化處理，在多晶矽塊88暴露的頂部表面上形成氧化層90，如圖8D所示。用氮化矽刻蝕工藝去掉氮化矽塊84，使第二溝槽92定在多晶矽88之間，延伸至襯底10。隨後進行線性氧化工藝(例如HTO氧化物澱積)，在此結構上，包括在第二溝槽92的內側，形成一層薄的氧化層94。最後結構如圖8E所示。
在此結構上澱積一層厚的物質(例如氮化矽)96(見圖8F)，隨後進行各向異性氮化矽刻蝕處理去掉氮化矽96，但不包括緊靠第二溝槽92側壁的氮化矽隔離部98(見圖8G)。進行氧化物刻蝕以去掉位於第二溝槽92底部的氧化層94的暴露部分，使襯底10的部分暴露。最後結構如圖8H所示。應該注意的是，可用氧化層代替隔離材料96，此情況下在形成隔離部之後不必進行氧化物刻蝕處理。
用矽刻蝕工藝去掉襯底10的位於第二溝槽92的底部和氮化矽隔離部98的中間的暴露部分。此刻蝕工藝將第二溝槽92向下延伸至襯底10的內部(優選的深度約為一個特徵尺寸深，即，在0.15微米的工藝中，溝槽92是大約0.15微米深)，此處襯底10內第二溝槽92的較低部分92a的寬度與位於襯底10上面的第二溝槽92的較高部分92b的氮化矽隔離部98的間距相當。在此結構的整個表面再一次進行適當的離子注入。在襯底10內位於第二溝槽92下面形成第二區40(隱埋位線區)。最後結構如圖8I所示。
用氮化矽刻蝕去掉氮化矽隔離部98。可選用氧化物刻蝕和氧化工藝去掉氧化層94，並且在多晶矽塊88的暴露部分和襯底10上重新形成厚度與先前不同但合乎需要的氧化層。在此結構上澱積一層厚的多晶矽層100，填充第二溝槽92，如圖8J所示。通過離子注入或原位工藝摻雜多晶矽層100。隨後進行多晶矽刻蝕，去掉多晶矽層100，但不包括位於第二溝槽的較高部分92b內的多晶矽隔離部102，如圖8K所示。一些剩餘的多晶矽層104被留在第二溝槽92的底部，它對存儲單元的形成或工作沒有結構性的作用。
用氧化工藝在多晶矽隔離層102暴露的表面上形成氧化層106。如後面描述的，氧化層106的厚度允許福勒-諾德海姆隧道穿過。此氧化工藝也把所有剩餘的多晶矽層104封閉在氧化層裡。取決於和多晶矽層102(它形成存儲單元的浮動柵)的連接比率，可選的氧化物刻蝕工序在形成氧化層106前去掉多晶矽塊88上和溝槽92內的氧化層94和90，其中用來形成氧化層106的氧化工藝也在多晶矽塊88上和溝槽92內形成氧化層。在此結構上澱積一層厚的多晶矽層108，填充溝槽92且在多晶矽隔離部102和多晶矽塊88上延伸(並且與之隔離)。最後結構如圖8L所示。
至此，用掩模工序，使第二溝槽92沿第一方向延伸形成了如圖8L所示的結構。交叉延伸且垂直於第二溝槽92第一方向的平行有源區和非有源條狀區，用與上圖1K所說明的相同方法(即掩模工序確定交替相間平行有源(字線)區48和非有源區46，多晶矽刻蝕和氧化物刻蝕從非有源區46去掉多晶矽層108，氧化層90/94，和多晶矽隔離部102)形成。在去掉有源區48內的阻光材料之後，厚的氧化物澱積工序用厚的氧化層110覆蓋有源區和非有源區。氧化物CMP平整工藝使氧化層110頂部表面變平。最後的有源區結構如圖8M所示，最後的非有源區結構如圖8N所示。
圖9示出了在有源區48內通過第三替代實施方案形成的存儲單元的最後結構。第一和第二區34/40為每一個單元形成源和漏區(儘管本領域內的技術人員知道源和漏在工作期間可以調換)。多晶矽隔離部102形成浮動柵，布置在第二溝槽92內和浮動柵102上的部分多晶矽層108形成每一個存儲單元的控制柵。每個存儲單元的溝道區66是襯底在源區和漏區34/40之間的表面部分。每個存儲單元的溝道區66有兩個以垂直方式連接在一起的部分，垂直部分68沿第二溝槽92的垂直壁延伸，水平部分70在第二溝槽92和源區34之間延伸。浮動柵102直接布置在溝道區66的水平部分70上，但與之隔離。如圖9所示，本發明的工藝形成了彼此鏡像的存儲單元對，在共享共有位線區40的第二溝道92的每一側壁上形成存儲單元。同樣，在存儲單元的不同鏡像組的相鄰存儲單元之間共享每一源線區34。整行存儲單元共享單一一個多晶矽層108，此多晶矽層108是作為在這個整行內的所有存儲單元的控制柵。
圖9所示的存儲單元結構包括「隆起源線」88，意味著導電多晶矽塊88沿源線34延伸(且與之電連接)，但布置在襯底表面上。隆起源線88有側壁，這些側壁橫向與浮動柵102的側壁鄰接，但是通過氧化層94相互隔離。此構造在隆起源線88和浮動柵102之間提供了電容耦合(浮動柵和源區34不需要重疊，因此減小了存儲單元的尺寸)。每個浮動柵102都有朝向控制柵108的尖形邊112，用來增強與控制柵108之間的電場。通過第三替代實施方案，多晶矽塊88與源區34自對準，浮動柵102在多晶矽塊88和控制柵108之間自對準(這樣就與溝道區66的第一和第二部分68/70自對準)。
值得注意的是，在隆起源線88和鄰近的浮動柵102之間的電容耦合通過在隆起源線88和源區34之間生長一層絕緣層而增強。例如，在多晶矽層88澱積之前，進行氧化工序使得在襯底表面上形成氧化層114(見圖8B)，這導致了圖10所示的最後結構。由於多晶矽塊88利用氧化層114與源區34絕緣，因此可以獨立於源區34而給多晶矽塊88加電壓。因此，和源區34相比，多晶矽塊88可以加更高的電壓，以便在寫過程中更好的將一個較高的電壓電容耦合給浮動柵102，並且可以將一個負電壓加到多晶矽塊88上，使擦除操作更有效。
應該理解，本發明不局限於上述的和這裡所闡述的實施方案，而是涵蓋了本申請所要求的範圍內的任何變型。例如，第二溝槽可以以有任意形狀延伸入襯底內，而不僅僅是圖裡所示的伸長的矩形形狀。同樣，雖然前面的方法描述了用適當摻雜的多晶矽作為導電材料形成存儲單元，但本領域內的普通技術人員都明白任何適當的導電材料都可以被使用。另外，任何適當的絕緣物都可以用來代替二氧化矽或氮化矽。而且，刻蝕特性與二氧化矽(或任何絕緣物)和多晶矽(或任何導電體)不同的任何材料都可以用來替代氮化矽。此外，不是所有的方法步驟都必需確切按所說明或要求的順序執行，而是可以按照允許正確形成本發明的存儲單元的任何順序執行。另外，上面描述的發明示出是在均勻摻雜的襯底內形成的，但是根據此項發明所知道的和預料的，存儲單元元件也可以在襯底的阱區內形成，將阱區摻雜成具有一個與襯底其他區不同的導電類型。最後，可以將單層的絕緣材料或導電材料形成為多層這樣的材料，反之亦然。
權利要求
1.一種電可編程和電可擦的存儲器件陣列，包括具有第一導電類型的半導體材料襯底；在襯底上形成的分離的隔離區，這些隔離區彼此平行，在第一方向上延伸，每對相鄰的隔離區之間有一個有源區；在襯底表面內形成的多個溝槽，這些溝槽彼此平行，穿過隔離區和有源區沿與第一方向垂直的第二方向延伸；每個有源區具有多個存儲單元，每個存儲單元包括在襯底內形成的具有第二導電類型的分開的第一和第二區，在襯底內這兩個區之間形成一個溝道區，其中第二區在溝槽的其中一個的下方形成，其中溝道區具有沿著這一溝槽側壁延伸的第一部分和沿著襯底表面延伸的第二部分，一個布置在至少是溝道區的一部分和所述第一區的一部分上且與之隔離的導電浮動柵；和分別沿著有源區延伸的多個導電控制柵，其中每個控制柵都有布置在溝槽內的第一部分；其中對於每個存儲單元，用厚度允許電荷的福勒-諾德海姆隧道穿過的絕緣層使浮動柵與控制柵的其中一個絕緣。
2.根據權利要求
1的電可編程和電可擦的存儲器件陣列，其中每個存儲單元還包括一個布置在第一區上的導電材料塊，其中浮動柵在與導電材料塊橫向相鄰且與之隔離的地方布置。
3.根據權利要求
2的電可編程和電可擦的存儲器件陣列，其中浮動柵是隔離部。
4.根據權利要求
3的電可編程和電可擦的存儲器件陣列，其中每個浮動柵包括兩條邊，這兩條邊朝控制柵的其中一個延伸。
5.根據權利要求
2的電可編程和電可擦的存儲器件陣列，其中對於每個存儲單元，第一區和導電材料塊電連接.
6.根據權利要求
2的電可編程和電可擦的存儲器件陣列，其中每個存儲單元還包括布置在第一區和導電材料塊之間的絕緣材料層，其中絕緣材料使第一區與導電材料塊之間電絕緣。
7.根據權利要求
1的電可編程和電可擦的存儲器件陣列，其中每個控制柵具有布置在浮動柵上並且與之隔離的第二部分。
8.根據權利要求
7的電可編程和電可擦的存儲器件陣列，其中控制柵在第一部分和第二部分相遇點形成凹口，其中浮動柵包含朝著凹口延伸的邊。
9.根據權利要求
1的電可編程和電可擦的存儲器件陣列，還包括一層沿著每個隔離區延伸並填充位於隔離區內的那部分溝槽的隔離材料層。
10.根據權利要求
9的電可編程和電可擦的存儲器件陣列，其中位於每個隔離區內的隔離材料層布置在一對相鄰有源區裡的控制柵之間。
11.根據權利要求
1的電可編程和電可擦的存儲器件陣列，其中每個存儲單元還包括一層沿著溝槽的側壁部分形成的且在控制柵的其中一個和浮動柵之間延伸的絕緣材料層。
12.根據權利要求
11的電可編程和電可擦的存儲器件陣列，其中每個存儲單元的絕緣材料層包括一個沿著溝槽的側壁部分在控制柵的其中一個和溝道區第一部分之間形成的第一部分；和一個在控制柵所述其中一個的下面和浮動柵的上面形成的第二部分。
13.根據權利要求
1的電可編程和電可擦的存儲器件陣列，其中每個溝道區第一部分沿與襯底表面垂直的方向延伸。
14.根據權利要求
13的電可編程和電可擦的存儲器件陣列，其中對於每個溝道區，溝道區第一部分沿與溝道區第二部分垂直的方向延伸。
15.根據權利要求
1的電可編程和電可擦的存儲器件陣列，其中這些第二區在襯底內隱埋的多個導電線的其中一個裡整體地形成在一起，其中每個導電線沿第二方向延伸同時包括朝襯底表面向上延伸的隆起部分。
16.根據權利要求
1的電可編程和電可擦的存儲器件陣列，其中對於每個存儲單元，溝槽有一個在其內部形成凹槽的側壁部分，其中這些控制柵第一部分的其中一個包括與凹槽相應的突出部分，在浮動柵的一部分上延伸且與之隔離。
17.根據權利要求
1的電可編程和電可擦的存儲器件陣列，其中對於每個存儲單元溝槽有一個帶有形成在其中的凹槽的側壁部分，控制柵第一部分的其中一個包括與凹槽相應的突出部分，在溝道區第二部分的第一部分上延伸且與之隔離，和浮動柵布置在溝道區第二部分的第二部分上且與之隔離。
18.形成半導體存儲單元陣列的方法，包括下列步驟在半導體襯底內形成多個彼此平行且沿第二方向延伸的第一區，其中襯底有第一導電類型，而第一區有第二導電類型；在半導體襯底表面裡形成多個與第一區分開的且平行於第一區的溝槽；在有第二導電類型的襯底內形成多個彼此平行的第二區，每個第二區沿第二方向延伸同時在溝槽的其中一個的下面形成，其中襯底內規定了多個溝道區，每個溝道區有沿著溝槽的其中一個的側壁延伸的第一部分和沿著在這一個溝槽和第一區的其中一個之間的襯底表面延伸的第二部分；形成多個用導電材料作的浮動柵，每個浮動柵布置在至少是這些溝道區中的一個溝道區的一部分和第一區的其中一個的至少一部分上且與之隔離；和形成多個用導電材料作的控制柵，每個控制柵都有布置在溝槽的其中一個內的第一部分；在每個浮動柵和這些控制柵中的一個控制柵之間形成一層其厚度允許電荷的福勒-諾德海姆隧道穿過的絕緣材料。
19.根據權利要求
18的方法，還包括下列步驟形成多個導電材料塊，他們彼此平行且沿第二方向延伸，其中每個導電材料塊布置在這些第一區中的一個第一區上，而每個浮動柵布置在橫向鄰近這些導電材料塊中的一個導電材料塊且與之隔離。
20.根據權利要求
19的方法，其中每個第一區和這些導電材料塊中的一個導電材料塊電連接。
21.根據權利要求
19的方法，還包括下列步驟在每個第一區和這些導電材料塊中的一個導電材料塊之間形成一層絕緣材料，其中絕緣材料使第一區和導電材料塊電絕緣。
22.根據權利要求
18的方法，其中形成控制柵的步驟包括步驟形成每一控制柵的第二部分，其布置在這些浮動柵中的一個浮動柵的上面且與之隔離。
23.根據權利要求
22的方法，還包括下列步驟在半導體襯底上形成分離的隔離區，這些隔離區彼此平行且沿著與第二方向垂直的第一方向延伸，在每對相鄰的隔離區之間有一個有源區；和在溝槽位於隔離區內的部分中形成隔離物質。
24.根據權利要求
22的方法，其中對於每個有源區，這些控制柵第二部分被整體地連接在一起，沿著與第二方向垂直的第一方向延伸。
25.根據權利要求
22的方法，其中每個控制柵在其控制柵第一部分和其控制柵第二部分之間的連接處形成一凹槽，其中每個浮動柵包括至少一條朝著其中一個凹槽延伸的邊。
26.根據權利要求
22的方法，其中浮動柵是一個隔離部，形成浮動柵的步驟包括步驟澱積一層導電材料；除導電材料隔離部之外，刻蝕掉導電材料層。
27.根據權利要求
26的方法，其中每個浮動柵包括至少兩條朝這些控制柵中的一個控制柵延伸的邊。
28.根據權利要求
18的方法，還包括下列步驟形成沿著溝槽的側壁部分和在控制柵與浮動柵之間延伸的絕緣物質。
29.根據權利要求
28的方法，其中形成絕緣物質的步驟包括步驟沿著溝槽的側壁部分和在控制柵第一部分與溝道區第一部分之間形成絕緣物質的第一部分；和在控制柵第二部分的下面和浮動柵的上面形成絕緣物質的第二部分。
30.根據權利要求
18的方法，其中每個溝道區第一部分沿著直接朝向這些控制柵中的一個控制柵的方向延伸。
31.根據權利要求
18的方法，其中形成浮動柵的步驟包括在形成溝槽之前形成一層導電材料，然後穿過這層導電材料的一部分形成溝槽。
32.根據權利要求
18的方法，還包括下列步驟在每個溝槽的側壁部分內形成一個凹槽，使得在那裡形成的控制柵第一部分包含與凹槽相應的突出部分，在這些浮動柵中的一個浮動柵的一部分上延伸且與之隔離。
33.根據權利要求
18的方法，還包括下列步驟在每個溝槽的側壁部分內形成一個凹槽，使得在那裡形成的控制柵第一部分包含與凹槽相應的突出部分，在這些溝道區第二部分中的一個第二部分的第一部分上延伸且與之隔離，其中這些浮動柵中的一個浮動柵布置在這個溝道區第二部分的第二部分上且與之隔離。
34.根據權利要求
18的方法，其中每個溝道區第一部分沿著垂直於襯底表面的方向延伸。
35.根據權利要求
34的方法，其中對於每個溝道區，溝道區第一部分沿著垂直於溝道區第二部分的方向延伸。
36.一種使在半導體襯底內形成的半導體存儲單元工作的方法，存儲單元包括具有第一導電類型的半導體材料的襯底、布置在襯底表面上且與之隔離的浮動柵和在襯底內形成的具有第二導電類型的分離的第一和第二區，兩區之間有非線性溝道區，其中溝道區規定了用來自第二區的電子對浮動柵編程的路徑，這種方法包括下列步驟將正向電壓從第一區耦合到浮動柵；和與正向電壓耦合同時，促使電子從第二區流動，經由溝道區的第一部分把電子注入浮動柵。
37.根據權利要求
36的方法，其中存儲單元還包括布置在第一區上的一個導電材料塊，並且其中正向電壓耦合包括把一個正向電壓從所述導電材料塊耦合到浮動柵。
38.根據權利要求
37的方法，其中所述導電材料塊電連接到所述第一區。
專利摘要
形成浮動柵存儲器單元陣列的自對準方法和由此形成的陣列，每個單元包括在半導體襯底的表面內形成的溝槽，和分離的源和漏區及在這兩者間形成的溝道區。漏區在溝槽下面形成，溝道區包括沿溝槽的側壁垂直延伸的第一部分和沿襯底表面水平延伸的第二部分。在溝道區一部分上面形成與之絕緣的導電浮動柵。隆起的導電材料的源線布置在源區，橫向接近浮動柵並且與之隔離。形成導電控制柵，它有布置在溝槽內的第一部分和在浮動柵上方形成與之絕緣的第二部分。
文檔編號H01L27/115GKCN1215565SQ02147583
公開日2005年8月17日 申請日期2002年10月17日
發明者S·基爾尼安, C·H·王 申請人:矽存儲技術公司導出引文BiBTeX, EndNote, RefMan