接收機電路和設備的製作方法

2023-12-09 20:07:56 1

專利名稱：接收機電路和設備的製作方法
技術領域：
本實用新型總體上涉及局域網際網路(LIN)電路，並且更具體地涉及提供對中斷源輸出(ISO)脈衝的抗擾性的LIN接收機。
背景技術：
局域網際網路(LIN)通常實現用於在該網絡內通信的發射機和接收機。接收機電路易於受輸入信號上的幹擾的影響，該幹擾會導致錯誤的接收機輸出。具體而言，接收機易於受射頻(RF)脈衝和ISO脈衝的影響，導致在接收機輸出信號上出現錯誤的低狀態。在試圖對錯誤的接收機輸出進行減緩的過程中，已經根據一致性(conformance)測試和適當發射規則設計了已知的接收機電路來提供對RF脈衝的抗擾性。然而，這些已知的接收機電路仍易於受ISO脈衝的影響。由此，存在對如下LIN接收機電路的需求，該LIN接收機電路產生對在接收機的輸入信號上出現的ISO脈衝的影響具有抗擾性的輸出信號。
實用新型內容本公開提供一種提供對ISO脈衝的抗擾性的LIN接收機電路。在一個實施例中，LIN接收機包括比較器電路，操作用於將經濾波的輸入信號與第一遲滯閾值或第二遲滯閾值進行比較，並輸出遲滯信號，如果所述經濾波的信號小於或等於所述第一遲滯閾值則所述遲滯信號具有第一狀態，並且如果所述經濾波的信號大於或等於所述第二遲滯閾值則所述遲滯信號具有第二狀態；操作用於檢測未經濾波的輸入信號的低瞬態電壓的電路，其中所述低瞬態電壓將在所述遲滯信號上產生持續第一時間長度的有效短時脈衝波形幹擾(glitch);電壓調整電路，操作用於響應於所述低瞬態電壓的檢測來調整所述經濾波的信號的電壓，以將所述有效短時脈衝波形幹擾縮短為比所述第一時間長度小的第二時間長度；以及限幅器(deglitcher)電路，操作用於從所述遲滯信號檢測並去除所述縮短的有效短時脈衝波形幹擾，並且生成輸出信號。在根據本實用新型的一個可選實施方式中，限幅器電路包括延遲電路，延遲電路操作用於接收遲滯信號並輸出經延遲的信號，經延遲的信號具有在遲滯信號的下降沿之後的經延遲的第一下降沿，其中第一下降沿被按照比第一時間長度小的第三時間長度進行延遲。在根據本實用新型的一個可選實施方式中，第三時間長度大於或等於第二時間長度。在根據本實用新型的一個可選實施方式中，限幅器電路還包括輸出電路，輸出電路操作用於當未檢測到縮短的有效短時脈衝波形幹擾時，輸出遲滯信號作為輸出信號，並且當檢測到縮短的有效短時脈衝波形幹擾時，輸出經延遲的信號作為輸出信號。在根據本實用新型的一個可選實施方式中，該電路還包括濾波器，該濾波器用於接收未經濾波的輸入信號並產生經濾波的輸入信號。在根據本實用新型的一個可選實施方式中，用於檢測低瞬態電壓的電路包括比較器，該比較器操作用於接收未經濾波的輸入信號，並將未經濾波的輸入信號與第一參考電壓進行比較。[0011]在根據本實用新型的一個可選實施方式中，該電壓調整電路包括調整電路，該調整電路操作用於接收第二參考電壓和指示低瞬態電壓的檢測的使能信號，其中當檢測到低瞬態電壓時，該調整電路將經濾波的輸入信號向第二參考電壓驅動，並且經濾波的輸入信號小於第二參考電壓。[0012]在根據本實用新型的一個可選實施方式中，低瞬態電壓指示影響未經濾波的輸入信號的中斷源輸出脈衝。在根據本實用新型的一個可選實施方式中，有效短時脈衝波形幹擾是遲滯信號上的錯誤的第二狀態。在根據本實用新型的一個可選實施方式中，該電路是局域網際網路中的接收機電路。在另一個實施例中，LIN接收機電路包括比較器電路，接收輸入信號和第一參考電壓，並輸出比較器信號，指示所述輸入信號上的低瞬態電壓的存在；電壓調整電路，接收所述比較器信號和第二參考電壓，並且當所述比較器信號指示在所述輸入信號上存在所述低瞬態電壓時，輸出調整電流，當所述經濾波的輸入信號小於所述第二參考電壓時，所述調整電流將經濾波的輸入信號向所述第二參考電壓驅動；遲滯電路，將所述經濾波的輸入信號與第一遲滯閾值或第二遲滯閾值進行比較，並產生遲滯信號，如果所述經濾波的輸入信號小於或等於所述第一遲滯閾值則所述遲滯信號具有第一狀態，並且如果所述經濾波的輸入信號大於或等於所述第二遲滯閾值則所述遲滯信號具有第二狀態，其中作為所述低瞬態電壓的結果，所述遲滯信號將具有有效短時脈衝波形幹擾，並且其中當所述經濾波的輸入信號小於所述第二參考電壓時，通過所述調整電流將所述經濾波的輸入信號向所述第二參考電壓驅動，縮短所述遲滯信號上的所述有效短時脈衝波形幹擾的長度；以及限幅器電路，接收所述遲滯信號和所述比較器信號，並通過去除所述縮短的有效短時脈衝波形幹擾來產生輸出信號。在根據本實用新型的一個可選實施方式中，低瞬態電壓指示影響輸入信號的中斷源輸出脈衝。在根據本實用新型的一個可選實施方式中，遲滯信號上的有效短時脈衝波形幹擾是錯誤的第二狀態。在根據本實用新型的一個可選實施方式中，接收機電路還包括驅動器級，該驅動器級從限幅器電路接收輸出信號，並輸出接收機電路輸出信號。在根據本實用新型的一個可選實施方式中，接收機電路還包括濾波器電路，該濾波器電路接收輸入信號，並產生經濾波的輸入信號。在根據本實用新型的一個可選實施方式中，接收機電路包括局域網際網路中的接收機。在根據本實用新型的一個可選實施方式中，當比較器信號不指示輸入信號上存在低瞬態電壓時，輸出信號等於遲滯信號，當比較器信號指示輸入信號上存在低瞬態電壓並且遲滯信號為第一狀態時，輸出信號等於具有經延遲的下降沿的遲滯信號。在根據本實用新型的一個可選實施方式中，經延遲的下降沿被按照大於或等於縮短的有效短時脈衝波形幹擾的時間量進行延遲。在根據本實用新型的一個可選實施方式中，經延遲的下降沿被按照小於有效短時脈衝波形幹擾的時間量進行延遲。本公開還提供一種設備，該設備包括用於對輸入信號進行濾波以產生經濾波的信號的裝置；用於將經濾波的信號與第一遲滯值或第二遲滯值進行比較的裝置；用於輸出遲滯信號的裝置，如果經濾波的信號小於或等於第一遲滯值則遲滯信號具有第一狀態，並且如果經濾波的信號大於或等於第二遲滯值則遲滯信號具有第二狀態；用於檢測輸入信號上的低瞬態電壓的裝置，其中低瞬態電壓將在遲滯信號上產生持續第一時間長度的有效短時脈衝波形幹擾；用於響應於低瞬態電壓的檢測， 調整經濾波的信號的電壓，以將有效短時脈衝波形幹擾縮短為比第一時間長度小的第二時間長度的裝置；用於檢測遲滯信號上的縮短的有效短時脈衝波形幹擾的裝置；以及用於從遲滯信號去除縮短的有效短時脈衝波形幹擾，以產生輸出信號的裝置。在根據本實用新型的一個可選實施方式中，用於調整經濾波的信號的電壓的裝置還包括用於如果經濾波的信號小於參考電壓，則將經濾波的信號電壓向參考電壓調整的
>J-U裝直。在根據本實用新型的一個可選實施方式中，用於去除遲滯信號上的縮短的有效短時脈衝波形幹擾的裝置包括用於輸出經校正的信號的裝置，經校正的信號具有第一下降沿，第一下降沿在遲滯信號的下降沿之後被按照比第一時間長度小的第三時間長度進行延遲。在根據本實用新型的一個可選實施方式中，第三時間長度大於或等於第二時間長度。在根據本實用新型的一個可選實施方式中，低瞬態電壓指示影響輸入信號的中斷源輸出脈衝。在根據本實用新型的一個可選實施方式中，有效短時脈衝波形幹擾是遲滯信號的錯誤的第二狀態。在根據本實用新型的一個可選實施方式中，接收機電路包括局域網際網路中的接收機。本公開還提供一種方法，該方法包括對輸入信號進行濾波以產生經濾波的信號；將所述經濾波的信號與第一遲滯值或第二遲滯值進行比較；輸出遲滯信號，如果所述經濾波的信號小於或等於所述第一遲滯值則所述遲滯信號具有第一狀態，並且如果所述經濾波的信號大於或等於所述第二遲滯值則所述遲滯信號具有第二狀態；檢測所述輸入信號上的低瞬態電壓，其中所述低瞬態電壓將在所述遲滯信號上產生持續第一時間長度的有效短時脈衝波形幹擾；響應於所述低瞬態電壓的檢測，調整所述經濾波的信號的電壓，以將所述有效短時脈衝波形幹擾縮短為比所述第一時間長度小的第二時間長度；檢測所述遲滯信號上的所述縮短的有效短時脈衝波形幹擾；以及從所述遲滯信號去除所述縮短的有效短時脈衝波形幹擾，以產生輸出信號。從
以下結合附圖閱讀的實施例的具體描述中，本公開的前述以及其它特徵和優勢將變得更加顯而易見。具體描述和附圖只是用於說明本公開，而不是限制本實用新型的範圍，本實用新型的範圍由所附權利要求及其等同方案來限定。

[0033]在未按比例繪製的附圖中通過示例的方式說明實施例，其中類似的參考標號指示相似部分，並且其中圖1A、圖1B、圖IC和圖ID圖示了用於測試對注入的RF脈衝和ISO脈衝具有抗擾性的電路的示例性配置、LIN總線的示例性實施例以及對應的定時參數和電壓電平；圖2A、圖2B、圖2C和圖2D分別圖示了 ISO脈衝IS01、IS02a、IS03a和IS03b的波形； 圖3圖示了常規的LIN接收機電路；圖4A、圖4B和圖4C圖示了對應於由圖3所示的常規LIN接收機電路接收到的輸入信號的波形；圖5圖示了本公開的LIN接收機電路的示例性實施例；圖6A和圖6B分別圖示了圖5中提供的延遲電路的詳細視圖以及對應於在延遲電路處接收到的輸入信號的波形；圖7示出了在圖5中所示的接收機電路中提供的調整電路的詳細視圖；圖8A和圖8B圖示了具有調整電路的圖5所示公開的LIN接收機電路的各個組件的波形和不具有調整電路的圖5所示公開的LIN接收機電路的各個組件的波形的比較；圖9示出了在圖5中所示的接收機電路中提供的限幅電路(deglitchingcircuitry)的詳細視圖；圖10A、圖IOB和圖IOC圖示了示例性電路狀況，以展示圖9中所示的限幅電路的操作；圖11示出了圖3中提供的LIN接收機電路的仿真結果，該LIN接收機電路具有當輸入信號處於隱性(recessive)狀態時出現在該輸入信號上的ISOl脈衝；圖12示出了圖5中提供的LIN接收機電路的仿真結果，該LIN接收機電路具有當輸入信號處於隱性狀態時出現在該輸入信號上的ISOl脈衝；圖13示出了圖3中提供的LIN接收機電路的仿真結果，該LIN接收機電路具有當輸入信號處於顯性(dominant)狀態、隱性狀態以及在隱性狀態和顯性狀態之間轉變時出現在該輸入信號上的IS03b脈衝；以及圖14示出了圖5中提供的LIN接收機電路的仿真結果，該LIN接收機電路具有當輸入信號處於顯性狀態、隱性狀態以及在隱性狀態和顯性狀態之間轉變時出現在該輸入信號上的IS03b脈衝。
具體實施方式
在14V的電源電壓VBAT下，針對RF脈衝和ISO脈衝二者的抗擾性來測試這裡討論的接收機電路。在圖IA中示出了示例性測試配置100。測試配置100包括待測試的接收機電路102，其中接收機電路102在LIN總線103處與電阻器Ri、電容器C和中斷源104串聯連接。電阻器Ri是中斷源104的內部電阻器，電容器C是連接到LIN總線103的耦合電容器。在示例性實施例中，LIN總線103可以是根據由LIN Consortium在2006年11月24日發行的LIN Specification Package Revision 2. I (通過參考將其內容併入於此)描述和圖示的LIN。由此，在圖IB中更詳細地圖示了 LIN總線103的例子，並且在圖IC中圖示了與示例性LIN總線103相關聯的示例性波形和信號。[0049]圖IA所示的測試配置100設計為在LIN總線103處引入中斷脈衝(RF或ISO)。中斷源104提供該脈衝以注入到(LIN總線103處的)接收機電路102中，其中該脈衝可以是RF脈衝或者ISO脈衝。RF脈衝處於IMHz到1000MHz的範圍內，並且ISO脈衝可以是ISOl脈衝、IS02a脈衝、IS03a脈衝和IS03b脈衝。這些脈衝在相應的圖2A、圖2B、圖2C和圖2D中更詳細地示出並簡述如下。一般而言，測試配置100通過將ISO脈衝或RF脈衝注入到LIN總線103中來操作。正如下面所說明的那樣，LIN總線103向接收機電路102提供輸入信號LIN_bus，並且接收機電路102產生接收機輸出信號RXD。然後分析接收機電路 102的輸出信號RXD以確定接收機電路102是否對由LIN總線103處的中斷源104所提供的中斷脈衝具有抗擾性。如上所述，在圖IB中示出了 LIN總線103的例子。LIN總線103提供在諸如車載(automotive)網絡之類的網絡中的發射機電路(未示出)與接收機電路102之間的連接。圖IC圖示了圖IB所示的LIN總線103的定時參數，其中TXD是從發射機電路(同樣，未示出)接收到的輸入信號，而LIN_bus是發射機電路的漏極開路輸出，這也適用於提供給接收機電路102的LIN輸入信號。對於比特的正確發射和接收，假設在接收機的比特採樣時間tBit (在一個實施例中，tBit = 50 u s)處具有正確電壓電平(顯性或隱性)的情況下LIN_bus信號是可用的。在圖ID中圖示了 LIN_bus信號的顯性狀態和隱性狀態，其中Vsup表示對於LIN 103內的電子組件的內部電壓電源。應理解到，內部電源Vsup可以與電源電壓VBAT不同。這可能是總線上的保護濾波器元件和動態電壓變化的結果。另外，根據先前通過參考併入的LIN規範封裝修訂版2. I中提供的規範來設計示例性LIN電路103，以便滿足適當一致性測試。圖2A圖示了示例性ISOl脈衝201以及描述其參數的圖表202。正如在隨後描述中將得以顯而易見的那樣，當輸入信號LIN_bus處於隱性狀態時，ISOl脈衝201是負脈衝，該負脈衝造成接收機產生RXD上的錯誤的低輸出。圖2B圖示了示例性IS02a脈衝203以及描述其參數的圖表204。當輸入信號LIN_bus從隱性狀態轉變為顯性狀態時，IS02a脈衝203是正脈衝，該正脈衝造成接收機產生RXD上的過早的低輸出。圖2C圖示了示例性IS03a脈衝205以及描述其參數的圖表206。IS03a脈衝205是負脈衝，該負脈衝具有可能過快以致於無法被檢測到的下降沿。然而，其上升沿較慢，所以它對LIN_bus信號作為正脈衝(類似於IS02a脈衝)產生了影響。由此，當輸入信號LIN_bus從隱性狀態轉變成顯性狀態時IS03a脈衝205使得接收機產生RXD上的過早的低輸出。IS03a脈衝205比圖2A和圖2B所示的ISOl脈衝和IS02a脈衝窄，並且有時可以通過內部濾波器去除。然而，這些內部濾波器可能對於高幅度IS03a脈衝是無效的。圖2C還提供另一波形207，該波形207示出了圖表206中所示的t,、td和Us參數。圖2D圖示了示例性IS03b脈衝208以及描述其參數的圖表209。IS03b脈衝208是正脈衝，該正脈衝具有可能過快以致於無法被檢測到的上升沿。然而，其下降沿較慢，所以它對LIN_bus信號作為負脈衝(類似於ISOl脈衝)產生了影響。由此，當輸入信號LIN_bus處於隱性狀態時，IS03b脈衝208造成接收機產生RXD上的錯誤的低輸出。類似於IS03a脈衝，IS03b脈衝208比ISOl脈衝和IS02a脈衝窄，並且有時可以通過內部濾波器去除。然而，這些內部濾波器可能對於高幅度IS03b脈衝是無效的。圖2D還提供另一波形210，該波形210示出了圖表209中所示的tp td和Us參數。由接收機電路102產生的輸出信號RXD的分析包括用於評定接收機電路102對ISO脈衝的抗擾性的兩個規則破壞和功能。如果滿足破壞規則和功能規則二者，則接收機電路102提供對ISO脈衝的充分抗擾性。破壞通常根據連接到LIN總線103的器件的電壓持續時段來評定。由於ISO脈衝和RF脈衝可能造成LIN總線103處的急劇電壓波動，所以與之耦合的器件應能夠處理這些波動而不破壞LIN_bus信號。儘管對其他器件的破壞可能與LIN總線103上出現的ISO脈衝和RF脈衝以及所產生的接收機電路輸出信號RXD有關，但可以獨立於功能規則來評定該破壞。因此，為展示對ISO脈衝和RF脈衝的抗擾性的目的，將這裡公開的接收機電路理解為滿足破壞規則，並且根據功能規則來評定這裡公開的接收機電路的接收機輸出信號RXD。功能的評定是雙重的。首先，不具有注入脈衝的接收機輸出信號RXD和具有注入脈衝的接收機輸出信號RXD (這裡也稱為中斷的RXD信號)之間的時間差應小於7. 5 ii S。換言之，當ISO脈衝注入時，接收機電路102的輸出信號RXD不應延遲超過7. 5 ii S。其次，中斷的RXD信號的電壓電平不應被錯誤觸發，意味著短時脈衝波形幹擾(glitch)不應存在於輸出信號RXD上。如果這兩個條件都滿足，則功能評定是成功的。應認識到，儘管後續圖可能沒有圖示圖IA所示的測試配置，但測試配置可以應用於接收機電路的各種實施例以便提供適當的抗擾性測試。圖3圖示了耦合到上拉電路302和數據總線LIN輸入管腳303的常規LIN接收機電路300，其中接收機電路300由電池電源VBAT供電。接收機300對應於圖IA中的接收機電路102並且包括接收自數據總線輸入管腳303的LIN輸入信號LIN_bus、提供經濾波的LIN信號LIN_filter的RC濾波器304、產生邏輯輸出信號RXI的遲滯(hysteresis)比較器306以及提供接收機輸出信號RXD的驅動器塊308。RC濾波器304包括電阻器Rl和電容器Cl。RC濾波器304從輸入管腳303接收LIN輸入信號LIN_bus，並將該信號進行濾波以在遲滯比較器306的輸入處產生經濾波的輸入信號 LIN_filter。遲滯比較器306在第一輸入處從RC濾波器304接收經濾波的輸入信號LIN_filter，將其與在第二輸入處接收到的閾值電壓Vth進行比較，並產生邏輯輸出信號RXI。圖3所示的閾值電壓Vth代表高閾值電壓Vth(high)或低閾值電壓Vth(Iow)。本領域普通技術人員應理解到，比較器電路可以轉換成以下遲滯電路，該遲滯電路設計成使得輸入(例如Vth)可以為兩個不同值之一(例如Vth (high)或Vth (low))。遲滯比較器306提供具有較高閾值電壓Vth (high)和較低閾值電壓Vth (low)的遲滯功能。當輸入信號LIN_bus變為顯性狀態時，經濾波的輸入信號LIN_f ilter下降為低於或等於Vth (low)的電壓，並且比較器輸出信號RXI變低。當輸入信號LIN_bus變為隱性狀態時，經濾波的輸入信號LIN_filter上升為高於或等於Vth(high)的電壓，並且比較器輸出信號RXI變高。下面結合圖4A、圖4B和圖4C進一步說明上述內容。 驅動器塊308從遲滯比較器306接收邏輯輸出信號RXI並產生接收機輸出信號RXD。驅動器塊308用作接收機電路300的驅動器級並且包括非(NOT)門310和電晶體312，電晶體312提供接收機輸出信號RXD的漏極開路(open-drain)輸出。驅動器塊308耦合到上拉電路302，其中上拉電路302包括上拉電阻器314和外部電壓電源316，上拉電阻器314將輸出信號RXD強制在漏極開路處，外部電壓電源316起到在內部邏輯電源電壓與外部邏輯電源電壓之間的電平移位的作用。當RXI信號為高時，電晶體312的柵極截止，意味著電晶體312截止並且RXD等於外部電壓電源316。當RXI信號為低時，電晶體312的柵極導通，並且電晶體312將RXD信號拉至接地。RC濾波器304和遲滯比較器306為圖3所示的接收機300提供對射頻(RF)脈衝注入的適當抗擾性；然而，如下所述，電路300易受ISO脈衝(例如IS01、IS03b等)的損害。當ISO脈衝注入到LIN輸入管腳303中時，輸入信號LIN_bus通常被驅動為較低電壓值，一般低於接地(見圖4B和圖4C)。如果當輸入信號LIN_bus處於顯性狀態時出現ISO 脈衝，則經濾波的輸入信號LIN_filter處於Vth(Iow)閾值電壓或低於Vth(Iow)閾值電壓，因此比較器輸出信號RXI已經為低並且ISO脈衝一般不會影響接收機輸出信號RXD。然而，如果當輸入信號LIN_bus處於隱性狀態(見圖4B)或者處於隱性狀態和顯性狀態之間的轉變(即，當LIN_bus信號從隱性狀態落入顯性狀態時出現ISO脈衝並且正確的比較器輸出信號RXI仍為高——見圖4C)中時出現ISO脈衝，則ISO脈衝使得經濾波的輸入信號LIN_filter過早地下降到較低閾值電壓Vth(Iow)以下，從而使得邏輯輸出信號RXI錯誤地變低，導致過早的低接收機輸出信號RXD。在接收機輸出信號RXD和邏輯輸出信號RXI上出現的錯誤的低狀態(或者其中出現過早低狀態的時間段)是所考慮的短時脈衝波形幹擾。圖4A、圖4B和圖4C提供用於圖示上述公開內容，其中圖4A圖示了不具有任何注入的ISO脈衝的接收機電路300的操作，圖4B圖示了具有出現在輸入信號LIN_bus處於隱性狀態時的注入的ISO脈衝的接收機電路300的操作，而圖4C圖示了具有出現在輸入信號LIN_bus處於隱性狀態和顯性狀態之間的轉變中時的注入的ISO脈衝的接收機電路300的操作。圖4A示出了示例性LIN_bus波形402、示例性LIN_filter波形404和示例性RXI/RXD波形406。在圖3所示實施例中，RXI信號和RXD信號具有相同波形並因此在圖4A、圖4B和圖4C中被示出為單個RXI/RXD波形。當輸入信號LIN_bus波形402改變時，經濾波的輸入信號LIN_filter波形404也改變。如上所述，遲滯比較器306提供遲滯功能，其中當經濾波的輸入信號LIN_filter波形404大於或等於較高閾值電壓Vth(high)時RXI/RXD波形406變高，並且當經濾波的輸入信號LIN_filter波形404低於或等於較低閾值電壓Vth(Iow)時 RXI/RXD 波形 406 變低。圖4B圖示了示例性輸入信號LIN_bus波形408，其具有當輸入信號LIN_bus處於隱性狀態時出現的ISO脈衝410。通過在LIN_filter信號412再次上升到高閾值電壓Vth (high)以上之前，將LIN_f ilter信號412驅動到低閾值電壓Vth (low)以下，從而將ISO脈衝410反映在LIN_fiIter信號波形412中。當ISO脈衝410將LIN_filter信號412驅動到低閾值電壓Vth (low)以下時，導致在一個時間段內RXI/RXD波形416的不準確的低輸出414 (即，短時脈衝波形幹擾)。由於短時脈衝波形幹擾410存在於RXD波形416上，所以接收機電路300不能實現功能條件中的至少一個。如此，圖3所示的接收機電路300無法提供對當輸入信號LIN_bus處於隱性狀態時出現的對ISO脈衝的抗擾性。圖4C圖示了示例性輸入信號LIN_bus波形418，其具有當輸入信號LIN_bus從隱性狀態轉變到顯性狀態時出現的ISO脈衝420。通過在點424處將LIN_f ilter信號過早地驅動到低閾值電壓Vth(Iow)以下，從而將ISO脈衝420反映在LIN_filter信號波形422中。如在對應RXI/RXD波形426中所示，低閾值電壓Vth (low)的過早達到造成RXI/RXD信號過早地變低。再次參照LIN_filter信號波形422，在ISO脈衝420出現之後，LIN_filter信號波形422再次上升以達到它預期的信號路徑(即，將另外出現的信號路徑具有不存在於輸入信號LIN_bus上的ISO脈衝)，其中它在點428處達到低電壓閾值Vth (low)。因此，正確的RXI/RXD信號將在點428處而不是在點424處變低。如此，RXI/RXD波形426在時間段T』包含在點424和點426之間的錯誤(過早)的低狀態430。由於短時脈衝波形幹擾430存在於RXD波形426上，所以接收機電路300同樣不能達到功能條件中的至少一個。如此，圖3所示的接收機電路300無法提供對當輸入信號LIN_bus從隱性狀態轉變到顯性狀態時出現的ISO脈衝的抗擾性。本公開提供一種LIN接收機電路，該LIN接收機電路提供對ISO脈衝的抗擾性。圖5圖示了根據本公開的LIN接收機電路500的示例性實施例，其中接收機電路500耦合到上拉電路502和數據總線LIN輸入管腳503 (這裡也稱為LIN輸入管腳或輸入管腳)。所公開的接收機電路500包括的電路類似於包括圖3所示的和以上所述的接收機300的電路。例如，所公開的接收機電路500由電池電源VBAT供電，從LIN總線503接收LIN輸入信號LIN_bus,並且包括RC濾波器504、遲滯比較器506和驅動器塊508，該RC濾波器504接收LIN輸入信號LIN_bus並產生經濾波的LIN信號LIN_filter，遲滯比較器506接收LIN_filter 信號、將其與閾值電壓Vth進行比較並產生邏輯輸出信號RXI，驅動器塊508產生接收機輸出信號RXD。RC濾波器504類似於如上所述的RC濾波器304那樣操作。遲滯比較器506類似於如上所述的比較器306地操作。如此，遲滯比較器506提供具有較高閾值電壓Vth(high)和較低閾值電壓Vth(low)的遲滯功能，其中較高閾值電壓Vth (high)和較低閾值電壓Vth (low)在圖5中表不為Vth。儘管較高閾值電壓Vth (high)和較低閾值電壓Vth(low)可以根據各種設計優選項而變化，但在圖5中所示的示例性實施例中，較高閾值電壓Vth (high)等於0. 55*VBAT，較低閾值電壓Vth(Iow)等於0. 45*VBAT。因此，當經濾波的LIN信號LIN_f ilter等於或大於Vth (high)時，邏輯輸出信號RXI變高。相反，當經濾波的LIN信號LIN_filter小於或等於Vth(Iow)時，邏輯輸出信號RXI變低。應理解到，這裡對閾值電壓Vth(high)和Vth(Iow)分配的值是示例，閾值電壓Vth(high)和Vth (low)並不限於這裡公開的示例值。驅動器塊508類似於如上所述的輸出塊308地操作。如此，驅動器塊508用作接收機電路500的驅動器級，並且包括NOT門509和提供接收機輸出信號RXD的漏極開路輸出的電晶體510。驅動器塊508耦合到上拉電路502，其中上拉電路502包括上拉電阻器511和外部電壓電源512，上拉電阻器511將輸出信號RXD強制在漏極開路處，外部電壓電源512起到在內部邏輯電源電壓和外部邏輯電源電壓之間的電平移位的作用。在圖5所示的示例性實施例中，外部電壓電源512可以為大約3V-5V，從而起到在電壓電源VBAT與接收接收機輸出信號RXD的外部電路(未示出)之間的電平移位器的作用。應理解到，外部電壓電源512處的電壓是示例值，並且該示例性電壓值不旨在限制本公開的範圍。除了上述電路之外，圖5所示的接收機電路500還包括輸入比較器514、信號調整電路516和限幅電路518。通常，輸入比較器514確定何時將LIN管腳503驅動到低電壓值(可能通過ISO脈衝)。響應於該確定，信號調整電路516可以將LIN_filter信號驅動到比LIN_bus處的電壓大的特定值，由此縮短在RXI信號上輸出錯誤值(即短時脈衝波形幹擾)的時間長度。同時，限幅電路518檢測RXI上的短時脈衝波形幹擾，並產生限幅器輸出信號RXO。限幅器輸出信號RXO由驅動器塊508接收，驅動器塊508輸出接收機輸出信號RXD。為了滿足ISO抗擾性測試的功能條件，接收機輸出信號RXD不包含短時脈衝波形幹擾並且時間移位(即，延遲)不超過7.5 ii S。如此，本公開的LIN接收機電路500提供對ISO脈衝和RF脈衝二者的抗擾性。輸入比較器514操作用於通過確定輸入管腳503處的電壓何時下降到預定電壓Vin以下而檢測ISO脈衝的存在。預定電壓Vin可以設定為特定的低電壓值(例如負值)，使得當LIN_bus下降到預定電壓值Vin以下時推斷ISO脈衝已出現。如圖5所示，輸入比較器514從輸入管腳503接收LIN輸入信號LIN_bus，並將LIN輸入信號LIN_bus與預定電壓值Vin比較。然後輸入比較器514 產生邏輯輸出信號MD，指示LIN_bus是否大於預定電壓值Vin。例如，對於Vin =-2. 5V，輸入比較器514將LIN_bus與-2. 5V進行比較。如果LIN_bus > -2. 5V，則MD = 0，如果LIN_bus < -2. 5V，則MD = I0應認識到，在輸入比較器514處提供的預定電壓值Vin可以根據各種因素來選擇。例如，預定電壓值Vin可以設定為特定值以便滿足一致性測試中電池/接地移位的要求。信號調整電路516操作用於當輸入比較器514檢測到ISO脈衝的存在時將LIN_filter (在至遲滯比較器506的第一輸入處)的電壓驅動為特定電壓。一般而言，該強制的電壓值(VREF，如下所述)選擇為大於在至輸入比較器514的輸入處連接的預定電壓值Vin0例如，根據前面的例子，如果Vin = -2. 5V，則LIN_filter可以被強制為0. 5*VBAT，其中VBAT = 14V。實質上，通過將LIN_filter處的電壓強制為較大值，減少了 LIN_filter信號恢復或者更確切地說是等於高閾值電壓Vth (high)(從而在RXI上產生正確的高狀態)所需的時間量。在這個示例中，代替從-2. 5V恢復到Vth (high)，LIN_filter信號有效地從0. 5*VBAT恢復到Vth(high)。實際上，LIN_filter信號的調整消除了 LIN_filter信號從-2. 5V恢復到0. 5*VBAT將耗費的時間。如此，信號調整電路516有效地縮短了作為ISO脈衝的結果在邏輯輸出信號RXI上出現錯誤的時間長度。具體而言，選擇強制電壓值VREF使得它有效地縮短RXI上的錯誤以便如下更具體說明的那樣通過限幅電路518檢測並去除錯誤，從而錯誤不出現在限幅器輸出信號RXO或接收機輸出信號RXD上。信號調整電路516包括延遲電路520，該延遲電路520接收輸入比較器輸出信號MD並向調整電路522提供使能信號EN_MP。在一些實施例中，如果使能信號EN_MP的上升沿沒有延遲大於I. Oii s的時間段，則通過IMHz-lOOOMHz範圍內的RF脈衝可以偶然地觸發調整電路522。因此，在圖6A和圖6B所示的示例性實施例中，延遲電路520包括用於將使能信號EN_MP的上升沿延遲大約I. 2 y s的第一信號延遲電路610。附加地，由於信號調整電路516對RC濾波器504的輸出處的經濾波的信號LIN_filter敏感，所以使能信號EN_MP的下降沿以足以允許經濾波的信號LIN_filter穩定的時間量而被延遲。如此，延遲電路520還包括用於將使能信號EN_MP的下降沿延遲大約3. 0 ii s的第二信號延遲電路620 (本實施例假設LIN_filter信號在小於3. 0 y s時穩定)。第一信號延遲電路610和第二信號延遲電路620的輸出是至或(OR)門630的輸入，該OR門630產生使能信號EN_MP。圖6B圖示了根據圖6A所示的延遲電路520的示例性LIN_bus輸入信號640、示例性輸入比較器輸出信號MD 642和示例性使能信號EN_MP 644的波形。圖6B中的波形被提供作為示例性波形用於圖示圖6A中提供的延遲電路520的效果。當LIN_bus輸入信號640低於在輸入比較器514的輸入處提供的預定電壓值Vin時(圖6B中點645處所不),輸入比較器輸出信號MD 642變高，並且第一信號延遲電路610將使能信號EN_MP 644的上升沿延遲I. S。當LIN_bus輸入信號640上升到預定電壓值Vin以上時(圖6B中點650處所示)，輸入比較器輸出信號MD 642變低，並且第二信號延遲電路620將使能信號EN_MP644的下降沿延遲3 y S。本領域普通技術人員應理解到，這裡提供的延遲時間是提供用於圖示和描述本公開的示例性時間，並且該延遲時間可以根據若干因素變化，該若干因素包括但不限於ISO脈衝的時間寬度參數、RF脈衝的頻率以及電路內組件之間信號延遲時間。圖7提供圖5所示的調整電路522的更詳細圖示。調整電路522操作用於接收可以應用於經濾波的輸入信號LIN_filter的(a)來自延遲電路520的使能信號EN_MP、以及(b)參考電壓VREF(上面已簡要提及)。當使能信號EN_MP低時，調整電路522並未激活，並因而不對經濾波的輸入信號LIN_filter產生任何調整。附加地，如果在使能信號EN_MP變高時經濾波的輸入信號LIN_filter大於參考電壓VREF ，則不對經濾波的輸入信號LIN_filter進行調整。然而，如果使能信號EN_MP變高且經濾波的輸入信號LIN_filter小於參考電壓VREF，則通過電晶體M4和二極體D2的電流使得參考電壓VREF施加到經濾波的輸入信號LIN_filter。相應地，調整電路522將經濾波的輸入信號LIN_filter強制為調整或者「上拉」到參考電壓VREF的值。下面結合圖8A和圖SB中提供的波形更詳細地描述調整電路522的效果。圖8A和圖8B部分地提供用於圖示當ISO脈衝出現在輸入信號LIN_bus處於隱性狀態時調整電路522對經濾波的輸入信號LIN_filter和對應的RXI信號的效果。圖8A圖示了具有在隱性狀態期間注入的ISOl脈衝804的示例性輸入信號LIN_bus波形802、對應的輸入比較器輸出信號MD波形806、使能信號EN_MP波形808、對應的經濾波的輸入信號LIN_filter波形810和對應的RXI信號波形812。圖8A中提供的波形被設計用於圖示接收機電路500在沒有調整電路522的情況下將如何操作。圖8B圖示了與圖8A相同的波形，但圖SB中的波形對應於圖5所示的本公開的LIN接收機電路500，並因而圖示調整電路522的效果。在圖8A和圖8B 二者中，當輸入信號LIN_bus波形802下降到預定電壓值Vin以下時，輸入比較器輸出信號MD變高(實質上以信號通知ISO脈衝的存在)，並且然後一旦輸入信號LIN_bus波形802超過Vin，輸入比較器輸出信號MD再次變低。根據上述討論，當MD波形806變高時，使能信號EN_MP波形808在第一延遲Dl後變高。當MD變低時，使能信號EN_MP波形808在第二延遲D2後變低。如前所述，圖8A所示的波形對應於不具有調整電路522的LIN接收機的示例性實施例。因此，經濾波的輸入信號LIN_filter波形810 (圖8A所示)不被調整並且RXI信號波形812產生出現在時間段T上的短時脈衝波形幹擾814，其中例如T = 3.8 ii S。由於圖8B所示的波形對應於具有調整電路522的本公開的LIN接收機電路500，所以當使能信號EN_MP波形808變高時，經濾波的輸入信號LIN_filter波形810 (圖8B所示)被調整。當使能信號EN_MP波形808變高時，經濾波的輸入信號LIN_filter波形810小於參考電壓值VREF0因此，調整電路522將經濾波的輸入信號LIN_filter驅動為參考電壓值VREFjnS考標號816處所示。通過調整經濾波的輸入信號LIN_filter，也調整了從經濾波的輸入信號LIN_filter下降到Vth (low)以下並且RXI隨後變低的點(參見參考標號818)以及經濾波的輸入信號LIN_filter上升到Vth(high)以上並且RXI隨後變高的點(參見參考標號820)出現的時間。當在使能信號EN_MP變高的情況下參考電壓值VREF大於LIN_filter處的電壓時，則出現在點818和點820之間的時間長度縮短。相應地，在RXI波形812上出現的短時脈衝波形幹擾814的長度也縮短為時間段P，其中P < T = 3. S。如圖SB所示，調整電路522有效地縮短了在RXI信號812上出現的短時脈衝波形幹擾814的長度。如上所述，在所公開的LIN接收機電路500中的遲滯比較器506類似於圖3中提供的遲滯比較器306的操作。遲滯比較器506接收經濾波的輸入信號LIN_filter、將其與閾值電壓Vth進行比較並產生邏輯輸出信號RXI。邏輯輸出信號RXI然後由限幅電路518接收，其中限幅電路518操作用於檢測由ISO脈衝在RXI信號上產生的短時脈衝波形幹擾，並產生限幅器輸出信號RX0。一般而言，當限幅電路518檢測到在RXI信號上的短時脈衝波形幹擾時，限幅電路518通過將RXI信號的下降沿以足以有效去除RXI上的錯誤低輸出(即，短時脈衝波形幹擾)的時間量進行延遲，來從RXI信號去除短時脈衝波形幹擾。下面結合圖9、圖10A、圖IOB和圖IOC提供對限幅電路518的詳細描述。圖9提供對在圖5所不接收機電路500中提供的限幅電路518的詳細圖不。限幅電路518接收輸入信號ENABLE、RXI和MD，其中ENABLE是用於限幅電路518的使能信號，RXI是遲滯比較器506輸出信號，MD是輸入比較器514輸出信號。限幅電路518輸出限幅器輸出信號RX0，其中限幅器輸出信號RXO可以是原始的RXI信號(如果在RXI上不存在短時脈衝波形幹擾)或者經延遲的RXI信號RXI_delay (如果在RXI上檢測到短時脈衝波形幹擾)。在延遲電路902處接收RXI信號，其中延遲電路902將RXI信號的下降沿延遲3. 8u s以產生RXI_delay信號，如圖IOA所示。由延遲電路902提供的延遲時間設計為如下時間量，該時間量足以使得RXI_delay信號具有以下下降沿，該下降沿被延遲足夠時間來補償作為ISO脈衝的結果在RXI信號上出現的錯誤低輸出(這在下面結合圖IOB進一步討論)。根據上述以及結合圖8B所圖示的實施例，信號調整電路516將在RXI上出現的短時脈衝波形幹擾的長度縮短為時間段P，其中P < T = 3. 8 y s ;因此，在本實施例中，延遲電路902的延遲時間設定為3.8ii S。由於接收機輸出信號RXD等於限幅器輸出信號RX0，並且限幅器輸出信號RXO可以等於RXI_delay信號，所以應認識到，由延遲電路902提供的延遲時間在一些情況下可以引起RXD信號的直接延遲。因此，為了滿足用於確定ISO脈衝抗擾性的功能規則的輸出信號RXD延遲時間條件，由延遲電路902提供的延遲時間不應大於
7.5 ii S。應認識到，由延遲電路902提供的3. 8 ii s延遲被提供作為足以補償在RXI信號上出現的短時脈衝波形幹擾的示例性時間量。相應地，在一些實施例中，延遲電路902可以提供小於大約7. 5 y s的其它延遲時間(只要該延遲時間保持足夠用於短時脈衝波形幹擾補償)。在觸發器904的輸入管腳處也接收RXI信號，其中觸 發器904的操作以及因此限幅電路518由ENABLE信號啟動。觸發器904在其時鐘管腳處接收輸入比較器輸出信號MD，並產生信號EN_GLITCH。EN_GLITCH信號被在MUX 906處接收並用於選擇適當的限幅器輸出信號RX0。默認為RX0 = RXI。因此，如果EN_GLITCH = 0，則MUX 906選擇RXO = RXI，並且如果EN_GLITCH = 1，則MUX 906選擇RXO = RXI_delay。一般而言，當限幅電路518啟動時，在a)RXI為高以及b)輸入比較器輸出信號MD變高時，EN_GLITCH信號變高。附加地，當a)RXI信號的隨後上升沿出現(例如，在短時脈衝波形幹擾的末端處)或者b)RXI_delay信號的隨後下降沿出現時，EN_GLITCH變低。應認識到，當RXI為低時，輸入信號LIN_bus處於顯性狀態或者從顯性狀態轉變為隱性狀態。當這種情況發生時，ISO脈衝使得LIN_bus信號下降，但將不會導致在RXI上的短時脈衝波形幹擾，因為RXI已經為低。因此，本公開的電路500不涉及這種情形。下面根據圖10A、圖IOB和圖IOC所示的示例性電路條件進一步描述圖9所示的限幅電路518的操作。圖IOA圖示了由圖9所示的延遲電路902產生的示例性RXI信號和對應的RXI_delay信號。如圖IOA所示，RXI_delay信號具有在與RXI信號的上升沿1004基本相同的時間處出現的上升沿1002，並且具有在RXI信號的下降沿1008後3. 8 y s出現的下降沿1006。如上面所述，RXI_delay信號的經延遲的下降沿1006設計成超過在RXI信號上出現的任何短時脈衝波形幹擾的時間長度P。儘管在圖IOB和圖IOC中沒有明確指出，但應理解至IJ，RXI_delay信號的下降 沿關於其相應的RXI信號的下降沿被延遲3. 8 y S。圖IOB針對其中在輸入信號的隱性狀態期間出現ISO脈衝的例子(類似於圖8B所示的條件)圖示了示例性RXI信號、對應的RXI_delay信號、示例性輸入比較器輸出信號MD、對應的EN_GLITCH信號以及限幅器輸出信號RX0。如圖IOB所示，RXI信號具有出現在時間段P (其中P < 3.8ii s)上的短時脈衝波形幹擾1010( S卩，錯誤的低狀態)。在圖IOB所示例子中，EN_GLITCH信號具有在與MD信號的上升沿1014基本相同的時間處出現的上升沿1012以及在與RXI信號的上升沿1018(在短時脈衝波形幹擾1010的末端處)基本相同的時間處出現的下降沿1016。當EN_GLITCH為低時，RXO = RXI，並且當EN_GLITCH為高時，RXO = RXI_delay。如圖IOB所示，由於RXI_delay信號的下降沿延遲3. 8 ii s並且短時脈衝波形幹擾1010的長度P短於3. 8 u S，所以短時脈衝波形幹擾1010並不顯現在RXI_delay信號中。因此，在短時脈衝波形幹擾1010存在於RXI上的時間期間，EN_GLITCH信號為高，並且RXO = RXI_delay。如此，限幅器輸出信號RXO實質上提供經濾波或經限幅的RXI信號版本。因此，如圖IOB所示，所公開的接收機電路500提供對在輸入信號LIN_bus的隱性狀態期間出現的ISO脈衝的抗擾性。圖IOC圖示了其中在輸入信號LIN_bus從隱性狀態轉變為顯性狀態的時間段期間出現ISO脈衝的例子。在該例子中，圖IOC圖示了示例性LIN_bus信號波形1020、對應的MD信號波形1022、調整電路使能信號EN_MP波形1024、LIN_filter波形1026、RXI信號波形1028、對應的RXI_delay信號波形1030、EN_GLITCH信號波形1032以及限幅器輸出信號RXO波形1034。LIN_bus信號具有示例性ISO脈衝1036，使得MD信號變高，並且使得在第一延遲之後，EN_MP信號變高。通過使得LIN_filter信號過早下降(這導致在RXI信號波形1028上的過早的下降沿1038)，而將脈衝1036反映在LIN_filter信號波形1026上。根據圖9，當MD信號變高時，EN_GLITCH信號也變高，因為此時RXI也為高。EN_GLITCH信號波形1032保持為高，直到a) RXI信號變高、或者b)RXI_delay信號變低為止；因此當RXI_delay信號波形1030在下降沿1040處變低時，EN_GLITCH信號波形1032在下降沿1042處變低。如圖IOC所示，當EN_GLITCH信號波形1032為低時，RXO波形1034等於RXI，並且當EN_GLITCH信號波形1032為高時，RXO波形1034等於RXI_delay。在圖IOC所示的實施例中，調整電路522在點1044處將LIN_filter信號波形1026強制為VREF。然而，由於VREF小於Vth (high)，所以RXI信號波形1028保持為低。因此，RXI信號波形1028包含在其下降沿1038處出現的過早的低狀態，其中該過早的低狀態是錯誤低狀態，該錯誤的低狀態的起始點在下降沿1038處，並且其結束點在沒有由調整電路522引起的上升沿的情況下難以檢測。然而，由於過早的低狀態的開始通常是已知的，所以當MD信號變高時EN_GLITCH信號波形1032變高，並且RXO信號等於RXI_delay，直到RXI_delay信號波形1030的下降沿1040出現為止。在本例子中，正確的輸出信號RXO的延遲等於3. 8 y s-T』，其中T』是過早低狀態的長度。換言之，T』等於以下兩個點之間的時間量，其中一個點是由ISO脈衝1036將經濾波的LIN_filter信號驅動到Vth (low)以下的點，另一個點是如果不出現ISO脈衝1036則經濾波的LIN_filter信號將下降到Vth(Iow)以下的點。在其中ISO脈衝1036不引起短時脈衝波形幹擾(S卩，T』= 0)的情形中，正確的RXO信號可以延遲的最長時間段將為3. S。這種情形例如可以包括以下情形，其中ISO脈衝1036使得LIN_f ilter信號達到Vth (low)、同時如果不存在ISO脈衝則LIN_f ilter信號將達到Vth(Iow)。由於這種最差情況的情形導致3. 8 s的延遲，並且3. 8 s小於7. 5 s延遲限制，所以所公開的接收機電路500也提供對當輸入信號LIN_bus從隱性狀態轉變為顯性狀態時出現的ISO脈衝的抗擾性。 再次參照圖5，一旦從限幅電路518接收到限幅器輸出信號RX0，驅動器塊508就輸出接收機輸出信號RXD。當RXO = I時，電晶體510的柵極截止，意味著電晶體510截止並且RXD等於外部電壓電源512。當RXO = 0時，電晶體510的柵極導通並且電晶體510將RXD拉至接地。根據上述內容，接收機輸出信號RXD滿足用於確定對ISO脈衝的抗擾性的破壞規則和功能規則。如前所述，認為接收機電路500滿足破壞評定。由於接收機輸出信號RXD不包含錯誤低狀態並且不延遲超過7. S，所以也滿足功能評定。如此，本公開的接收機電路500提供對ISO脈衝的充分的抗擾性。圖11-圖14提供圖示圖3中提供的接收機電路300以及圖5中提供的本公開的接收機電路500的操作的仿真結果。圖11示出了當輸入信號LIN_bus處於隱性狀態時在輸入信號LIN_bus上出現ISOl脈衝1102情況下的、圖3中電路300的仿真結果1100。在該仿真(以及圖12所示的仿真)中，ISOl脈衝的幅度設定為-100V，這是ISOl脈衝的最差情況的情形。根據上述公開，仿真結果1100表明圖3中的接收機電路300在RXD信號上產生錯誤的低輸出1104，並因而對在輸入信號LIN_bus的隱性狀態期間出現的ISOl脈衝不具有抗擾性。圖12示出了圖5中提供的所公開的接收機電路500的仿真結果1200，該接收機電路具有當輸入信號LIN_bus處於隱性狀態時在輸入信號LIN_bus上出現的ISOl脈衝1202。該仿真的條件類似於圖11中提供的條件，以便可以比較各仿真中的輸出信號RXD。圖12中提供的仿真結果1200表明圖5中的接收機電路500在RXD信號上不產生錯誤的低狀態，並且不將RXD信號延遲超過7. 5 ii S。因此，接收機電路500對在輸入信號LIN_bus的隱性狀態期間出現的ISOl脈衝具有抗擾性。圖13示出了圖3中提供的LIN接收機電路300的仿真結果1300，該LIN接收機電路具有當輸入信號LIN_bus處於顯性狀態、隱性狀態以及在隱性狀態與顯性狀態之間的轉變中時在輸入信號LIN_bus上出現的IS03b脈衝1302。在該仿真(以及圖14所示的仿真)中，IS03b脈衝的幅度設定為+100V，這是IS03b脈衝的最差情況的情形。如仿真結果1300所示，IS03b脈衝1302的出現導致在輸出信號RXD上的錯誤的低狀態1304。如此，圖3中提供的接收機電路300無法提供對在輸入信號LIN_bus上出現的IS03b脈衝1302的抗擾性圖14示出了圖5中提供的LIN接收機電路500的仿真結果1400，該LIN接收機電路具有當輸入信號LIN_bus處於顯性狀態、隱性狀態以及在隱性狀態與顯性狀態之間的轉變中時在輸入信號LIN_bus上出現的IS03b脈衝1402。該仿真的條件類似於圖13中提供的條件，以便可以比較各仿真中的輸出信號RXD。圖14中提供的仿真結果1400表明圖5中的接收機電路500在RXD信號上不產生錯誤的低狀態，並且不將RXD信號延遲超過7. 5 ii S。因此，接收機電路500對在輸入信號LIN_bus上出現的IS03b脈衝具有抗擾性。應認識到，這裡公開的接收機電路包含可以在不脫離下面提供的權利要求中所闡述的本公開的精神和範圍的情況下進行改變或者變更的若干方面。
權利要求1.一種電路，其特徵在於，所述電路包括 比較器電路，操作用於將經濾波的輸入信號與第一遲滯閾值或第二遲滯閾值進行比較，並輸出遲滯信號，如果所述經濾波的信號小於或等於所述第一遲滯閾值則所述遲滯信號具有第一狀態，並且如果所述經濾波的信號大於或等於所述第二遲滯閾值則所述遲滯信號具有第二狀態； 操作用於檢測未經濾波的輸入信號的低瞬態電壓的電路，其中所述低瞬態電壓將在所述遲滯信號上產生持續第一時間長度的有效短時脈衝波形幹擾； 電壓調整電路，操作用於響應於所述低瞬態電壓的檢測來調整所述經濾波的信號的電壓，以將所述有效短時脈衝波形幹擾縮短為比所述第一時間長度小的第二時間長度；以及 限幅器電路，操作用於從所述遲滯信號檢測並去除所述縮短的有效短時脈衝波形幹擾，並且生成輸出信號。
2.根據權利要求I所述的電路，其特徵在於，所述限幅器電路包括延遲電路，所述延遲電路操作用於接收所述遲滯信號並輸出經延遲的信號，所述經延遲的信號具有在所述遲滯信號的下降沿之後的經延遲的第一下降沿，其中所述第一下降沿被按照比所述第一時間長度小的第三時間長度進行延遲。
3.根據權利要求2所述的電路，其特徵在於，所述第三時間長度大於或等於所述第二時間長度。
4.根據權利要求2所述的電路，其特徵在於，所述限幅器電路還包括輸出電路，所述輸出電路操作用於當未檢測到所述縮短的有效短時脈衝波形幹擾時，輸出所述遲滯信號作為所述輸出信號，並且當檢測到所述縮短的有效短時脈衝波形幹擾時，輸出所述經延遲的信號作為所述輸出信號。
5.根據權利要求I所述的電路，其特徵在於，所述電路還包括濾波器，所述濾波器用於接收所述未經濾波的輸入信號並產生所述經濾波的輸入信號。
6.根據權利要求I所述的電路，其特徵在於，所述用於檢測低瞬態電壓的電路包括比較器，所述比較器操作用於接收所述未經濾波的輸入信號，並將所述未經濾波的輸入信號與第一參考電壓進行比較。
7.根據權利要求I所述的電路，其特徵在於，所述電壓調整電路包括調整電路，所述調整電路操作用於接收第二參考電壓和指示所述低瞬態電壓的檢測的使能信號，其中當檢測到所述低瞬態電壓時，所述調整電路將所述經濾波的輸入信號向所述第二參考電壓驅動，並且所述經濾波的輸入信號小於所述第二參考電壓。
8.根據權利要求I所述的電路，其特徵在於，所述低瞬態電壓指示影響所述未經濾波的輸入信號的中斷源輸出脈衝。
9.根據權利要求I所述的電路，其特徵在於，所述有效短時脈衝波形幹擾是所述遲滯信號上的錯誤的第二狀態。
10.根據權利要求I所述的電路，其特徵在於，所述電路是局域網際網路中的接收機電路。
11.一種接收機電路，其特徵在於，所述接收機電路包括 比較器電路，接收輸入信號和第一參考電壓，並輸出指示所述輸入信號上存在低瞬態電壓的比較器信號；電壓調整電路，接收所述比較器信號和第二參考電壓，並且當所述比較器信號指示在所述輸入信號上存在所述低瞬態電壓時，輸出調整電流，當所述經濾波的輸入信號小於所述第二參考電壓時，所述調整電流將經濾波的輸入信號向所述第二參考電壓驅動； 遲滯電路，將所述經濾波的輸入信號與第一遲滯閾值或第二遲滯閾值進行比較，並產生遲滯信號，如果所述經濾波的輸入信號小於或等於所述第一遲滯閾值則所述遲滯信號具有第一狀態，並且如果所述經濾波的輸入信號大於或等於所述第二遲滯閾值則所述遲滯信號具有第二狀態，其中作為所述低瞬態電壓的結果，所述遲滯信號將具有有效短時脈衝波形幹擾，並且當所述經濾波的輸入信號小於所述第二參考電壓時，通過所述調整電流將所述經濾波的輸入信號向所述第二參考電壓驅動，縮短所述遲滯信號上的所述有效短時脈衝波形幹擾的長度；以及 限幅器電路，接收所述遲滯信號和所述比較器信號，並通過去除所述縮短的有效短時脈衝波形幹擾來產生輸出信號。
12.根據權利要求11所述的接收機電路，其特徵在於，所述接收機電路還包括驅動器級，所述驅動器級從所述限幅器電路接收所述輸出信號，並輸出接收機電路輸出信號。
13.根據權利要求11所述的接收機電路，其特徵在於，所述接收機電路還包括濾波器電路，所述濾波器電路接收所述輸入信號，並產生所述經濾波的輸入信號。
14.根據權利要求11所述的接收機電路，其特徵在於，所述接收機電路包括局域網際網路中的接收機。
15.根據權利要求11所述的接收機電路，其特徵在於，當所述比較器信號不指示所述輸入信號上存在所述低瞬態電壓時，所述輸出信號等於所述遲滯信號，當所述比較器信號指示所述輸入信號上存在所述低瞬態電壓並且所述遲滯信號為所述第一狀態時，所述輸出信號等於具有經延遲的下降沿的所述遲滯信號。
16.根據權利要求15所述的接收機電路，其特徵在於，所述經延遲的下降沿被按照大於或等於所述縮短的有效短時脈衝波形幹擾的時間量進行延遲。
17.根據權利要求15所述的接收機電路，其特徵在於，所述經延遲的下降沿被按照小於所述有效短時脈衝波形幹擾的時間量進行延遲。
18.一種設備，其特徵在於，所述設備包括 用於對輸入信號進行濾波以產生經濾波的信號的裝置； 用於將所述經濾波的信號與第一遲滯值或第二遲滯值進行比較的裝置； 用於輸出遲滯信號的裝置，如果所述經濾波的信號小於或等於所述第一遲滯值則所述遲滯信號具有第一狀態，並且如果所述經濾波的信號大於或等於所述第二遲滯值則所述遲滯信號具有第二狀態； 用於檢測所述輸入信號上的低瞬態電壓的裝置，其中所述低瞬態電壓將在所述遲滯信號上產生持續第一時間長度的有效短時脈衝波形幹擾； 用於響應於所述低瞬態電壓的檢測，調整所述經濾波的信號的電壓，以將所述有效短時脈衝波形幹擾縮短為比所述第一時間長度小的第二時間長度的裝置； 用於檢測所述遲滯信號上的所述縮短的有效短時脈衝波形幹擾的裝置；以及 用於從所述遲滯信號去除所述縮短的有效短時脈衝波形幹擾，以產生輸出信號的裝置。
19.根據權利要求18所述的設備，其特徵在於，用於調整所述經濾波的信號的電壓的裝置還包括 用於如果所述經濾波的信號小於所述參考電壓，則將所述經濾波的信號電壓向所述參考電壓調整的裝置。
20.根據權利要求18所述的設備，其特徵在於，用於去除所述遲滯信號上的所述縮短的有效短時脈衝波形幹擾的裝置包括 用於輸出經校正的信號的裝置，所述經校正的信號具有第一下降沿，所述第一下降沿在所述遲滯信號的下降沿之後被按照比所述第一時間長度小的第三時間長度進行延遲。
21.根據權利要求20所述的設備，其特徵在於，所述第三時間長度大於或等於所述第二時間長度。
22.根據權利要求18所述的設備，其特徵在於，所述設備包括局域網際網路中的接收機。
專利摘要公開了一種接收機電路和設備。接收機電路包括濾波電路、第一比較器和驅動器塊，該濾波電路接收輸入信號並產生經濾波的信號，該第一比較器將經濾波的信號與閾值電壓進行比較，該驅動器塊產生接收機輸出信號。接收機電路還包括輸入比較器、信號調整電路以及限幅電路。輸入比較器檢測輸入信號上的低電壓，並且信號調整電路將經濾波的信號向特定值驅動以縮短在第一比較器的輸出處的短時脈衝波形幹擾的長度。同時，限幅電路檢測並去除短時脈衝波形幹擾以產生限幅器輸出信號。限幅器輸出信號由驅動器塊接收，驅動器塊輸出接收機輸出信號，其中接收機輸出信號不包含短時脈衝波形幹擾並且延遲不超過7.5μs，從而提供對ISO脈衝的抗擾性。
文檔編號H04B1/10GK202364205SQ20112023820
公開日2012年8月1日 申請日期2011年6月30日 優先權日2011年6月30日
發明者曾妮, 林大松 申請人:意法半導體研發(深圳)有限公司