具有旁路功能的半導體器件及其方法
2023-11-10 00:58:12 2
具有旁路功能的半導體器件及其方法
【專利摘要】一種器件，包括半導體晶片和電耦合至該半導體晶片的接觸區的旁路層。該旁路層被配置成響應於該半導體晶片的狀態從表現為絕緣體改變為表現為導體。
【專利說明】具有旁路功能的半導體器件及其方法
【技術領域】
[0001]本發明總體上涉及具有旁路功能的半導體器件，以及在特定的實施例中涉及具有旁路功能的功率半導體器件。此外，本發明的實施例涉及製作半導體器件或功率半導體器件的方法。
【背景技術】
[0002]半導體器件用於各種電子和其它應用中。半導體器件包括集成電路或者分立器件，其通過在半導體矽片(wafer)上沉積一種或多種類型的薄膜材料以及形成薄膜材料的圖案以形成集成電路而在半導體矽片上形成。
[0003]半導體器件通常被封裝在陶瓷或塑料主體內以使半導體器件免受物理損壞或腐蝕。封裝還支持需要用於將半導體器件連接至在封裝外部的其它器件的電觸點，該半導體器件也被稱為晶片(die)或晶片(chip)。
[0004]封裝還可以支持器件的熱冷卻需求。當半導體器件生成大量熱量時，常規的封裝可能不能提供足夠的熱保護。
【發明內容】
[0005]依據本發明的一個實施例，器件包括半導體晶片和電耦合至半導體晶片的接觸區的旁路層，旁路層被配置成響應於半導體晶片的狀態從表現為絕緣體改變為表現為導體。
[0006]依據本發明的一個實施例，器件包括晶片載體，設置在晶片載體的第一表面上的晶片以及設置在晶片載體的第二表面上的旁路層，從而晶片載體被設置在旁路層和晶片之間，其中旁路層被配置成響應於半導體晶片的狀態從表現為絕緣體改變為表現為導體。
[0007]依據本發明的一個實施例，功率MOSFET器件包括功率MOSFET晶片，該晶片包括在晶片的第一表面的源極端子、在晶片的第一表面的柵極端子、以及在晶片的第二表面的漏極端子，第二表面與第一表面相反，該功率MOSFET器件還包括引線，該引線具有裸片焊盤(die pad)、源極引線、柵極引線和電耦合至裸片焊盤的漏極引線，其中晶片被安裝在裸片焊盤的第一表面並且其中晶片的源極端子被電耦合至源極引線，晶片的柵極端子被電耦合至柵極引線並且晶片的漏極端子被電耦合至漏極引線。功率MOSFET進一步包括被設置在裸片焊盤的第二表面上的旁路層以使得裸片焊盤被設置在旁路層和晶片之間，其中旁路層被配置成響應於晶片的狀態從表現為絕緣體改變為表現為導體。
[0008]依據本發明的一個實施例，用於製造半導體器件的方法包括提供半導體晶片以及將旁路層電耦合至半導體晶片的接觸區，旁路層包括被配置成響應於半導體晶片的狀態從表現為絕緣體改變為表現為導體的材料。
[0009]依據本發明的一個實施例，操作半導體器件的方法，該半導體器件包括具有第一接觸區和第二接觸區以及電耦合至第一接觸區的旁路層的半導體晶片，該方法包括在正常操作模式期間，傳導電流使其通過在第一接觸區和第二接觸區之間的半導體晶片，其中旁路層在正常操作模式期間是電絕緣的，以及在過載操作模式期間，傳導電流使其通過旁路層遠離半導體晶片，其中旁路層在過載操作模式期間具有比在正常操作模式期間更低的電阻。
【專利附圖】
【附圖說明】
[0010]為了更加全面地理解本發明和其優勢，現在連同附圖一起參考以下描述，其中:
[0011]圖1A示出了依據本發明的實施例的半導體器件的三維視圖；
[0012]圖1B圖示了依據本發明的實施例的半導體器件的橫截面側視圖；
[0013]圖1C圖示了依據本發明的實施例的半導體器件的頂視圖；
[0014]圖1D示出了依據本發明的另一實施例的半導體器件的橫截面側視圖；
[0015]圖1E使出了依據本發明的又一實施例的半導體器件的橫截面側視圖；
[0016]圖2圖示了依據本發明的實施例的半導體器件的等效電路的示意圖；
[0017]圖3A示出了依據本發明的實施例的半導體器件和電連接的橫截面側視圖；
[0018]圖3B示出了依據本發明的另一實施例的半導體器件和電連接的橫截面側視圖；
[0019]圖4A示出了依據本發明的實施例的半導體器件和熱沉的橫截面側視圖；
[0020]圖4B示出了依據本發明的實施例的半導體器件和熱沉的橫截面側視圖；以及
[0021]圖5示出了依據本發明的實施例的製造半導體器件的方法的實施例。
【具體實施方式】
[0022]目前優選的實施例的製作和使用在以下進行詳細的討論。然而，應當領會的是，本發明提供許多可應用的發明構思，其可以在廣泛多樣的特定環境中體現。所討論的特定實施例僅僅是示範性的特定方式以製作和使用本發明，且並不限制本發明的範圍。
[0023]本發明將關於在特定環境中的實施例進行描述，即包括旁路功能的功率半導體器件。然而，本發明還可以被應用於其它半導體器件或者包括除了半導體材料之外的其它材料的器件。
[0024]在某些高能量應用(HEA)中，由於其對高能量系統的災難性影響，必須完全避免某些失效模式。一個這樣的失效模式是在功率半導體器件內的斷路觸點。因此，在某些高能量應用中需要單獨的旁路器件從而如果斷路觸點出現則接收電流。這些單獨的旁路器件設計起來相對複雜並且增加了總系統成本。
[0025]本發明的實施例提供了具有旁路功能的封裝半導體晶片。進一步的實施例提供了具有集成的旁路元件的封裝功率半導體晶片，其中旁路元件(或旁路層)設置於功率半導體晶片之外。本發明的各種實施例包括被配置使得旁路元件的電阻依照一種或多種狀態而改變的旁路層或者旁路元件，該一種或多種狀態是例如由功率半導體器件內的斷路觸點導致的電過載或者熱過載。
[0026]圖1A圖示了三維視圖，圖1B圖示了橫截面側視圖，圖1C圖示了封裝的半導體器件10的實施例的頂視圖(封裝的頂部透明以見到晶片)。
[0027]封裝的半導體器件10包括具有多個延伸出封裝80的引線或引腳50的封裝80。取決於封裝類型，多個引線50可以包括數個弓I線。在一個實施例中，多個引線50包括柵極/基極引線51、漏極/集電極引線52、以及源極/射極引線53。在一些實施例中，封裝的半導體器件10包括用於將熱沉牢固地安裝在封裝的半導體器件10之下的開口 30。[0028]參照圖1B，封裝的半導體器件10包括晶片載體60，諸如設置在封裝(密封材料)80內的引線框架。引線框架60包括多個引線50。半導體晶片70被設置在引線框架60的晶片粘接(die attach)或者晶片踏板(die paddle)上。引線框架60被稱合至設置在半導體晶片70的第一側61上的第一接觸區。半導體晶片70的相反第二側62被密封材料80所覆蓋。
[0029]密封材料80具有第一部分80A和第二部分80B。第一部分80A被直接設置在半導體晶片70上，而第二部分80B被橫向地設置在半導體晶片70旁邊。第二部分80B與多個引線50的方向相反以使得半導體晶片70被設置在多個引線50和第二部分80B之間。如圖示，第一部分80A比第二部分80B厚。開口 30被設置在密封材料80之內。開口 30被配置成使得能夠安裝熱沉。例如，熱沉(未示出)可以使用穿過開口 30安裝的螺釘被附接至半導體器件10。
[0030]在一些實施例中，第一部分80A和第二部分80B包括相同的厚度並且沒有開口 30。
[0031]再次參照圖1B，密封材料80包括針對第一部分80A和第二部分80B的第一主表面81，例如用於安裝熱沉(未示出)。第一主表面81是平面的以最大化從半導體晶片70到熱沉的散熱。密封材料80的第一部分80A包括設置在半導體晶片70的第二側62上的第
二主表面82。
[0032]在各種實施例中，半導體晶片70可以包括功率晶片，其例如引導大電流(例如大於30安培)。例如，半導體晶片70可以被配置成操作在約20V至約1000V處。可替代地，半導體晶片70可以被配置成操作在約20V至約100V處。在其它實施例中，半導體晶片70可以被配置成操作在約100V至約500V處。在一個實施例中，半導體晶片70可以被配置成操作在約500V至約1000V處。在又一實施例中，半導體晶片70可以被配置成操作在高達約 IOOOOVo
[0033]在各種實施例中，半導體晶片70可以是功率半導體器件,在一個實施例中其可以是分立器件。在一個實施例中，半導體晶片70是三端器件，諸如功率金屬絕緣體半導體場效應電晶體(MISFET )、結型場效應電晶體(JFET )、雙極結型電晶體(B JT )、絕緣柵雙極電晶體(IGBT)或者半導體晶閘管。可替代地，半導體晶片包括集成電路(1C)。
[0034]在一個實施例中，半導體晶片70是η溝道MISFET。在另一實施例中，半導體晶片70是P溝道MISFET。在一個或多個實施例中，半導體晶片70可以包括器件諸如垂直MISFET和二極體的多個器件，或可替代地包括兩個由絕緣區分開的MISFET器件。
[0035]本發明的實施例可以被應用至任意類型的半導體器件。作為示例，本發明的實施例可以被應用至功率器件，例如，具有垂直電流的功率器件。由於流過這些器件的大電流，其生成需要被快速移去大量熱量以避免熱量積聚，熱量積聚能夠對這些器件的性能造成不利的影響。
[0036]在一些實施例中，半導體晶片70從第一側61至第二側62的厚度可以小於150 μ m。在各種實施例中，半導體晶片70從第一側61至第二側62的厚度可以小於100 μ m。在各種實施例中，在各種實施例中，半導體晶片70從第一側61至第二側62的厚度可以小於50 μ m。在一些實施例中，半導體晶片70從第一側61至第二側62的厚度可以為約50 μ m至約150 μπι。在一些實施例中，半導體晶片70從第一側61至第二側62的厚度可以為約100 μ m至約150 μπι。在各種實施例中，半導體晶片70從第一側61至第二側62的厚度可以為約50 μ m至約100 μ m。
[0037]如圖1B的示例中示出的，半導體晶片70可以被設置在晶片載體60上，該晶片載體60可以被配置成緊固半導體晶片70的位置。如圖1B的示例中還示出的，旁路層110被設置在晶片載體(例如，引線框架)60之下。旁路層110包括電絕緣層，其被配置為在預定溫度之上和/或預定電應力之上變得導電。在一些實施例中，旁路層110的電、熱、或機械錶現可以依據諸如熱過載或者電過載的一個或多個狀態而改變。例如，旁路層110被配置成依據一個或多個狀態從絕緣層不可逆地改變為導電層。如所圖示，旁路層110可以接觸引線框架60的底表面。
[0038]在一個實施例中，旁路層110處於或高於大約150攝氏度(°C)、處於或高於大約250攝氏度(°C)、處於或高於大約300攝氏度(°C)或者處於或高於大約400攝氏度(°C)的溫度變得導電。可替代地，旁路層Iio處於大約150°C和250°C或300°C和400°C之間的溫度變得導電。在其它的實施例中，旁路層110在電場強度高於大約10千伏每毫米(kV/mm)、高於大約50kV/mm、或高於大約100kV/mm變得導電。可替代地，旁路層110在電場強度在大約10kV/mm和大約50kV/mm之間、在大約50kV/mm和大約100kV/mm之間、在大約40kV/mm和大約60kV/mm之間、或在大約25kV/mm和大約75kV/mm之間變得導電。
[0039]旁路層110可以包括任意類型的在高於某一溫度或某一電場應力時變得導電的絕緣材料。在一個實施例中，旁路層110在高於某一溫度或某一電場應力時變得導電並且保持導電。
[0040]在一個實施例中，旁路層110包括有機材料層(或有機層)。
[0041]例如，有機層110包括醯亞胺材料或者環氧樹脂材料。可替代地，有機層110包括熱固性材料，例如不可逆固化的聚合物材料。例如，有機層包括處於或高於某一溫度或電場應力時排列的有機結構以使得絕緣有機層變得導電。
[0042]在一個實施例中，旁路層110包括絕緣層，該絕緣層包括導電填料。絕緣層可以是介電層或有機層。導電填料可以包括鋁(Al)、銅(Cu)或基於碳的材料。基於碳的材料的示例可以包括使用聚乙炔、乙烯二氧噻吩、碳納米管、石墨等等製備的材料。
[0043]在一個實施例中，旁路層110包括材料層，該材料層包括兩個或更多處於某一溫度或電場強度以下非導電的材料。然而，該兩個或更多材料處於或高於某一溫度和/或某一電場強度時結合/反應並且變得導電。
[0044]在一個實施例中，旁路層110可以包括約為50 μπι和500 μπι的厚度。可替代地,旁路層110可以包括50 μ m和100 μ m的厚度、100 μ m至200 μ m的厚度或者200 μ m和500 μ m
的厚度。
[0045]參照圖1C，半導體晶片70被設置在引線框架60的晶片踏板之上。半導體晶片70的第一側61 (底側，在該圖中未示出)與引線框架60接觸。在第一側61的第一接觸區與引線框架和引線52相接觸。半導體晶片70的第二側62包括第二接觸區71和第三接觸區72。第二接觸區71與引線53相接觸並且第三接觸區72與引線51相接觸。在一個或多個實施例中，第一接觸區被耦合至漏極區並且第二接觸區71被耦合至半導體晶片70的源極區。可替代地，第一接觸區被耦合至源極區並且第二接觸區71被耦合至半導體晶片70的漏極區。在另外的其它實施例中，第一接觸區被耦合至電晶體的射極區並且第二接觸區71被耦合至電晶體的集電極區。可替代地，第一接觸區被耦合至電晶體的集電極區並且第二接觸區71被耦合至電晶體的射極區。在一個或多個實施例中，第三接觸區72被耦合至電晶體的柵極或基極。
[0046]第一互連91將第二接觸區72耦合至第一柵極/基極引線51，該第二接觸區被耦合至柵極/基極區。第二互連92將第三接觸區73耦合至第一源極/射極引線53，該第三接觸區被耦合至源極/射極區。因為較大的電流被引導流過第一源極/射極引線53，在一些實施例中，第二互連92可以包括相比第一互連91更粗的導線。第一漏極/集電極引線52通過引線框架60的晶片踏板被耦合至半導體晶片70。因而，在一個實施例中，半導體器件10具有第一柵極/基極引線51，
[0047]第一漏極/集電極引線52，然後是第一源極/射極引線53。
[0048]圖1D圖示了半導體器件10的橫截面圖，其中旁路層110依據本發明的實施例被設置在密封材料80之內。旁路層110覆蓋引線框架60的暴露的底表面但並不在第一主表面81之下完全地延伸。相應地，在該實施例中，旁路層110被設置在密封材料80之內。
[0049]圖1E圖示了半導體器件10的橫截面圖，其中依據本發明的實施例，旁路層110被設置在輔助絕緣層115之內。絕緣層115可以在形成密封材料80之後形成。絕緣層115可以包括合適的介電材料，諸如氧化物、氮化物、或密封材料。
[0050]圖2圖示了依據本發明的實施例的半導體器件的等效電路的示意圖。圖2圖示了本發明的實施例，其中旁路層110被附接至電晶體70。電晶體70具有控制節點G、漏極節點D、以及源極節點S。源極節點S被耦合至第一電勢節點並且漏極節點D被耦合至第二電勢節點。在一個實施例中，第一電勢Vl是高電勢並且第二電勢V2是低電勢。可替代地，第一電勢Vl是低電勢並且第二電勢V2是高電勢。如在一個實施例中圖示的，旁路層110被並聯地附接至電晶體70。旁路層110的第一節點被耦合至第一電勢VI，而旁路層110的第二節點被耦合至第二電勢V2。在普通的操作模式期間，電流可以在電晶體的漏極節點D和源極節點S之間流過或者頻繁地流過並且旁路層110是電絕緣的。如果電晶體70失效，過載模式可能發生並且將電流轉移遠離電晶體70，例如流經旁路層110。在各種實施例中，在過載模式期間電流被分流至接地。
[0051]在各種實施例中，柵極節點被上拉(在η溝道電晶體中是ON狀態)，其使得電晶體70導通。隨著電晶體70開始導通，因為旁路層100的高電阻率，電流流經電晶體70。
[0052]當電晶體70失效時，熱量積聚在電晶體70內並且直至某一溫度或者電場強度起旁路層110變得導電並且電阻率顯著地下降。當旁路層110變得導電時(例如旁路層110將電晶體70短路)，電流流經旁路層110和/或將熱能量從電晶體70移除。
[0053]在各種實施例中，旁路層110被配置成當施加高於閾值電壓的正電勢差時變得導電。在可替代實施例中，旁路層110被配置成當施加低於閾值電壓的電勢差時導電。
[0054]在各種實施例中，電晶體70可以包括功率金屬絕緣體半導體場效應電晶體(MISFET)或者功率絕緣柵雙極電晶體(IGBT)。
[0055]這樣的功率MISFET或者功率IGBT可以具有取決於相應實施例的變化的介電強度。例如，介電強度可以從若干10V/mm變化至高達若干100V/mm。介電強度是電晶體70在OFF狀態能夠承受而不被擊穿的跨源極節點至漏極節點(負載路徑)的最大電壓。在各種實施例中，功率MISFET和功率IGBT可以是η導通和ρ導通的電晶體。
[0056]圖3Α示出了系統100的實施例。系統100包括封裝的半導體器件10和導電連接120。封裝的半導體器件10可以與關於圖1A-1C所描述的相同。
[0057]導電連接120可以包括諸如鋁(Al)或銅(Cu)的金屬。導電連接120可以包括大約0.1mm至大約IOmm或者大約Imm至大約2mm的厚度。
[0058]導電連接120被設置在封裝的半導體器件10的下面。在一個實施例中，導電連接120被設置在旁路層110的下面。特別地，導電連接120被直接地設置在旁路層110的下面。導電連接120可以包括引線125。例如，系統100可以包括多個四(4)引線50，諸如引線51-53和引線125。在一些實施例中，引線125被配置成被連接至源極端子或者漏極端子。
[0059]在一些實施例中，系統100包括關於圖1D和IE所描述的配置。
[0060]圖3B示出了系統150的進一步實施例。系統150包括封裝的半導體器件10、器件載體160和導電連接170。封裝的半導體器件10可以與關於圖1A-1C所描述的相同。
[0061]器件載體160可以是基板或印刷電路板(PCB)。器件載體160可以包括大約0.1mm至大約IOmm或者大約Imm至大約2mm的厚度。導電連接170包括諸如招(Al)或者銅(Cu)的金屬。導電連接170可以包括大約50 μ m至大約500 μ m或者大約100 μ m至大約200 μ m的厚度。
[0062]封裝的半導體器件10被設置在器件載體(例如PCB) 160上。封裝的半導體器件10被設置在器件載體160上以使得旁路層110緊靠器件載體160中的導電連接170。在一些實施例中，導電連接170被連接至源極端子或漏極端子。
[0063]在各種實施例中，封裝的半導體器件10和旁路層110被膠合、粘接或膠帶粘合，並且引線被焊接至器件載體160。在一些實施例中，系統150包括由關於圖1D和IE所描述的配置。
[0064]圖4A示出了系統200的實施例。系統200包括封裝的半導體器件10和熱沉120。封裝的半導體器件10可以與關於圖1A-1C所描述的相同。
[0065]熱沉120可以包括諸如金屬板的導熱和導電板。金屬板包括諸如鋁(Al)或者銅(Cu)的金屬。金屬板可以包括大約0.1mm至大約IOmm或者大約Imm至大約2mm的厚度。
[0066]熱沉120可以被設置在封裝的半導體器件10的下面。在一個實施例中，熱沉120被設置在旁路層110的下面。特別地，熱沉120被直接地設置在旁路層110的下面。熱沉120通過開口 30被機械地固定至封裝的半導體器件10。例如，熱沉可以利用穿過開口 30安裝的螺釘被附接至封裝的半導體器件10。在一些實施例中，熱沉120被配置成被連接至源極端子或漏極端子。
[0067]熱沉120可以包括引線125。例如，系統100可以包括多個四(4)引線50，諸如引線51-53和引線125。在一些實施例中，系統100包括由關於圖1D和IE所描述的配置。
[0068]圖4B示出了系統150的進一步實施例。系統150包括封裝的半導體器件10、器件載體160和熱沉120。封裝的半導體器件10可以與關於圖1A-1C所描述的相同。
[0069]器件載體160可以是基板或者印刷電路板(PCB)。器件載體160可以包括大約
0.1mm至大約IOmm或者大約Imm至大約2mm的厚度。熱沉120可以包括諸如金屬板的導熱和導電板。金屬板包括諸如鋁(Al)或銅(Cu)的金屬。金屬板可以包括大約50 μ m至大約500 μ m或者大約100 μ m至大約200 μ m的厚度。
[0070]封裝的半導體器件10被設置在器件載體(例如PCB) 160上。封裝的半導體器件10被設置在器件載體160上以使得旁路層110緊靠器件載體160中的導熱和導電層。器件載體160被布置使得熱沉120緊靠旁路層110。可替代地，熱沉120被集成在載體160中。在一些實施例中，導電連接被設置在旁路層110和熱沉120 (未示出)之間。在一些實施例中，導電連接或者熱沉120被連接至源極端子或漏極端子。
[0071]封裝的半導體器件10和旁路層110被膠合、粘接或膠帶粘合，並且引線被焊接至器件載體160。熱沉120可以被焊接或擴散至器件載體160中的金屬層。在一些實施例中，系統150包括由關於圖1D和IE所描述的配置。
[0072]圖5示出了用於製造封裝的半導體器件的方法的流程圖500的實施例。在步驟510，晶片被置於晶片載體上形成組裝的晶片。晶片可以是功率半導體晶片。在一個實施例中，半導體晶片是三端器件，諸如功率金屬絕緣體半導體場效應電晶體(MISFET)、結型場效應電晶體(JFET)、雙極結型電晶體(BJT)、絕緣柵雙極電晶體(IGBT)或者半導體晶閘管。可替代地，半導體晶片包括集成電路(1C)。在一個實施例中，半導體晶片是η溝槽MISFET。在另一實施例中，半導體晶片是P溝槽MISFET。在一個或多個實施例中，半導體晶片包括多個器件，諸如垂直MISFET和二極體，或可替代地兩個由絕緣區分開的MISFET器件。
[0073]晶片載體可以是引線框架。引線框架可以包括銅(Cu)或鎳。可替代地，晶片載體可以為支撐基板，諸如印刷電路板型基板。
[0074]晶片可以經由軟焊觸點或擴散焊觸點被附接至晶片載體。可替代地，晶片可以經由導電粘著劑或導電箔被附接至晶片載體。
[0075]在步驟512，旁路層被形成在組裝的晶片上。旁路層可以是在預定的溫度或在預定的應力處變得導電的電絕緣層。材料的詳情由關於圖1Α-1Ε所描述。旁路層可以通過層疊、印刷或(噴霧)塗布的方式被形成在組裝的晶片上。
[0076]在各種實施例中，晶片被設置在晶片載體的第一表面並且旁路層被設置在晶片載體的第二表面上。
[0077]在步驟514，晶片被密封材料所密封。可替代地，晶片和晶片載體至少部分地被密封。密封材料或封裝材料可以包括脫皮化合物(molting compound)、陶瓷、或者層壓材料。在一個實施例中，旁路層在晶片被密封之前被形成在組裝的晶片上。可替代地，旁路層被形成在密封的(封裝的)晶片上。
[0078]在步驟516，連接元件被設置在旁路層上。可替代地，封裝的晶片被設置在連接元件上。連接元件可以是引線、具有引線的熱沉、在器件載體中的導電跡線或者在器件載體中的熱沉。實施例關於圖3A-4B進行描述。
[0079]封裝的晶片(包括旁路層)被膠合或粘接至連接元件。可替代地，封裝的晶片通過例如應用諸如螺釘的連接裝置被安裝在連接元件上。
[0080]雖然本發明和其優勢已經具體地做出描述，應當理解的是，可以在此做出各種變化、替代和改變而不偏離本發明由所附的權利要求書所限定的精神和範圍。
[0081 ] 此外，本申請的範圍不旨在限制於在說明書中描述的過程、機器、製造、物質的組成、裝置、方法和步驟的特定實施例。由於本領域技術人員將易於從本發明的公開領會，根據本發明可以利用與在此所描述的對應實施例實現基本上相同的功能或達到基本上相同的結果的，不論是現存還是待開發的過程、機器、製造、物質的組成、裝置、方法或步驟。相應地，所附的權利要求書旨在將這些過程、機器、製造、物質的組成、裝置、方法或步驟包括在權利要求書的範圍內。
【權利要求】
1.一種器件，包括: 半導體晶片；以及 旁路層，被電耦合至所述半導體晶片的接觸區，所述旁路層被配置成響應於所述半導體晶片的狀態而從表現為絕緣體改變為表現為導體。
2.根據權利要求1所述的器件，其中所述半導體晶片的所述狀態包括從由所述半導體晶片的溫度和所述半導體晶片的電場強度組成的組中選擇的狀態。
3.根據權利要求2所述的器件，其中所述半導體晶片的所述狀態包括高於150攝氏度的所述半導體晶片的所述溫度。
4.根據權利要求2所述的器件，其中所述半導體晶片的所述狀態包括高於10千伏每毫米(KV/mm)的所述半導體晶片的所述電場強度。
5.根據權利要求1所述的器件，其中所述旁路層從表現為所述絕緣體改變為表現為所述導體以轉移來自所述半導體晶片的所述接觸區的電能量遠離所述半導體晶片，以保護所述半導體晶片免受損害。
6.根據權利要求1所述的器件，其中所述旁路層包括有機材料層。
7.根據權利要求6所述的器件，其中所述有機材料層包括金屬填料。
8.根據權利要求6所述的器件，其中所述有機材料層包括從由醯亞胺材料、環氧樹脂材料和熱固性材料組成的組中選擇的材料。
9.一種器件，包括: 晶片載體； 晶片，設置在所述晶片載體的第一表面上；以及 旁路層，設置在所述晶片載體的第二表面上，以使得所述晶片載體設置於所述旁路層和所述晶片之間，其中所述旁路層被配置成響應於所述晶片的狀態而從表現為絕緣體改變為表現為導體。
10.根據權利要求9所述的器件，其中所述半導體晶片的所述狀態包括從由所述半導體晶片的溫度和所述半導體晶片的電場強度組成的組中選擇的狀態。
11.根據權利要求10所述的器件，其中所述半導體晶片的所述狀態包括高於150攝氏度的所述半導體晶片的所述溫度。
12.根據權利要求10所述的器件，其中所述半導體晶片的所述狀態包括高於10千伏每毫米(KV/mm)的所述半導體晶片的所述電場強度。
13.根據權利要求9所述的器件，其中所述半導體晶片包括耦合至所述晶片載體的第一引線的第一接觸區和耦合至所述晶片載體的第二引線的第二接觸區，並且其中所述接觸區和所述旁路層被耦合至所述晶片載體的第三引線。
14.根據權利要求9所述的器件，所述晶片是垂直功率晶片並且所述晶片載體是引線框架，其中所述垂直功率晶片被配置成基於施加至控制觸點的信號在第一晶片觸點和第二晶片觸點之間傳導電流，其中所述第一晶片觸點被電連接至所述引線框架的第一引線，所述控制觸點被電連接至所述引線框架的第二引線，並且其中所述第二晶片觸點被電連接至所述引線框架的第三引線以及電連接至所述旁路層。
15.根據權利要求9所述的器件，其中所述旁路層包括有機材料層。
16.根據權利要求15所述的器件，其中所述有機材料層包括金屬填料。
17.根據權利要求15所述的器件，其中所述有機材料層包括從由醯亞胺材料、環氧樹脂材料和熱固性材料組成的組中選擇的材料。
18.一種功率MOSFET器件，包括: 功率MOSFET晶片，包括在所述晶片的第一表面處的源極端子、在所述晶片的所述第一表面處的柵極端子以及在所述晶片的第二表面處的漏極端子，所述第二表面與所述第一表面相對； 引線，具有裸片焊盤、源極引線、柵極引線和電耦合至所述裸片焊盤的漏極引線，其中所述晶片被安裝在所述裸片焊盤的第一表面上並且其中所述晶片的所述源極端子被電耦合至所述源極引線，所述晶片的所述柵極端子被電耦合至所述柵極引線並且所述晶片的所述漏極端子被電耦合至所述漏極引線；以及 旁路層，被設置在所述裸片焊盤的第二表面上以使得所述裸片焊盤被設置在所述旁路層和所述晶片之間，其中所述旁路層被配置成響應於所述晶片的狀態而從表現為絕緣體改變為表現為導體。
19.一種用於製造半導體器件的方法，所述方法包括: 提供半導體晶片；以及 將旁路層電耦合至所述半導體晶片的接觸區，所述旁路層包括被配置成響應於所述半導體晶片的狀態而從表現為絕緣體改變為表現為導體的材料。
20.根據權利要求19所述的方法，進一步包括將所述半導體晶片附接至載體，其中將所述旁路層電耦合至所述半導體晶片的所述接觸區包括將所述旁路層附接至所述載體。
21.根據權利要求20所述的方法，進一步包括將所述半導體晶片的第一接觸區電耦合至所述載體的第一引線以及將所述半導體晶片的第二接觸區電耦合至所述載體的第二引線，並且其中所述接觸區和所述旁路層被電耦合至所述載體的第三引線。
22.根據權利要求19所述的方法，其中所述旁路層包括有機材料層。
23.根據權利要求19所述的方法，其中所述半導體晶片包括垂直功率電晶體。
24.一種操作半導體器件的方法，所述半導體器件包括具有第一接觸區和第二接觸區以及電耦合至所述第一接觸區的旁路層的半導體晶片，所述方法包括: 在正常操作模式期間，在所述第一接觸區和所述第二接觸區之間傳導通過所述半導體晶片的電流，其中所述旁路層在所述正常操作模式期間是電絕緣的；以及 在過載操作模式期間，通過所述旁路層傳導所述電流遠離所述半導體晶片，其中所述旁路層在所述過載操作模式期間具有比在所述正常操作模式期間更低的電阻。
25.根據權利要求24所述的方法，其中所述電流在所述過載操作模式期間被分流至接地節點。
26.根據權利要求25所述的方法，其中響應於所述半導體晶片的溫度超過閾值溫度而進入所述過載操作模式。
27.根據權利要求26所述的方法，其中所述閾值溫度是150攝氏度。
28.根據權利要求25所述的方法，其中響應於電場強度超過閾值場強度而進入所述過載操作模式。
29.根據權利要求28所述的方法，其中所述閾值場強度是10千伏每毫米。
【文檔編號】H01L23/49GK103996667SQ201410049900
【公開日】2014年8月20日 申請日期:2014年2月13日 優先權日:2013年2月14日
【發明者】R·奧特雷姆巴 申請人:英飛凌科技奧地利有限公司