一種基於dhbt工藝的有源毫米波亞諧波單片集成混頻器電路的製作方法
2023-11-29 23:51:06
專利名稱：一種基於dhbt工藝的有源毫米波亞諧波單片集成混頻器電路的製作方法
一種基於DHBT工藝的有源毫米波亞諧波單片集成混頻器電路技術領域
本發明屬於毫米波系統和半導體集成電路領域，具體涉及一種基於DHBT工藝的有源毫米波亞諧波單片集成混頻器的設計。
背景技術：
隨著技術發展，通訊設備和雷達系統工作頻率也逐步提高，高端產品目前已達數十GHz的毫米波段，這些系統都需要與其頻率相應的混頻器模塊。特別的，在U波段和W 波段，市場對穩定而且低成本的混頻器電路的需求更加迫切。這是由於，一方面，傳統的基於阻性二極體的無源混頻器集成度低，變頻損耗大，限制了基於該混頻器的系統的發展；另一方面，因為在60GHz至IlOGHz之間，缺少可用的，高輸出功率，雜散少，體積小，可靠性高的頻率源進行配套，在低頻段比較常用的基波混頻器電路很難在這個頻率範圍得到廣泛應用。
因此，在毫米波高端應用的混頻器電路，呈現出兩個重要特點，一是依託高頻三端電子器件的發展，如DHBT和HEMT，將混頻器採用全集成的單片集成電路(MMIC)方式實現， 二是大力發展諧波混頻電路，減少對毫米波高頻段高性能本振信號源的依賴。目前這兩個重要特點有多種結合方式第一，使用基於阻性二極體的倍頻鏈對低頻本振信號源倍頻輸出所需要的高頻信號，利用集成電路技術設計高頻段的基波混頻器，再將兩者結合起來實現混頻；第二，使用如上的電路，但是通過集成電路技術，對阻性二極體倍頻鏈進行單片集成，可適當減小電路規模，提高部分性能；然而，最徹底的方式便是把倍頻鏈集成進混頻器電路內，或者直接設計單片集成的亞諧波混頻器。發明內容
本發明提出了一種應用在U波段和W波段的基於DHBT工藝的有源毫米波亞諧波單片集成混頻器電路。
為了實現上述目的，本發明採用的技術方案是一種基於DHBT工藝的有源毫米波亞諧波單片集成混頻器電路，包括本振二倍頻電路、射頻輸入緩衝級電路、混頻電路和中頻輸出緩衝級電路，通過本振二倍頻電路將一個低頻的大功率輸入信號二倍頻，生成的二次諧波信號與經射頻輸入緩衝級緩衝的射頻輸入信號一起進入混頻電路混頻，再通過中頻輸出緩衝放大器輸出，實現在本振二次諧波頻段上的下混頻功能。
所述本振二倍頻電路採用星型匹配網路拓展埠帶寬，其輸出端通過一支本振基波旁路線抑制本振信號向射頻和中頻埠的洩露。
所述射頻輸入緩衝級電路中的射頻輸入信號，通過一支級聯放大器進行緩衝，增強射頻埠對本振的基波和各次諧波信號的抑制能力。
所述混頻電路中，射頻輸入緩衝級電路輸出的射頻信號和本振二倍頻電路產生的本振二次諧波混頻分別連接十字線片上電容中上層金屬的兩個埠，同時，混頻電路中的混頻管和混頻管偏置線分別連接十字線片上電容中下層金屬的兩個埠，電容上下層實現直流隔離，混頻電路使用一個小尺寸的三埠匹配網路，配合四埠的十字線形態片上電容，形成緊湊的管間互聯。
所述中頻輸出緩衝級電路使用射級跟隨器進行緩衝和驅動，改善三階交調性能並且實現中頻頻段的匹配。
所述本振使用U波段低端和Ka波段的輸入功率源，電路結構實現在W波段和U波段高端的下混頻。
所述亞諧波單片集成混頻器使用DHBT器件設計，其中，本振二倍頻電路使用DHBT 器件設計，可以獲得較高的倍頻增益；射頻輸入緩衝級電路使用DHBT器件設計，可以獲得較好的線性度；混頻電路使用DHBT器件設計，在合適的偏置下可獲得較好的非線性分量輸出，其中即包括所需要的下混頻分量輸出；中頻輸出緩衝級電路使用DHBT器件設計，可以增強驅動能力。
所述亞諧波單片集成混頻器具體的適用範圍是本振輸入信號在30GHz至55GHz， 經過內置二倍頻產生60GHz至IlOGHz的二次諧波，和與其偏差在5GHz以內的射頻信號混頻，生成處於直流到5GHz之間的中頻信號，總的射頻帶寬為10GHz。
綜合上述，本發明得到的有益效果是此設計通過內部的倍頻電路來提升本振輸入信號頻率，不需要使用υ波段或者W波段的頻率源，而所使用頻段較低的Ka波段頻率源， 其相位噪聲和頻率穩定度相對要好。同時此設計有較好的L0/2L0-RF的隔離性能，中頻輸出埠的驅動能力也有專門的輸出級來保障，具有一定的變頻增益和較低的噪聲係數，增強了使用本發明的U波段和W波段微波系統在設計上的靈活性，避免了使用傳統基波無源混頻器後對系統中其它電路模塊性能有較高要求的矛盾局面出現。
圖1為本發明基於DHBT的毫米波亞諧波混頻器電路原理圖2為本發明混頻管部分電路中有四個獨立埠的十字線電容三維示意圖。
圖中，1-本振二倍頻電路、2-射頻輸入緩衝級電路、3-混頻電路、4-中頻輸出緩衝級電路、5-埠 1、6_埠 2、7_埠 3、8_埠 4、9_上層金屬、10-下層金屬、11-電容。
具體實施方式
下面結合附圖對發明的技術方案進行說明。
首先對本發明應用的頻率範圍進行說明。本發明最適宜的應用頻段為毫米波的高頻段，U波段和W波段，從60GHz延伸到110GHz。在U波段以下，可以直接使用高品質的頻率源，因此對諧波混頻器的需求相對較少，而在U波段和W波段，本發明通過對低頻段的本振信號進行二倍頻，使用其二次諧波進行混頻，正好解決了在U波段和W波段缺少高品質頻率源給混頻器的設計和應用帶來的困難，而且與本發明配套使用的低頻段頻率源的輸出相位噪聲和頻率穩定度也往往比與基波混頻器配套使用的高頻段頻率源要好，會相應提高混頻器輸出信號的品質。
本發明所提出的混頻器拓撲結構如圖1所示，整個電路分成四個部分，分別是本振二倍頻電路1、射頻輸入緩衝級電路2、混頻電路3及4中頻輸出緩衝級電路。
下面針對四個部分分別進行說明。
圖示1-1是本發明所述本振二倍頻部分的電路示意圖。輸入信號經過匹配電路進入二倍頻管。匹配電路的採用十字線，可以拓展本振輸入埠的帶寬。在本振二倍頻管的輸出端，除了一部分從輸入端洩露而來的輸入信號基波分量，同時還有其各次諧波分量，但是除了基波和二次諧波以外的各次諧波能量都很小，可以忽略，而其輸出端附帶有基波信號的旁路線，經過這樣的信號整理，本振二倍頻部分將產生帶有增益的輸入頻率二次諧波信號，並且有較高的基波信號抑制能力。
圖示1-2是本發明所述射頻輸入緩衝級部分的電路示意圖。輸入緩衝級採用了級聯(Cascade)放大器的形式。輸入緩衝級一方面可以提高射頻輸入信號的功率，適當地增加變頻增益。另一方面，緩衝放大器可以起到隔離射頻埠和混頻器其它部分的作用，改善 L0/2L0-RF隔離性能。具體的，當使用一隻單管共射放大器時，輸入埠和輸出埠會通過基極和集電極之間的寄生電容發生耦合，本振及其各次諧波信號可通過這條耦合路徑進入射頻輸入埠，惡化射頻埠的隔離性能。而使用Cascade結構後，共基放大器的存在阻斷了上面所說的電容耦合通路，從而增強混頻器的L0/2L0-RF隔離。
圖示1-3是本發明所述混頻管部分的電路。射頻和本振信號兩路信號合為一路輸入混頻管內。因為在這部分電路中除了本振信號的二次諧波(即實際需要的本振信號)和射頻信號外，本振輸入信號的基波和其它各次諧波也都會進入這部分電路，所以其中的匹配電路電長度要儘量短，這樣射頻及本振輸入信號的二次諧波可以順利的匯集在混頻管輸入端。另外，從圖1中可以看到，混頻管的前置隔直電容同時要連通四個端子，分別是本振入，射頻入，混頻管和混頻管偏置線，通過使用如圖2的十字線電容，可實現緊湊的管間互聯並減少版圖面積。其中，5-埠 1和6-埠 2與射頻和本振支路相連，而7-埠 3和 8-埠 4與混頻管基極和混頻管的偏置電路相連，上下兩層通過電容11實現了直流的隔1 O
圖示1-4是本發明所述基於射級跟隨器設計的輸出級電路。無論是DHBT器件還是如HEMT —類的器件，其輸出阻抗與50歐姆的標準輸出埠阻抗相差較多，在不加入緩衝級的情況下實現中頻信號的無耗匹配是困難的，而通過中頻射極跟隨放大器緩衝，一方面解決匹配的問題，另一方面，緩衝放大器在本振基波與各次諧波信號和射頻輸入信號所在的頻段上是有耗的，這些信號從混頻管洩露至緩衝放大器後，在放大器內部被消耗掉，既不洩露至中頻輸出埠，也不會被反射回混頻管輸出端，不會額外惡化三階交調性能。如此設計可省略無源LC低通濾波網絡，減少版圖面積，而且易於與後級AD採樣晶片級聯。
上面描述了本發明所使用的拓撲結構以及在電路細節上針對性的設計，並給出了理由和這些針對性設計對此發明所描述的毫米波亞諧波混頻器晶片以及其應用環境的影響和改進。這些拓撲設計都在當前集成電路水平能夠實現的範圍內，而且為了使本發明能夠在U波段直到W波段上都能有合適的應用，對DHBT管的直流偏置的選擇，以及匹配電路和旁路電路的具體尺寸設計，本發明沒有給出固定的設計參數，而是根據實際情況，在拓撲不變的情況下，有針對性的進行設計和優化，因此本發明能夠在各種不同的系統要求下，靈活地調整和分配變頻增益，噪聲係數和三階交調等性能的裕度。
實際上，此發明的拓撲結構，當應用於HEMT和CMOS器件時，都能夠完成所描述的功能並且實現較好的性能，但做為優選，應用DHBT器件設計此電路，能夠最大程度的發揮DHBT器件以及此發明所涉及的拓撲結構的性能。
最後所應說明的是，以上具體實施方式
僅用以說明本發明的技術方案而非限制， 儘管參照較佳實施例對本發明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發明的技術方案進行修改或者等同替換，而不脫離本發明技術方案的精神和範圍，其均應涵蓋在本發明的權利要求範圍當中。
權利要求
1.一種基於DHBT工藝的有源毫米波亞諧波單片集成混頻器電路，包括本振二倍頻電路、射頻輸入緩衝級電路、混頻電路和中頻輸出緩衝級電路，其特徵在於，通過本振二倍頻電路將一個低頻的大功率輸入信號二倍頻，生成的二次諧波信號與經射頻輸入緩衝級緩衝的射頻輸入信號一起進入混頻電路混頻，再通過中頻輸出緩衝放大器輸出，實現在本振二次諧波頻段上的下混頻功能。
2.如權利要求1所述的一種基於DHBT工藝的有源毫米波亞諧波單片集成混頻器電路， 其特徵在於，所述本振二倍頻電路採用星型匹配網路拓展埠帶寬，其輸出端通過一支本振基波旁路線抑制本振信號向射頻和中頻埠的洩露。
3.如權利要求1所述的一種基於DHBT工藝的有源毫米波亞諧波單片集成混頻器電路， 其特徵在於，所述射頻輸入緩衝級電路中的射頻輸入信號，通過一支級聯放大器進行緩衝， 增強射頻埠對本振的基波和各次諧波信號的抑制能力。
4.如權利要求1所述的一種基於DHBT工藝的有源毫米波亞諧波單片集成混頻器電路， 其特徵在於，所述混頻電路中，射頻輸入緩衝級電路輸出的射頻信號和本振二倍頻電路產生的本振二次諧波混頻分別連接十字線片上電容中上層金屬的兩個埠，同時，混頻電路中的混頻管和混頻管偏置線分別連接十字線片上電容中下層金屬的兩個埠，電容上下層實現直流隔離，混頻電路使用一個三埠匹配網路，配合四埠的十字線形態片上電容，形成緊湊的管間互聯。
5.如權利要求1所述的一種基於DHBT工藝的有源毫米波亞諧波單片集成混頻器電路， 其特徵在於，所述中頻輸出緩衝級電路使用射級跟隨器進行緩衝和驅動，改善三階交調性能並且實現中頻頻段的匹配。
6.如權利要求1所述的一種基於DHBT工藝的有源毫米波亞諧波單片集成混頻器電路， 其特徵在於，所述本振使用U波段低端和Ka波段的輸入功率源，電路結構實現在W波段和 U波段高端的下混頻。
7.如權利要求1所述的一種基於DHBT工藝的有源毫米波亞諧波單片集成混頻器電路， 其特徵在於，此亞諧波單片集成混頻器使用DHBT器件進行設計。
8.如權利要求1所述的一種基於DHBT工藝的有源毫米波亞諧波單片集成混頻器電路，其特徵在於，此亞諧波單片集成混頻器具體的適用範圍是本振輸入信號在30GHz至 55GHz，經過內置二倍頻產生60GHz至IlOGHz的二次諧波，和與其偏差在5GHz以內的射頻信號混頻，生成處於直流到5GHz之間的中頻信號，總的射頻帶寬為10GHz。
全文摘要
本發明公開了一種基於DHBT工藝的有源毫米波亞諧波單片集成混頻器電路，包括本振二倍頻電路、射頻輸入緩衝級電路、混頻電路和中頻輸出緩衝級電路，通過本振二倍頻電路將一個低頻的大功率輸入信號二倍頻，生成的二次諧波信號與經射頻輸入緩衝級緩衝的射頻輸入信號一起進入混頻電路混頻，再通過中頻輸出緩衝放大器輸出，實現在本振二次諧波頻段上的下混頻功能，該電路結構通過集成電路技術，實現倍頻鏈和混頻器電路集成，減小電路規模，在U波段和W波段的應用上具有優勢。
文檔編號H03D7/14GK102522953SQ20111042154
公開日2012年6月27日 申請日期2011年12月15日 優先權日2011年12月15日
發明者劉新宇, 姚鴻飛, 寧曉曦, 金智 申請人:中國科學院微電子研究所