一種多相濾波結構的實現方法及裝置的製作方法

2023-07-24 07:11:31 4

專利名稱：一種多相濾波結構的實現方法及裝置的製作方法
技術領域：
本發明屬於數位訊號處理技術領域，涉及到多相濾波結構的實現，更具體說，涉及 一種具備同步運算能力且階數可變的多相濾波結構的高效實現方法和裝置。
背景技術：
數位訊號處理建立在對物理世界中的模擬信號進行採樣和量化的基礎上，數字信 號的採樣率通常取決於模擬信號的物理特性與系統的處理能力。在數字通信、雷達與電子 偵察、儀器儀表、數字音視頻、自動控制等領域，電子系統前後端所處理的信號往往具有不 同的物理特性(如帶寬、中心頻率等)，為前後端分別選擇合理的數位訊號採樣率則可大大 提高電子系統的處理效率。因此，數位訊號處理領域存在大量變採樣率信號處理模型和算 法，如軟體無線電系統中的數字上/下變頻，電子偵察接收機中的信道化數字濾波器組，數 字圖像的多解析度表示，語音或圖像壓縮中的多通道子帶編碼等等。多相濾波結構作為數位訊號處理領域的一種經典模型，在實現抽樣或內插時具有 很高的資源利用率，因而被廣泛應用在各類可編程邏輯器件、數位訊號處理器或專用集成 電路上，以實現各種變採樣率信號處理。例如，抽樣系統中為防止抽取後信號產生混疊，一般在抽樣前要對信號進行抗混 疊濾波，如圖I(A)；內插系統中為得到內插後信號的基帶部分，一般在內插後要對輸出信 號進行低通濾波，如圖1(B)。抽取系統中的抗混疊濾波器和內插系統中的低通濾波器常採 用FIR濾波器，其原型如圖2所示。對於抽頭數為N的FIR濾波器，可將其分解成M組抽頭 數為D的子濾波器(其中N = MXD，M、D均為正整數)，這種分解稱為多相(Polyphase)分 解，如圖3所示。對應的轉移函數可表示為
N-IH{z) = YjHin)·ζ η (1)
η=0 D-I M-I=YjZ-dYjHimD+ d)-(zDym
d=0 m=0式(1)中，令ed(n) = h (mD+d)，其轉移函數為Ed(Z)，則得到
D-IH (ζ) = Y4Z-dEd(Zn)(2)
d=0將式(2)代入圖1 (A)所示的抽取系統即可得到圖4(A)所示的先多相濾波後抽取 的結構，該結構又等效為圖4(B)所示的倍抽取器位於支路濾波器之前的先抽取後濾波的 多相結構，其中子濾波器的結構如圖5所示。類似地，可由圖I(B)所示的內插系統得到圖 6所示的兩種多相濾波內插結構。關於多相濾波結構的具體原理及推導在一般教科書上均 有描述，此處不再詳述。除抽取和內插系統外，多相濾波結構還被應用於信道分離和信道綜 合濾波器組的高效實現，如圖7、圖8所示。事實上，可將類似的變採樣率信號處理模型看作 多相濾波結構與線性運算的組合，如圖9(A)和(B)所示。在多相結構的工程實現中，抽取(或內插)系統中的延遲、抽取(或內插)等較複雜的操作可等效為簡單的開關切換操作，如圖10所示。另一方面，由於實際應用中抽取(或 內插)率往往比較大，圖9(A)中多相濾波抽取結構的輸出(或圖9(B)中多相濾波內插結 構的輸入)儘管在邏輯上是並行的，但實現時卻多採用串行輸出(或輸入)的方式。這樣， 多相濾波抽取結構的輸出(或多相濾波內插結構的輸入)亦可用開關切換操作來實現。在 輸入輸出均為串行模式的情況下，多相濾波抽取和內插結構的運算模型是等效的，如圖11 所示，其中即圖10(A)和圖10(B)中的Ed(z)。設輸入為χ (η)，輸出為y (η)，該等效運算模 型可由式(3)表示
M-I y(n) = ^ h(mD + d)x(n - (mD + d)\ (d = n mod D)(3)
w=0為節約硬體資源開銷，多相濾波結構常通過時分復用一個加權求和單元來實現， 主要包括各支路數據和係數向量的生成、內核濾波運算三部分，如圖12所示。由於加權運 算單元及其後續處理均可採用流水線結構，因此多相濾波結構效率和靈活性的主要瓶頸在 於各支路的數據向量和係數向量的生成。傳統的支路數據與係數向量生成方法主要存在兩 大問題一、效率低傳統方法往往需要多個時鐘周期才能完成一組數據向量的排序和輸 出，從而成為效率瓶頸。提高工作時鐘頻率雖然可以提升處理速度，但卻會造成穩定性和功 耗的惡化，若此時器件工作頻率已達到上限，則吞吐率的需求便無法得到滿足。二、靈活差傳統方法只能針對特定的抽取或內插率(參數)實現排序，若需要變 化參數，只能採取切換不同的多相濾波結構或排序器來實現，如圖13所示，而這樣會大大 增加硬體開銷，提高功耗和成本。隨著人們對電子系統的處理效率、靈活性、功耗和成本的要求越來越高，基於傳統 多相濾波結構實現方案的變採樣率信號處理算法已越來越無法滿足數字通信、電子對抗、 數字多媒體等領域的要求。

發明內容
針對上述問題，本發明提出了一種新的支路數據與係數向量生成方法，並在傳統 的分時復用加權求和單元的方案基礎上，提出了一套具備同步運算能力且抽取(或內插) 率實時可變的多相濾波結構的實現方法。本方法中的支路數據向量與係數向量生成方法 具備兩個特點(1) 一個時鐘周期內即可生成一個支路的數據和係數向量，(2)抽取(或內 插)率D可動態改變。它一方面消除了加權求和單元之前的數據吞吐率瓶頸，另一方面實 現了抽取(或內插)率的靈活可變。另外，本發明還提供了運算控制與變階控制的方法和 裝置，用以保證多相濾波結構的同步運算能力和可變階特性。與傳統方案相比，本發明提供 的多相濾波結構實現方法繼承了傳統方案硬體開銷小的優點，同時大大改善了變採樣率信 號處理算法的處理效率、靈活性、穩定性、數據吞吐率以及實現成本和功耗等。為實現上述目的，本發明將提供一個完整的技術方案，它包含兩個方面其一，提 供具備同步運算能力和可變階數的多相濾波結構的實現裝置；其二，提供具備同步運算能 力和可變階數的多相濾波結構的實現方法。為便於描述作如下約定多相結構的多相因子為M，抽取(或內插)率為D。其 中，多相因子M也是圖11中支路濾波器Hd(Z)的抽頭數，根據系統資源和性能的要求被設定為一固定值；D也是多相濾波結構的支路數，是個可變參數，具備K個可能取值D e (D1, D2, ... , DK}，其最大取值為Dmx。多相結構的濾波器係數即原型濾波器係數，該原型濾波器 滿足可分解的條件抽頭數N = MXD(其中M，D均為正整數)。如圖14所示，本發明提供的實現裝置包括以下功能單元(1)時鐘源單元，為各模塊提供同步工作時鐘clk_f，該時鐘與輸入數位訊號的最 高採樣時鐘同步。(2)數據向量生成單元，用於生成各支路濾波器的數據向量，並依次輸出到加權求 和單元。如圖15所示，它具有M個數據輸出口和1個數據輸入口，相鄰兩個數據輸出口之間 的延遲為D。當它的輸入數據為x(t)時，輸出的數據向量由M個數據構成I = (X15X2^Xm), 這裡xm = x(t-C-(m-l)D)，(其中m=l，2， ，Μ)。C為非負整數，其值由具體實現方式決 定。D可由外部控制器實時設置。(3)係數向量生成單元，用於生成各支路濾波器的係數向量，並依次輸出到加 權求和單元。該單元中存儲了與D1, D2,...，D1^H對應的K個原型濾波器的係數。在一 個時鐘周期內，本單元可輸出某一個原型濾波器的M個特定的係數以構成一組係數向量 W = (W1,w2,...,wM)，它由D參數序號k和支路號d唯一確定，即Wm = hk((m-l)Dk+d)，(其中 k = 1，2，. . .，K)。(4)加權求和單元，用於實現多相濾波結構各支路上的濾波運算，即某支路的數據 向量以該支路的係數向量為權係數的加權運算。設輸入的支路數據向量為(Xl，X2，. ..，XM)， 係數向量為(Wl，W2, ... , wM)，則輸出y的計算式為
My = Y4Xm-Wm(4)
w=l(5)運算控制單元，用於控制數據向量與係數向量的同步生成。該單元對輸入數據 進行計數，並根據當前的計數值和D參數確定當前的支路號d，控制數據向量生成單元和系 數向量生成單元同時輸出支路d對應的數據向量和係數向量。(6)變階控制單元，用於動態設置多相濾波結構的D參數。該單元根據當前輸入的 D參數序號k，設置數據向量生成單元的延遲數為Dk，同時讓係數向量生成單元輸出原形濾 波器k的係數，從而實現對D參數的動態設置。本發明提供的多相濾波結構的實現方法為在上述實施裝置上，本發明中的多相濾波結構具有如下基本操作初始化裝置的初始化。本操作可由輸入的復位信號觸發，具體包含以下並行的操 作(1)運算控制單元的數據計數值count清零；(2)數據向量生成單元中的數據緩存清零；階數設置設置裝置的D參數。根據用戶對階數設置生效條件的不同要求，本操作 可由復位信號與/或D參數設置口 k的變化與/或系統時鐘信號觸發，具體包含以下步驟(1)變階控制單元讀取D參數設置值k ；(2)變階控制單元通過k值得到具體的D參數Dk ；(3)變階控制單元根據k值與/或Dk設置運算控制單元、係數向量生成單元和數 據向量生成單元的相關參數；
7
多相濾波運算進行式(3)的多相濾波運算。根據用戶的需要，本操作的觸發條件 可以是系統時鐘與/或初始化操作的完成與/或階數設置的完成，具體包含以下步驟(1)運算控制單元對輸入數據進行計數，計算並輸出支路號d，其中支路號d = Dk-l-count (modDk), count 為計數值；(2)濾波器係數向量生成單元根據來自變階控制單元的k值與/或Dk和來自運算 控制單元的支路號d從係數存儲器中取出一組濾波器係數hk(d)，hk(Dk+d)，…，hk( (M-I) Dk+d)送到加權求和單元；數據向量生成單元將一個新數據x(t)放入緩存，同時根據k值與 / 或 Dk 從數據緩存中取出 M 個數據 χ (t-C)，χ (t-C-Dk)，χ (t-C-2Dk)，...，χ (t_C_ (M-I) Dk)送 到加權求和單元。(3)加權求和單元以11個係數111;((1)，111;(01;+(1)，...，111;((1-1)隊+(1)為權係數，算出 M 個數據 χ (t-C)，χ (t-C-Dk)，χ (t-C-2Dk)，...，χ (t-C- (M-I) Dk)的加權和 y (t-C)並輸出。多相濾波結構的工作步驟如下步驟1:初始化操作；步驟2:階數設置；步驟3:多相濾波運算；步驟4 如需重新初始化，則跳至步驟1 ；如需重新設置階數，則跳至步驟2 ；否則 跳至步驟3。上述步驟中，步驟2可與步驟3並行執行，而步驟3可通過採用流水線結構和並行 操作實現支路濾波運算的連續進行。這樣多相濾波結構就具備了在一個工作時鐘周期內輸 入一個數據並輸出一個結果的同步運算能力，以及動態改變抽取(或內插)率D的能力。上述技術方案中，還可通過將係數存儲單元內的某些位置的係數置零，或選擇性 地屏蔽加權求和運算單元內的部分乘法器等方法來改變多相因子M，進而節省係數存儲器 空間或實現一些特殊功能。本發明提供的技術方案的有益效果是利用多相濾波結構具有眾多結構相同的支 路濾波器的特點，通過將一個加權求和單元進行時分復用來實現多支路的濾波運算和抽取 (或內插)，大大節省了乘法器和加法器等硬體資源；另外，本發明提出的支路濾波器數據 向量和係數向量的高效率生成方法，可保證數據向量和係數向量的實時生成，使得多相濾 波結構具備與工作時鐘同步的數據運算和吞吐能力；再者，本發明提出的變階方案巧妙地 實現了多相濾波結構的抽取(或內插)率D的實時可變，並且在必要的硬體開銷(即基於 Dmax的固定階數多相濾波結構的數據存儲器開銷和用於存儲多組原型濾波器係數的係數存 儲器開銷)基礎上無需再增加額外的存儲器、乘法器和加法器等硬體開銷。


圖1= (A)抽取系統⑶內插系統
圖2:FIR濾波器的經典結構
圖3:FIR濾波器的多相分解
圖4= (A)先濾波後抽取的多相結構(B)先抽取後濾波的多相結構
圖5多相濾波器第d支路濾波器的實現結構
圖6= (A)先內插後濾波的多相結構(B)先濾波後內插的多相結構
8
圖7 信道分離濾波器組的多相結構圖8 信道綜合濾波器組的多相結構圖9 (A)降採樣率信號處理中的多相濾波結構(B)升採樣率信號處理中的多相濾 波結構圖 10 開關結構圖 11圖 12圖 13圖 14圖 15圖 16圖 17圖 18圖 19圖 20圖 21圖 22圖 23圖 24圖 2具體實施例方式以下實施例用於說明本發明，但不用來限制本發明的範圍。為使本發明的目的、技術方法和優點更加清楚，下面將結合附圖對本發明實施方 式作進一步地詳細描述。本發明提供了具備實時運算能力的可變階多相濾波結構實現裝置和實現方法。利 用式(1)或式(2)對滿足多相分解條件的FIR原型濾波器進行多相分解，多相因子為M，支 路數為D，可得到如圖3所示的FIR原型濾波器的多相結構。圖11和式(3)展示了串行輸 入和輸出模式下的多相濾波抽取(或內插)結構的運算模型，圖12則展示了時分復用加權 求和單元的多相濾波結構實現方案。以下的具體實施實例均以圖12所展示的基本方案為基礎，根據發明內容中提供 的技術方案，為實現同步運算和階數可變提出切實可行的實施裝置與步驟。其中，多相濾波 結構的多相因子M固定不變，抽取(或內插)率D有K種可能取值，最大取值為Dmx。具體實施實例一裝置具體結構如圖16所示，它包括以下幾部分(1)時鐘源，提供與輸入數位訊號的最高採樣時鐘同步的時鐘clk_f ；(2)數據緩衝存儲器陣列，簡稱數據緩存陣列，它包含M+1個容量為Dmax的可讀寫 存儲器RAM(0)，RAM(I)，…，RAM(M)。
9
= (A)多相濾波抽取結構中的等效開關結構(B)多相濾波內插結構中的等效多相濾波抽取結構和多相濾波內插結構的等效實現模型分時復用加權求和單元的多相濾波結構實現方案切換處理單元的多相濾波結構變階方案本發明中多相濾波結構實現裝置的結構數據向量生成單元具體實施實例一的裝置結構具體實施實例一、二中的加權求和單元具體實施實例一中控制單元的內部結構具體實施實例一中運算控制單元狀態機的狀態轉移圖具體實施實例一中的數據與控制信號具體實施實例一中數據分組緩存的輪轉示意圖具體實施實例一的緩存輪轉工作機制與數據流向具體實施實例二的裝置結構具體實施實例二中控制單元的內部結構具體實施實例二中的數據向量生成和變階方案
(3)多路復用器，該單元連接數據輸入口、控制單元、數據緩存陣列、加權求和單 元。具體有如下埠 數據輸入口 In ；與控制單元相連的復用狀態控制口 S，數據緩存陣 列控制信號輸入口 WR，AddrD_WR, RD, AddrD_RD ；與數據緩存陣列相連的控制信號輸出口 Addr_m，WRm，RDm，數據輸入口 RAM(m)_Din，數據輸出口 RAM(m)_Dout，；與加權求和單元相連 的數據向量輸出口 X1, x2，...，xM。多路復用器的選通方式由S 口的輸入決定，它有M+1種 狀態，在狀態Sm下多路復用器的選通方式如下RAM(p)_Din = In ；WRp = WR ；RDp =無效；Addrpp = AddrDJVR ；RAM(q)_Din =無效；WR q =無效；RDq = RD ；Addr_q = AddrD_RD ；Xi = RAM (f (i)) _Dout ；其中m e {0，1，·，M} ；ρ = (M+l-m) (mod (M+1)), q = 0，1，· · ·，M 且 q 乒 p，f (i) =(M+l+i-m) (mod(M+1))，i = 1，2，· · ·Μ。(4)係數存儲器陣列，它包含M個存儲器，存有K套濾波器係數。其中，第k套濾波
器的係數hk(v)，(ν = 0，1，. . . MDk-I)存放在第[v/Dk]([]表示取整運算)個係數存儲器的
地址Addrk+Dk-v (HiodDk)中，其中
權利要求
一種多相濾波結構的實現裝置，其特徵在於包括一個數據向量生成單元，用於緩存輸入的數位訊號採樣點，並根據該多相濾波結構的多相因子M和抽取或內插率D生成輸入各支路濾波器的數據向量，一個數據向量包含M個數據，數據間依次延遲D個採樣時刻；一個係數向量生成單元，用於存儲該多相濾波結構的濾波器係數，並根據該多相濾波結構的多相因子M和抽取或內插率D生成各支路濾波器的係數向量，一個係數向量包含M個係數，對應原型濾波器中的抽頭位置依次間隔D；一個加權求和單元，用於實現該多相濾波結構各支路上的濾波運算，即求各支路數據以對應支路係數為權係數的加權和；一個運算控制單元，用於控制和同步數據向量生成單元、濾波器係數向量生成單元以及加權求和單元的工作，並根據裝置的工作時鐘、輸入數位訊號的採樣時鐘和該多相濾波結構的抽取或內插率D，實現該多相濾波結構的運算流程。
2.根據權利要求1所述的多相濾波結構的實現裝置，其特徵在於，還包括一個時鐘模 塊和一前級輸入緩存，所述時鐘模塊用於向裝置中各個單元提供同步時鐘；所述前級輸入 緩存，用於將採樣率小於或等於工作時鐘的連續數位訊號轉化成採樣率等於工作時鐘的非 連續數位訊號，使多相濾波結構對採樣率小於或等於其工作時鐘頻率的變採樣率數位訊號 進行實時處理。
3.根據權利要求1所述的多相濾波結構的實現裝置，其特徵在於，其中所述數據向量 生成單元具有以下特徵(1)對數據進行分段緩存，(2)各緩存段並行操作，(3)在一個時鐘 周期內輸入一個採樣數據並輸出一組數據向量。
4.根據權利要求1所述的多相濾波結構的實現裝置，其特徵在於，其中所述係數向量 生成單元具有以下特徵(1)對係數進行分組存儲，(2)各存儲段並行操作，(3)在一個時鐘 周期內輸出一組係數向量。
5.根據權利要求1所述的多相濾波結構的實現裝置，其特徵在於，其中所述運算控制 單元根據參數D，在每輸入一個採樣數據時，產生一個支路號d，控制所述數據向量生成單 元存儲新輸入的採樣數據並輸出支路濾波器d上的數據向量，控制所述係數向量生成單元 輸出支路濾波器d上的係數向量，還控制所述加權求和單元進行一次濾波運算並輸出運算 結果；其中所述運算控制單元在一個時鐘周期內實現支路號d的產生和對所述數據向量生 成單元、所述係數向量生成單元和所述加權求和單元的控制，進而在所述一個時鐘周期內 完成一次多相濾波運算，使得裝置具備與工作時鐘同步的數據處理和吞吐能力。
6.根據權利要求1所述的多相濾波結構的實現裝置，其特徵在於，其中所述數據向量 生成單元還具有如下特徵動態設置所生成數據向量中數據間的延遲D。
7.根據權利要求1所述的多相濾波結構的實現裝置，其特徵在於，其中所述係數向量 生成單元還具有如下特徵存儲與多個D參數相對應的濾波器的係數，並動態指定其輸出 某一個濾波器的係數向量。
8.根據權利要求1所述的多相濾波結構的實現裝置，其特徵在於，其中所述運算控制 單元還具有如下特徵用於產生支路號的D參數被動態設置。
9.根據權利要求1或6或7或8所述的多相濾波結構的實現裝置，其特徵在於，還包括 一變階控制單元，用於設置多相濾波結構的抽取或內插率D，並對數據向量生成單元、係數向量生成單元、加權運算單元和運算控制單元中的D參數進行動態設置，進而實現對多相 濾波結構的抽取或內插率D的動態設置。
10.根據權利要求1或3或7所述的多相濾波結構的實現裝置，其特徵在於，其中數 據向量生成單元的數據分段緩存和並行操作通過一種多緩存輪轉調度機制來實現，具體方 法如下設多相因子為M，採用M+1個數據存儲器RAM(O) RAM(M)，輪轉調度器具有M+1 個狀態Stl SM，在狀態Sm時(其中m = 0，1，·，M)，根據支路號d將輸入的採樣數據寫入 RAM(m)的地址d中，同時從其餘M個數據存儲器的地址d中各讀出一個數據RAM(q)_Dout， 其中 qe {0,1, ... ,Μ}且q乒(M+l-m) (mod (M+1))，按順序 X1, x2，. . .，xM 構成一組數據向 量輸出，其中 Xi = RAM(f (i))_Dout,f (i) = (M+l+i-m) (mod(M+l))，i = 1，2，... Μ;每輸入 一個採樣數據，支路號d累加1，當d計到D時，d清零並切換到下一個狀態，即狀態(m+1) (modM)，如此反覆；其中所述運算控制單元通過產生數據存儲器讀寫地址和讀寫控制信號，和狀態機控制 多路器實現所述多緩存輪轉調度機制，進而實現該多相濾波結構的連續不間斷工作。
11.根據權利要求1或3或7所述的多相濾波結構的實現裝置，其特徵在於，其中所述 數據向量生成單元的數據間的延遲D的設置通過設置數據存儲器的讀寫地址d的變化範圍 來實現，其具體方法是若多相濾波結構具有K種可能的支路數D1, D2, ... , Dk，在高階延遲 線上設K組抽頭並將其作為多路復用器的輸入，當多相濾波結構的支路數D被設為Dk時， 其中ke {1,2, ...，K}，將數據向量生成單元中數據分組存儲器的讀寫地址的範圍設置為 0 Dk-I ；所述變階控制單元根據輸入的D參數改變運算控制單元中控制數據存儲器和系 數存儲器地址變化範圍的參數，進而實現抽取或內插率D的實時改變。
12.根據權利要求1或3或7所述的多相濾波結構的實現裝置，其特徵在於，其中所述 數據向量生成單元的數據分組存儲和並行操作通過多抽頭的高階延遲線來實現，具體方法 是當該多相濾波結構的支路數為D，多相因子為M時，高階延遲線上位置為0，D，2D，...， (M-I)D處加入抽頭；數據從延遲線最前端輸入，當一個新數據輸入時，延遲線中現有數據 依次後移一個單元，最末單元中的數據被丟棄，從前述抽頭輸出一組數據向量。
13.根據權利要求1或3或7所述的多相濾波結構的實現裝置，其特徵在於，其中所 述數據向量生成單元的輸出數據延遲間隔D的設置通過高階延遲線上多組抽頭的切換來 實現，具體方法是若多相濾波結構具有K種可能的支路數D1, D2, ... , Dk，在高階延遲線上 設K組抽頭並將其作為多路復用器的輸入，當多相濾波結構的支路數D被設為Dk時，其中 ke {1，2，...，1(}，多路復用器將抽頭0，隊，2隊，...，(M-I)Dk上的M個數據作為數據向量 輸出。
14.一種如權利要求1所述的多相濾波結構的實現裝置的工作方法，其特徵在於具體 工作步驟為步驟1 復位控制單元內的狀態機恢復初始狀態Stl，讀取k值並得到相應Dk和Addrk, 計數器清零，相應的AddrD_RD清零AddrD_WR設為Dk，AddrH設為Addrk ；數據緩存陣列內的 所有RAM清零；步驟2 在有效時鐘沿到來時，若所述控制單元內部計數器Counter的計數值d小於 Dk則d增加1，當d等於或大於Dk時計數值d清零，同時所述狀態機切換到下一狀態；所述 控制單元設置數據緩存陣列的讀地址AddrD_RD和寫地址AddrD_WR為d，係數讀取地址為Addrk+d ；步驟3 根據所述狀態機當前的狀態Sm(m e {0，1， ，Μ})，多路復用器切換到對應的選 通模式；步驟4 在有效時鐘沿到來時，向RAM(m)的地址AddrD_WR寫入一個最新的輸入數據； 步驟5 在有效時鐘沿到來時，從除RAM(m)外的其餘M個RAM中的地址AddrD_RD各讀 取一個數據，通過所述多路復用器從Xl，x2，...，xM輸出；步驟6 在有效時鐘沿到來時，從M個係數存儲器的地址AddrH中各讀出一個係數，將 這M個係數送到W1, W2, · · ·，Wm ；步驟7 在有效時鐘沿到來時，所述加權求和單元輸出上一次的運算結果，讀入數據向 量(Xl，X2, . . .，XM)和係數向量(W1, W2, ... , WM)，並進行加權求和運算； 步驟8 若rst信號有效則重複步驟1，否則重複步驟2 ；上述步驟中，步驟2、3、4、5、6、7在一個有效時鐘沿到來時並行執行，這裡的有效時鐘 是指In 口上輸入數據的採樣時鐘或In 口有新數據到達時的elk f時鐘；另外工作時，數據 緩存陣列中的M+1個數據存儲器將輪流處於寫入狀態，保證了新數據被連續不斷地緩存到 裝置中，另外M個數據存儲器在參與運算保證了數據向量實時輸出。
15. 一種如權利要求1所述的多相濾波結構的實現裝置的工作方法，其特徵在於具體 工作步驟為步驟1 復位所述控制單元內根據k值得到相應Dk和Addrk,計數器值d清零，相應的 SEL為k或Dk，AddrH為Addrk ；多抽頭高階延遲線內所有存儲單元清零；步驟2 在有效時鐘沿到來時，若所述控制單元內部的計數器的計數值d小於Dk則d增 加1，若d等於或大於Dk則清零。同時設置SEL值為k或Dk，係數地址AddrH為Addrk+d ； 步驟3 所述多路復用器根據輸入的SEL值k或Dk，將高階延遲線上的抽頭序列0，Dk, 2Dk，. · ·，(M-I)Dk 連接到 X1, x2，...，xM ；步驟4 在有效時鐘沿到來時，高階延遲線從In輸入一個最新的數據，其餘內部數據依 次向後移一個單元，最末單元的數據被丟棄；步驟5:在有效時鐘沿到來時，高階延遲線抽頭0，隊，2隊，...，(M-I)Dk上的數據經多路 復用器輸出口 X1, x2，...，xM送到所述加權求和單元；步驟6 在有效時鐘沿到來時，從M個係數存儲器的地址AddrH中各讀出一個係數，將 這M個係數經Wl，w2，...，wM送入所述加權求和單元；步驟7 在有效時鐘沿到來時，所述加權求和單元輸出上一次的運算結果，讀入數據向 量(Xl，X2, ... , xM)和係數向量(W1, w2, ... , wM)，進行加權求和運算； 步驟8 若rst信號有效則重複步驟1，否則重複步驟2 ；上述步驟中，步驟2、3、4、5、6、7可在一個有效時鐘沿到來時並行執行，這裡的有效時 鍾是指In 口上輸入數據的採樣時鐘或In 口有新數據到達時的clk_f時鐘。
全文摘要
本發明公開了一種具備同步運算能力和階數實時可變的多相濾波結構的實現方案，它利用多相濾波結構中的支路濾波器在結構上的重複性，採用時分復用內核加權求和單元的方案為基礎實現多相濾波運算與採樣率變換;本方案一方面使多相濾波結構具備與工作時鐘同步的數據處理和吞吐能力；另一方面，通過對數據分組緩存的存儲深度和相關運算控制參數的在線設置動態地改變多相濾波結構的抽取或內插率，使得多相濾波結構在無額外硬體開銷的前提下具備階數可實時改變的功能。
文檔編號H03H17/02GK101958697SQ20101029738
公開日2011年1月26日 申請日期2010年9月30日 優先權日2010年9月30日
發明者何子述, 張建中, 程婷, 賈可新, 趙中原 申請人:電子科技大學