半導體封裝物及其製造方法
2023-07-13 08:06:26 1
專利名稱：半導體封裝物及其製造方法
技術領域：
本發明是有關於半導體封裝基板上集成電路晶片的粘著，且特別是有關於一種半導體裝置的封裝方法，其包括移除晶片的一部分厚度以允許晶片於溫度變化下可大體隨著封裝基板扭曲，儘管其間存在有熱膨脹係數上差異。
背景技術：
集成電路晶片的封裝是為製程中最重要的步驟之一，其顯著地影響了封裝晶片的整體的成本、元件表現與其可靠度。當半導體晶片達到更高程次的集積度時，晶片接合的封裝技術便顯得關鍵。集成電路晶片的封裝佔了元件製作成本的一大部分，而封裝的失敗將導致顯著的良率下降。
隨著半導體元件裝置尺寸縮減，於一晶片上的半導體元件裝置密度隨著晶片尺寸而增加，因而使得晶片接合更具有挑戰性。眾多晶片接合技術採用錫球(solder balls)粘接於晶片上的接墊(即焊墊)，藉以形成晶片至封裝基板的電性連結。舉例來說，C4(Controlled Collapse Chip Connection)接合(亦稱為控制崩潰晶片接合)即為於電子封裝中用於連結半導體晶片與電子封裝基板的一種方式。C4接合為一種覆晶(flip-chip)技術，其中內連線是藉由形成於晶片接墊上的小錫球(凸塊)所達成。由於上述錫球形成了一區域陣列(一球格狀陣列，BGA)，故C4技術可達到用於晶片內連接的一極高密度。如此的覆晶法具有與元件達成高密度內連接關係的優點，並具有低寄生電感(parasitic inductance)。
導致封裝失敗的另一主要原因在於晶片尺寸變大，進而使得各材料間的熱膨脹係數(coefficient of thermal expansion)不匹配導致應力(如剪應力)的加大以及後續的失敗變成極為困難的問題。特別地，於集成電路晶片與封裝基板間通常保有一熱膨脹係數的差異，進而使得封裝物處於熱負載時造成問題。此些應力往往導致覆晶凸塊接點處破裂(flip-chip bump joint cracking)，即為介於錫球與接墊間的金屬鍵結破裂或完全分離。為了解決上述接點破裂問題，便於集成電路晶片以及封裝基板間設置底膠(例如一包覆物)，使之圍繞錫球以幫助抵抗上述接點破裂現象。雖然上述方法可行，但是當採用無鉛焊錫材料(如Sn/Ag/Cu，Sn/Ag，或Sn/Cu)所製造的焊錫時，起因於無鉛材料脆度(brittleness)的增加，其脆度高於含鉛材料(如Sn5/Pb95)以及甚至高於共晶焊錫(如Sn63/Pb37)，故類似的接點破裂問題明顯增加。如此，便需要一種於覆晶技術中採用無鉛焊錫封裝集成電路晶片的方法，其不會遭遇已知技術的問題。
發明內容
有鑑於此，本發明的主要目的就是提供一種半導體封裝物的製造方法。上述方法提供一封裝基板，具有第一熱膨脹係數且於該封裝基板的表面上具有至少一接墊(bonding pad)。上述方法亦包括形成一集成電路晶片，具有多個電子裝置以及至少一耦合結構，該耦合結構是用於電性耦合於該封裝基板上至少一接墊，且該集成電路晶片具有異於該第一熱膨脹係數的一第二熱膨脹係數。上述方法更包括了移除該集成電路晶片不具有電子元件的一部的部分厚度，使該集成電路晶片與該封裝基板於溫度變化時可大體扭曲。上述方法亦包括將該集成電路晶片接合於該封裝基板。
本發明所述的半導體封裝物的製造方法，移除該集成電路晶片部分厚度的步驟移除了該集成電路晶片大體2/3的厚度。
本發明所述的半導體封裝物的製造方法，更包括耦接一散熱器至該集成電路晶片的一接地面的步驟。
本發明所述的半導體封裝物的製造方法，該接墊為冶金接墊(metallurgically bonding)。
另一方面，本發明提供了一種半導體封裝物。上述半導體封裝物包括一封裝基板，具有第一熱膨脹係數且於該封裝基板的表面上具有至少一接墊(bonding pad)。此外，上述半導體封裝物包括一集成電路晶片，由一半導體晶圓所形成，其中該集成電路晶片包括多個電子裝置，形成於該集成電路晶片內以及至少一耦合結構，用於電性耦合於該封裝基板上至少一接墊。於本實施例中，上述集成電路晶片亦包括一第二熱膨脹係數，異於該第一熱膨脹係數。此外，本半導體封裝物集成電路晶片包括少於該半導體晶圓的一厚度的一最終厚度，其中該最終厚度可使該集成電路晶片與該封裝基板於溫度變化時可大體扭曲。
本發明所述的半導體封裝物，該最終厚度為該半導體晶圓厚度的1/3。
本發明所述的半導體封裝物，該半導體晶圓的厚度介於29～31密爾，而該集成電路晶片的厚度介於3～8密爾。
本發明所述的半導體封裝物，更包括一散熱器，耦接於該集成電路晶片不包括該些電子元件的一表面。
本發明所述的半導體封裝物，更包括一金屬層間介電層，鄰近於該集成電路晶片的最接近該封裝基底的一表面，其中至少一耦合結構鄰近設置於該金屬層間介電層。
本發明所述的半導體封裝物，更一介電包覆物，位於該集成電路晶片與該封裝基板間，該介電包覆物大體環繞至少一該耦合結構以及至少一該接墊。
本發明所述的半導體封裝物，該封裝基板是選自於包括玻璃、陶瓷、絕緣層上覆矽、聚合物、矽、鍺化矽、具有導電線路的單層印刷電路板以及具有導電線路的多層印刷電路板所組成族群之一。
本發明所述的半導體封裝物，該集成電路晶片包括至少一耦合結構用於冶金接合該集成電路晶片於該封裝基板的至少一該接墊。
圖1為一側視剖面圖，用以說明本發明一實施例的集成電路晶片封裝物；圖2為一放大圖，用以顯示圖1內集成電路晶片封裝物的一部分；圖3顯示了具有數條集成電路晶片厚度與剪應力的計算曲線的圖表。
具體實施例方式
為了讓本發明的上述和其它目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖示，作詳細說明如下請參照圖1，顯示了依據本發明一實施例的集成電路晶片(chip)的封裝物(package)100的側視剖面情形。封裝物100包括一集成電路晶片110，集成電路晶片110內具有多個集成電路構件(如電子元件)以構成一可操作電路。集成電路晶片110是粘著於一封裝基板120上，以形成與環境間的保護，並藉由包含集成電路晶片110的封裝物100於後續組裝時粘著至一電路板上。
集成電路晶片110可藉由如前述技術之一的覆晶接合技術而安裝於封裝基板120上。如此的覆晶技術依照一球格狀陣列(BGA)於集成電路基片110的表面上的形成錫球130，且可接著藉由冶金地(metallurgically)接合至於封裝基板120粘著表面上的特定接墊(bonding pad)處。封裝基板120亦具有位於用於粘著整個封裝基板100至另一構件的對應表面上的球格狀陣列130a。當集成電路晶片110粘著於封裝基板120上時，通常於集成電路晶片110與封裝基板120間通常形成有環繞錫球130的底膠(underfill)。如此的底膠140有助於抗拒前述的接點破裂情形，當集成電路晶片110處的錫球130破裂(通常為分離)時，其是起因於集成電路晶片110與封裝基板120所包含材料間存在有熱膨脹係數差異，進而導致集成電路晶片110與基板130依不同方式扭曲所造成。
於集成電路的封裝物100的製造過程中，因環保因素，通常使用無鉛焊錫。無鉛焊錫例如為Sn/Ag/Cu，Sn/Ag，以及Sn/Cu。雖然藉由上述材料可提供較含鉛焊錫為優的環保上的優點，然而經常增加類似凸塊接點破裂的情形。其原因是為無鉛焊錫的脆度(brittleness)較含鉛焊錫(如Sn5/Pb95)為大，且甚至大於仍舊含鉛(如Sn63/Pb37)的共晶焊錫。因此，由於集成電路晶片110以及封裝基板120間熱膨脹係數的差異依舊存在，且由於無鉛焊錫通常較易脆，便因此增加類似上述凸塊接點破裂的情形。即使採用散熱板150耦接於集成電路晶片110的上表面，以及抗彎片160耦接於散熱器150以及基板120之間，上述凸塊接點破裂情形仍有可能發生。
如圖1所圖示的集成電路的封裝物100以及依據前述製造方法可克服常見於傳統封裝物內的接點破裂問題。特別地，前述實施例的製造方法中，於將集成電路晶片110粘著於封裝基板120上之前，將先行對集成電路晶片110進行厚度上的研磨(back-grinding)。藉由移除集成電路晶片110一顯著部分的厚度，可因而降低由於集成電路晶片110與基板120間的熱膨脹係數差異所造成的應力，並避免發生於最終封裝物內的凸塊接點破裂情形。更特別地，當集成電路晶片110以及基板120的熱膨脹係數差異仍保持不變時(由於其仍為相同材料所構成)，前述材料的移除將造成集成電路晶片110與封裝基板120於扭曲差異上的降低。當集成電路晶片110顯著地變薄時，於溫度變化時集成電路晶片110將具有傾向大體依照封裝基板120內的扭曲行為的類似扭曲行為。因此，當集成電路晶片110變薄時，其將變的較符合封裝基板120的形狀、扭曲行為或曲率，而非於不同處遠離封裝基板120而導致凸塊接點破裂情形以及其它類似缺陷。如此，可於升溫下降低兩者間的變形差異。
於一實施例中，上述製程至少自集成電路裝置110的自由側或表面移除了集成電路晶片110的1/2厚度。於部分實施例中，可移除集成電路晶片110的2/3以上厚度。舉例來說，用以切割而成集成電路晶片110的半導體晶圓通常具有約為29～31密爾(mil)的厚度。藉由上述方法的施行，集成電路晶片110的最終厚度將減至3～8密爾(mil)。於另一實施例中，集成電路晶片110厚度的移除可於集成電路晶片仍為半導體晶圓的一部分時完成(當其仍為一晶方時)。於上述實施例中，整個晶圓可磨至於集成電路晶方後完成。然而於另一實施例中，集成電路晶片110的厚度移除可於晶圓切片成個別的晶片後與集成電路晶片110接合於封裝基板120前完成。於另一實施例中，晶片的厚度移除可於集成電路晶片110粘著至構裝基板120上後完成。
請參照圖2，顯示了圖1中的集成電路晶片的封裝物100的一部分的放大圖。如前所述，封裝物100包括一集成電路晶片110，其採用覆晶接合技術藉由冶金接合一錫球130陣列而粘著於一封裝基板120上。介電材質的底膠140則環繞於介於集成電路晶片110的接墊與封裝基板120間的接墊。
於上述放大圖式中，於集成電路晶片110的底面形成有一金屬層間介電層210，其鄰近於封裝基板120。金屬層間介電層210通常為伴隨有如銅的一薄金屬層的低介電常數(k＜3.5)介電層。所使用的低介電常數介電材料例如為Black Diamond、SiLK以及CORAL。近年來，於金屬層間介電層210內採用銅金屬以及低介電常數介電材料已被證實可具有較快的表現、較小的晶片尺寸以及較低的整體能量消耗。不幸地，如此優越表現的低介電常數的金屬層間介電層210的通常具有較差的機械及熱特性。由於上述問題，製造商開始僅於集成電路晶片110內存在最多信號線的底部密集信號線層處使用低介電常數介電材料的金屬層間介電層210。然採用低介電常數介電材料的金屬層間介電層210，由於此些膜層緊鄰於保護層與接墊或覆晶的凸塊處，此處的應力程度通常最為顯著與嚴重，故通常採用二氧化矽替代金屬層間介電層210的低介電常數介電材料以避免金屬層間介電層210與錫球130之間的連結失敗情形。
當於封裝製程中使用陶瓷封裝基板時，通常集成電路晶片110與封裝基板120的連結可靠度可為較佳。然而，當封裝基板120使用有機(塑料)材質時，通常需要額外的製造步驟，例如底膠140的使用，以確保較可靠的連結。如此主要由於前述的集成電路晶片110與封裝基板120之間的熱膨脹係數上的差異。其結果為，集成電路晶片110以及封裝基板120間的熱膨脹係數差異將於溫度改變時導致封裝物100中的集成電路晶片110的彎曲或扭曲。特別地，由於集成電路晶片110與封裝基板120具有顯著的熱膨脹係數差異，封裝物100的各構件通常依照不同形式以及不同程度而彎曲。因此，當溫度改變時，低介電常數材料的金屬層間介電層便自集成電路晶片110上的金屬迭層處脫落並進而增加其破裂。上述問題淺在地造成了前述的凸塊接點破裂情形。
暫不論凸塊接點破裂等共通問題，由於極佳的電性特質以及較陶瓷封裝技術具有相對低成本，使得有機封裝技術普遍獲得應用。此外，打線接合封裝技術亦可能造成矽的集成電路晶片110與有機材質的封裝基板120的熱膨脹係數差異。相較於覆晶封裝，雖然傳統打線接合封裝因於熱膨脹係數差異的失敗案例較不顯著。然而，當今打線接合封裝技術仍遭受晶片尺寸縮減與電性表現要求的挑戰。因此，覆晶構裝技術，雖易受到凸塊接點破裂與金屬層間介電層210的脫落的影響，但仍為當今封裝技術的最佳選擇。
所幸，於前述技術中，於安裝於封裝基板120之前自原先半導體晶圓降低集成電路晶片110的厚度可應付前述低介電常數介電材料的金屬層間介電層210的脫落情形。前述技術於採用無鉛焊錫時除可降低如上述脫落情形亦可防止不期望的凸塊接點破裂情形。如此，當藉由移除集成電路晶片110的特定量以顯著地薄化之時，集成電路晶片110溫度變化時將接著傾向於按照封裝基板120的扭曲情況而改變，因而降低了起因於兩者間熱膨脹係數差異的影響並降低了金屬層間介電層210的脫落情形以及凸塊接點破裂情形。
請參照圖3，圖表300圖標了於不同集成電路晶片厚度時所計算到的剪應力(shear stress)的多個標線。如圖表300的圖標，於厚度改變時，集成電路晶片110以及構裝基板120間的熱剪應力顯著降低。請參照圖2與圖表300，僅於金屬層間介電層210處以及錫球130與集成電路晶片110的接合處進行剪應力的量測。
請參照圖3中的各標線，標線310圖標了當於封裝元件內應用一第一封底材料(底膠B)時，於圖2內a點處的金屬層間介電層210剪應力的降低。標線320圖標了當於封裝元件內應用一第一封底材料(底膠B)時，於圖2內b點處的接點剪應力的降低。標線330則圖標了當於封裝元件內應用一第二封底材料(底膠D)時，於圖2內a點處的金屬層間介電層210剪應力的降低。標線340則圖標了當於封裝元件內應用第二封底材料(底膠B)時，於圖2內b點處的接點剪應力的降低。經由上述圖表300圖標的標線，藉由降低集成電路晶片100的厚度可得到上述優點，而於連接處的臨界點的剪應力的降低亦可藉由結合前述方法以及其它種類的封底材料而達成。
以上所述僅為本發明較佳實施例，然其並非用以限定本發明的範圍，任何熟悉本項技術的人員，在不脫離本發明的精神和範圍內，可在此基礎上做進一步的改進和變化，因此本發明的保護範圍當以本申請的權利要求書所界定的範圍為準。
附圖中符號的簡單說明如下100～封裝物110～集成電路晶片120～封裝基板130～錫球130a～球格狀陣列140～底膠150～散熱器160～抗彎片210～金屬層間介電層a～金屬層間介電層處剪應力量測點b～凸塊接點處剪應力量測點
權利要求
1.一種半導體封裝物的製造方法，其特徵在於所述半導體封裝物的製造方法包括下列步驟提供一封裝基板，具有第一熱膨脹係數且於該封裝基板的表面上具有至少一接墊；形成一集成電路晶片，具有多個電子裝置以及至少一耦合結構，該耦合結構是用於電性耦合於該封裝基板上至少一接墊，且該集成電路晶片具有異於該第一熱膨脹係數的一第二熱膨脹係數；移除該集成電路晶片不具有電子元件的一部的部分厚度，使該集成電路晶片與該封裝基板於溫度變化時可扭曲；以及將該集成電路晶片接合於該封裝基板。
2.根據權利要求1所述的半導體封裝物的製造方法，其特徵在於移除該集成電路晶片部分厚度的步驟移除了該集成電路晶片2/3的厚度。
3.根據權利要求1所述的半導體封裝物的製造方法，其特徵在於更包括耦接一散熱器至該集成電路晶片的一接地面的步驟。
4.根據權利要求1所述的半導體封裝物的製造方法，其特徵在於該接墊為冶金接墊。
5.一種半導體封裝物，其特徵在於所述半導體封裝物包括一封裝基板，具有第一熱膨脹係數且於該封裝基板的表面上具有至少一接墊；一集成電路晶片，由一半導體晶圓所形成，該集成電路晶片包括多個電子裝置，形成於該集成電路晶片內；至少一耦合結構，用於電性耦合於該封裝基板上至少一接墊；一第二熱膨脹係數，異於該第一熱膨脹係數；一最終厚度，少於該半導體晶圓的一厚度，其中該最終厚度可使該集成電路晶片與該封裝基板於溫度變化時可扭曲。
6.根據權利要求5所述的半導體封裝物，其特徵在於該最終厚度為該半導體晶圓厚度的1/3。
7.根據權利要求5所述的半導體封裝物，其特徵在於該半導體晶圓的厚度介於29～31密爾，而該集成電路晶片的厚度介於3～8密爾。
8.根據權利要求5所述的半導體封裝物，其特徵在於更包括一散熱器，耦接於該集成電路晶片不包括該些電子元件的一表面。
9.根據權利要求5所述的半導體封裝物，其特徵在於更包括一金屬層間介電層，鄰近於該集成電路晶片的最接近該封裝基底的一表面，其中至少一耦合結構鄰近設置於該金屬層間介電層。
10.根據權利要求5所述的半導體封裝物，其特徵在於更包括一介電包覆物，位於該集成電路晶片與該封裝基板間，該介電包覆物環繞至少一該耦合結構以及至少一該接墊。
11.根據權利要求5所述的半導體封裝物，其特徵在於該封裝基板是選自於包括玻璃、陶瓷、絕緣層上覆矽、聚合物、矽、鍺化矽、具有導電線路的單層印刷電路板以及具有導電線路的多層印刷電路板所組成族群之一。
12.根據權利要求5所述的半導體封裝物，其特徵在於該集成電路晶片包括至少一耦合結構用於冶金接合該集成電路晶片於該封裝基板的至少一該接墊。
全文摘要
本發明是一種半導體封裝物及其製造方法，所述半導體封裝物的製造方法，包括下列步驟提供一封裝基板，其具有第一熱膨脹係數且於該封裝基板的表面上具有至少一接墊；形成一集成電路晶片，具有多個電子裝置以及至少一耦合結構，該耦合結構是用於電性耦合於該封裝基板上至少一接墊，且該集成電路晶片具有異於該第一熱膨脹係數的一第二熱膨脹係數；移除該集成電路晶片不具有電子元件的一部的部分厚度，使該集成電路晶片與該封裝基板於溫度變化時可大體扭曲；以及將該集成電路晶片接合於該封裝基板。
文檔編號H01L23/50GK1753157SQ20051005979
公開日2006年3月29日 申請日期2005年4月1日 優先權日2004年9月22日
發明者曹佩華, 林椿傑, 盧思維, 盧景睿, 黃傳德, 李明機 申請人:臺灣積體電路製造股份有限公司