直接變頻接收機結構的製作方法
2024-02-19 17:40:15
專利名稱：直接變頻接收機結構的製作方法
背景領域本發明一般涉及電子電路，更特定地涉及用於無線(例如CDMA)通信系統的直接下變頻接收機結構。
背景在CDMA系統中，要發送的數據最初經處理以產生更適於在無線通信信道上傳輸的射頻(RF)已調信號。RF已調信號然後在通信信道上被發送到一個或多個預定的接收機，這些接收機可能是CDMA系統中的終端。被發射的信號受到不同的傳輸現象的影響，諸如衰落和多徑。這些現象導致了在終端處接收的RF已調信號位於較大的信號功率電平範圍內，該範圍可能是100dB或更多。
在給定的終端處，發射的信號被接收、調整且由接收機前端單元下變頻到基帶。一般，從RF到基帶的頻率下變換是由包括多個(例如兩個)頻率下變換級的外差接收機實現的。在第一級，接收到的信號從RF被下變換到中頻(IF)，其中一般要實現濾波和放大。在第二級，IF信號從IF下變換到基帶，其中要實現附加的處理以恢復被發射的數據。
外差接收機結構提供幾種好處。第一，可以選擇IF頻率使得由用於對接收到的信號實現調整和下變換的RF和模擬電路內非線性引起的不期望的交調(IM)產物可以更容易地被濾去。第二，可以在RF和IF處提供多級濾波器和可變增益放大器(VGA)以提供對接收到信號必要的濾波和放大。例如，RF放大器可能設計成提供40dB的增益範圍，IF放大器可能被設計成提供60dB的增益範圍，這兩個一起可以覆蓋對接收到信號的100dB的動態範圍。
對一些應用，諸如蜂窩電話，最好能簡化接收機設計以減少大小和費用。而且，對諸如蜂窩電話的移動應用，最好能減少功耗以延長次充電之間的電池的壽命。對這些應用，直接下變頻接收機(又稱為零差接收機或零IF接收機)可能提供這些期望的好處，這是因為它只使用一級以將接收到的信號從RF下變頻到基帶。
8.如權利要求7所述的方法，其特徵在於，所述多個可能的AGC操作模式還包括凍結模式。
9.如權利要求4所述的方法，其特徵在於，當所選擇的DC操作模式為捕獲模式時，所選的AGC操作模式為低增益模式。
10.如權利要求4所述的方法，其特徵在於，當所選擇的DC操作模式為捕獲模式時，所選的AGC操作模式為凍結模式。
11.無線通信系統內的一種接收機單元，其特徵在於包括DC環路，用於在多個可能的DC操作模式之一中操作以糾正期望信號內的DC偏置；以及自動增益控制(AGC)環路，用於在多個可能AGC操作模式之一中操作從而期望信號提供可變增益，其中要使用的特定AGC操作模式為用於DC環路所選的特定DC操作模式而被確定。
12.無線通信系統中的一種控制裝置，其特徵在於包括從多個可能DC操作模式中選擇DC環路的特定DC操作模式的裝置；在所選的DC操作模式中操作DC環路以糾正期望信號內的DC偏置的裝置；根據所選的DC操作模式從多個可能的AGC操作模式中選擇自動增益控制(AGC)環路的特定AGC操作模式的裝置；以及在所選的AGC操作模式中操作AGC環路從而為期望信號提供可變增益的裝置。
13.一種在接收機單元內操作DC環路的方法，其特徵在於包括從包括捕獲模式在內的多個可能操作模式中選擇DC環路的特定操作模式；以及如果所選擇的操作模式為捕獲模式，則在特定時間段內在捕獲模式中操作DC環路以糾正期望信號內的DC偏置，其中特定時間段與捕獲模式的DC環路的環路帶寬成反比，並且在特定時間段之後從捕獲模式轉移出。允許DC環路在高帶寬上操作，DC環路處於捕獲模式操作的持續時間與環路帶寬成反比。由於更寬的環路帶寬能更快地糾正DC偏置，所以在捕獲模式花更少的時間可改善性能。
在另一實施例中，提供通過串行總線對一些或所有RF/模擬電路的控制。使用標準串行總線以控制RF/模擬功能提供了許多好處，諸如減少的引線、簡化的板面布局、減少費用等等。串行總線可能還設計成有不同特徵以更有效地提供控制。例如，可能支持多個硬體請求信道(例如，每個電路一個信道以單獨受控)，每個信道可能與相關的優先權相關，且可能使用多個可能的數據傳輸模式在每個信道上發射消息。
本發明的不同方面和實施例在以下將詳細描述。本發明還提供方法、數位訊號處理器、接收機單元以及其他實現本發明不同方面、實施例以及特徵的裝置和元件，如以下將詳述的。
附圖的簡要描述通過下面提出的結合附圖的詳細描述，本發明的特徵、性質和優點將變得更加明顯，附圖中相同的符號具有相同的標識，其中
圖1是能實現本發明的不同方面和實施例的接收機單元的實施例的模塊圖；圖2A是直接下變頻轉換器的實施例模塊圖；圖2B是DC偏置對消器的實施例模塊圖；圖3是數字可變增益放大器(DVGA)的實施例模塊圖；圖4A是AGC環路單元的模塊圖；圖4B是AGC控制單元的模塊圖；以及圖4C是RF/模擬電路的增益轉移函數的實例圖。
詳細描述圖1是能實現本發明的不同方面和實施例的接收機單元100的實施例圖表。接收機單元100可能在無線(例如CDMA)通信系統的終端內或基站內實現。為簡潔起見，用在終端內的接收機實現描述了本發明的不同方面和實施例。為簡潔起見，在此提供了特定設計值，但本發明範圍內還能使用其他設計值。
在圖1中，從一個或多個發射機(例如基站、GPS衛星、廣播站等)來的一個或多個RF已調信號由天線112接收並提供給放大器(Amp)114。放大器114以特定增益對接收到的信號實現放大以提供經放大的RF信號。放大器114可能包括一個或多個低噪聲放大器(LNA)級，以提供特定範圍內的增益和/或衰減(例如40dB從最大增益到衰減)。放大器114的特定增益可能通過串行總線152由串行總線接口(SBI)單元150提供的增益控制消息確定。經放大的RF信號然後由接收濾波器116濾波以移去噪聲和寄生信號，然後將過濾後的RF信號提供給直接下變頻器120。
直接下變頻器120實現對過濾後的RF信號從RF到基帶的直接正交下變頻。這可以通過將過濾後的RF信號與本地振蕩器(LO)覆信號相乘(或相混)以提供復基帶信號。特別是，過濾後的RF信號可能與同相LO信號混頻以提供同相(I)基帶分量且與正交LO信號混頻以提供正交(Q)基帶分量。用來實現直接下變頻的混頻器可能分多級實現，這些級受控以提供不同增益，如下所述。在這種情況下，混頻器提供的特定的增益還可能由SBI單元150通過串行總線152提供的另一增益控制消息確定，如圖1所示。然後提供I和Q基帶分量給一個或多個模數轉換器(ADCs)122。
ADCs 122將I和Q基帶分量數位化以提供相應的I和Q採樣。ADCs 122可能以不同ADC設計實現，諸如能濾波然後能在基帶分量的碼片速率幾倍處(對IS-95是1.2288Mcps)對I和Q基帶分量過採樣的sigma-delta調製器。過採樣使得ADCs能提供更大的動態範圍，且提供給I和Q採樣某個給定精度的更少的比特數。在特定實施例中，ADCs 122以碼片速率的16倍(即chipx16)提供2比特I和Q採樣。其它類型的ADCs還可能在本發明範圍內被採用。I和Q採樣從ADCs 122提供給數字濾波器124。
數字濾波器124濾去I和Q採樣以提供相應的濾去的I和Q採樣。數字濾波器124可能實現任何數量的功能諸如鏡像抑制濾波、基帶脈衝匹配濾波、抽取、採樣速率轉換等等。在特定實施例中，數字濾波器124將在chipx8處的18比特過濾後的I和Q採樣提供給DC偏置對消器130。
DC偏置對消器130在過濾後的I和Q採樣內移去DC偏置以提供相應的DC偏置糾正I和Q採樣。在特定實施例中，DC偏置對消器130實現兩個DC偏置糾正環路，試圖在接收信號路徑上不同兩處移去DC偏置—一處在由直接下變頻120實現頻率下變換後在基帶處以及另一處在由濾波器124數字濾波後。DC偏置糾正將在以下詳述。
數字可變增益放大器(DVGA)140然後數位化地放大DC偏置糾正I和Q採樣以提供I和Q數據給數字解調器144作相繼處理。在特定實施例中，DVGA 140提供chipx8的4比特I和Q數據。
數字解調器144對I和Q數據解調以提供已調數據，這可能被提供給相繼解碼器(未在圖1中示出)。解調器144可能實現為rake接收機，它可以在接收到的信號內進發地處理多個信號實例。對CDMA而言，rake接收機的每個係數可以設計成為(1)用復正弦信號對I和Q數據實現旋轉以移去I和Q數據內的頻率偏置，(2)用發射機處使用的復偽隨機噪聲(PN)序列對經旋轉的I和Q數據實現解擴展，(3)發射機處使用的信道編碼(例如Walsh碼)對經解擴展的I和Q數據進行解復蓋，以及(4)用從接收信號恢復的導頻對經解復蓋的I和Q數據數據解調。數字濾波器124，DC偏置對消器130、DVGA 140以及數字解調器144可能在一個或多個集成電路(ICs)內實現，例如在單一的數位訊號處理器內。
自動增益控制(AGC)環路單元142從DVGA 140接收I和Q數據並從DC偏置對消器130接收DC_loop_mode信號，並在接收機單元100內提供對不同可變增益元件的增益。在一實施例中，放大器114以及直接下變頻器120的增益被提供給SBI單元150，它然後通過串行總線152將合適的增益控制消息提供給這些元件。在考慮了從RF信號輸入到DVGA的輸入的時延後，DVGA 140的增益直接被提供給DVGA。AGC環路單元142提供放大器114、直接下變頻器120以及DVGA的的合適增益使得能獲得I和Q數據的期望幅度。AGC環路在以下詳細描述。
控制器160引導接收機單元100的不同操作。例如，控制器160可能引導DC偏置代消、AGC環路、DVGA、SBI等的操作。內存162提供控制器160數據和程序代碼的存儲。
在一般的接收機設計中，接收信號的條件化可能由放大器、濾波器、混頻器等的一級或多級實現。例如，接收到的信號可能由一個或多個LNA級放大。而且，可能在LAN級之前和/或之後提供濾波，且一般在頻率下變換後實行。為簡潔之故，這些不同信號調整級在圖1中集中在一起組成模塊。在本發明範圍內還可以使用其它RF接收機設計。放大器114，直接下變頻120以及ADCs 122組成直接下變頻接收機的RF前端單元。
圖1提供的不同信號處理模塊的I和Q採樣的解析度用於說明。對I和Q採樣可採用不同數目的比特解析度和不同採樣速率，且這是在本發明的範圍內。
DC偏置糾正圖2A是直接下變頻120a的模塊圖，它是圖1中的直接下變頻器120的特定實施例。在直接下變頻器120a中，從接收濾波器116來的過濾後的RF信號被提供給混頻器212，它還接收從本地振蕩器218來的(複數)LO信號。LO信號的頻率可能由頻率控制信號控制(這可能通過串行總線152或一些其它的信號線提供)且被設定到被恢復的RF已調信號的中心頻率。混頻器212然後用復LO信號對過濾後的RF信號實現正交下變頻以提供同相和正交分量，然後將此提供給加法器214。
轉換器220接收數字DC偏置控制，它可能由DC偏置對消器130通過串行總線152提供且在圖2中標識為SBI DC。轉換器220然後實現數字控制的數字到模擬轉換以生成同相和正交分量相應的DC1I和DC1Q的偏置控制值。在一實施例中，這些值用於控制混頻器212的偏流使得信號分量內的DC偏置可能間接地被調整。
模擬電路222接收模擬DC偏置控制，這可能由DC偏置對消器130通過專用信號線提供並在圖2A內表示為粗DC偏置。模擬電路222然後實現濾波和可能的電平移位和比例縮放以生成相應的同相和正交分量的DC2I和DC2Q的DC偏置值。加法器214來的輸出分量然後經低通濾波器/放大器216濾波並放大以提供I和Q基帶分量。
圖2B是DC偏置對消器130a的模塊圖，這是圖1中DC偏置對消器130的特定實施例。DC偏置對消器130a包括加法器232a和232b、DC環路控制單元234a和234b、SBI DC偏置控制器240以及DC環路控制器242。在一實施例中，DC偏置糾正對I和Q採樣分開實施。因此加法器232a和232b和DC環路控制單元234a和234b每個包括兩個元件，一個處理I採樣另一個處理Q採樣。
從數字濾波器124來的過濾後的I和Q採樣被提供給加法器232a，它將DC3I和DC3Q的固定DC偏置值相應地從I和Q採樣中移去。加法器232a可能用於移去靜態的DC偏置(例如由電路不匹配等引起的)。從加法器232a來的I和Q輸出然後被提供給加法器232b，它進一步將DC4I和DC4Q(由DC環路控制單元234b提供)的DC偏置從相應的這些I和Q輸出中移去以提供DC偏置糾正的I和Q採樣。
DC環路控制單元234a從加法器232a接收I和Q輸出，確定在這些輸出中的DC偏置，並在直接下變頻器120a中將粗DC控制提供給模擬電路222。DC環路控制單元234b類似地從加法器232b接收I和Q輸出，確定在這些輸出中的DC偏置並將DC4I和DC4Q的DC偏置值提供給加法器234b。每個DC環路控制單元234用耦合到累加器238的增益元件236實現。增益元件236用為該環路選擇的特定增益(單元234a的DC增益I和單元234b的DC增益2)乘以輸入I或Q採樣。累加器238然後累加經比例縮放的I和Q採樣以提供該環路的DC偏置控制。
直接下變頻器120a內的加法器214以及DC環路控制單元234a實現粗增益DC環路，它在混頻器212的直接下變換後移去基帶分量內的DC偏置。加法器232b和DC環路控制單元234b實現細增益DC環路，它移去在粗增益DC環路之後仍殘留的DC偏置。如叫法所揭示的，細增益DC環路比粗增益DC環路有更高的解析度。
SBI DC偏置控制器240周期性地根據不同因子，諸如溫度、放大器114和混頻器212的增益、時間、漂移等確定SBI DC偏置控制。SBI DC偏置控制然後通過串行總線152被提供給轉換器220，這生成對應的混頻器212的DC1I和DC1Q的DC偏置控制值。
直接下變頻接收機的DC偏置糾正的實現，諸如圖1所示的，在美國專利申請號[Attorney Docket No.010118]內有詳細描述，題為「使用直接下變頻的移動站數據機的直流偏置對消」，提交時間xxx，通過引用被結合於此。
四組DC偏置值(DC1I和DC1Q、DC2I和DC2Q、DC3I和DC3Q、DC4I和DC4Q)代表四種不同的機制，可能單獨或組合地用於對直接下變頻接收機提供需要的DC偏置糾正。粗增益DC環路(它提供DC2I和DC2Q的值)以及細增益DC環路(它提供DC4I和DC4Q的值)可能用於動態地移去I和Q信號分量內的DC偏置。加法器232a(減去DC3I和DC3Q值)可能用於移去靜態DC偏置。且SBI DC偏置控制器240(它提供DC1I和DC1Q值)可能用於從信號分量中去除動態和/或靜態DC偏置。
在實施例中，粗增益和細增益DC環路每個支持兩個操作模式—捕獲模式和跟蹤模式。捕獲模式用於更快地去除較大的DC偏置，這可能是在信號分量中引入的，原因有(1)在RF/模擬電路增益中的階躍變化諸如放大器114和/或混頻器212，或(2)實現周期性DC更新的總的DC環路，這可能導致提供給混頻器212和/或加法器232a的DC1和/或DC3有新值，或(3)相應的其他原因。跟蹤模式用於實現正常模式下的DC偏置糾正，且其響應比捕獲模式的響應來得慢。本發明範圍內還支持不同或附加操作模式。捕獲和跟蹤模式可能對DC增益1對應兩種不同DC環路增益值，對DC增益2對應兩種不同DC環路增益值。
為簡化之故，粗增益和細增益DC環路一起被簡單地稱為「DC環路」。DC_loop_mode控制信號指明DC環路當前的模式。例如，DC_loop_mode控制信號可能被設定為邏輯高以指明DC環路處於捕獲模式，邏輯低指明它處於跟蹤模式操作。
數字VGA本發明的一方面提供用於直接下變頻接收機內的DVGA。DVGA能提供用於考慮接收到的信號的總動態範圍的所有或一部分(即RF/模擬電路不考慮的那部分)需要的增益範圍。DVGA的增益範圍可能因此用於提供先前在外差接收機內的中頻(IF)處提供的增益。DVGA的設計和DVGA在直接下變頻接收機結構中的位置可能最好實現為如下描述。
圖3是能提供I和Q採樣的數字基帶增益的DVGA 140a的模塊圖。DVGA 140a是圖1的DVGA 140的特定實施例。
在DVGA 140a內，從先前DC偏置對消器130來的DC偏置糾正後的I和Q採樣被提供給多路復用器(MUX)312以及截斷單元320。為最小化硬體，只有一個數字乘法器316用於以時分復用(TDM)方式實現I和Q採樣的增益乘法。因此，或者多路復用器312通過AND門314交替地將I採樣然後將Q採樣(如有IQ_sel控制信號確定的)提供給乘法器316。IQ-sel控制信號只是簡單的以I和Q採樣速率(例如chipx8)且有合適的相位的方波(例如對I採樣為邏輯低)。AND門314用DVGA_enb控制信號對I或Q採樣實現AND操作，該控制信號在DVGA啟用時設為邏輯高，在DVGA被旁路時設為邏輯低。例如，當不需要DVGA的增益範圍或如果模擬電路提供增益範圍時(例如可變增益放大器)，則DVGA可以被旁路。如果DVGA被啟用且否則提供零，則AND門314因此將採樣送到乘法器316。該零通過去除CMOS電路內消耗功耗的轉移而減少了相繼電路內的功耗。
乘法器316將來自AND門314的I或Q採樣與從寄存器344來的增益相乘並將經比例縮放(或放大的)採樣提供給截斷單元318。在特定實施例中，乘法器316在兩倍的採樣速率處操作，即對chipx8的I/Q的採樣速率為chipx16。在特定實施例中，對CDMA和GPS而言，輸入I和Q採樣有18比特解析度，其中10比特解析度在二進位點的右邊(即18Q10)，增益有19比特解析度，其中12比特在二進位點右邊(即19Q12)，且經比例縮放的採樣有37比特的解析度其中22比特解析度位於二進位點右邊(即37Q22)。在特定實施例中，對數字FM或DFM，輸入I和Q採樣有18Q6的解析度，增益有19Q12的解析度，經比例縮放的採樣有37Q18的解析度。截斷單元318截斷每個經縮放採樣的(例如18)最不重要比特(LSBs)並提供經截斷的採樣(對CDMA/GPS有18Q4的解析度，對DFM有18Q0的解析度)給多路復用器322的一個輸入。
對接收機的一定操作模式，不需要DVGA 140a的數字比例縮放，且I和Q採樣可能被傳送到DVGA的輸出而不經過任何比例縮放(在經合適的處理以獲得期望的輸出數據格式後)。截斷單元320截斷每個輸入採樣的(例如6)LSBs並將截斷後的採樣提供給多路復用器322的其它輸入。截斷單元320保證不管DVGA啟用還是旁路時輸出I和Q數據有相同的解析度。
多路復用器322然後根據由DVGA_enb控制信號確定的DVGA是啟用或是被旁路提供相應的截斷單元318或320來的經截斷採樣。經選擇的採樣然後被提供給飽和單元324，它填充採樣使其符合期望的輸出數據格式，例如對CDMA/GPS時8Q4的解析度，對DFM時8Q0。飽和操作後採樣然後提供給時延元件326以及到寄存器328的一個輸入。時延元件326提供時延的一半採樣周期以排列I和Q數據(由於實現乘法器316的時分復用內的一半採樣周期引起的失真)並提供時延後的I採樣給寄存器328的其它輸入。寄存器328然後提供I和Q數據，定時是對準IQ_sel控制信號的。對CDMA/GPS，I和Q數據的四個最高位的比特(MSBs)(即對4Q0的解析度)送回下一處理模塊。對DFM，I和Q數據(即對8Q0的解析度)被直接送回FM處理模塊。
接收機單元100可能用於不同應用諸如從CDMA系統、GPS系統、數字FM(DFM)系統等接收數據。每個這種應用可能與相應的帶有特定特徵的和需要一些特定增益的接收到信號相關。如圖3所示，提供給多路復用器332用於CDMA、GPS和DFM的三個不同增益。增益中的一個然後根據MODE_sel控制信號被選擇，被選擇的增益然後被提供給增益比例縮放和偏置單元334，它也接收增益偏置。
增益比例縮放和偏置單元334對選擇的(CDMA、GPS或DFM)增益用合適的縮放因子進行縮放以獲得期望的增益解析度。例如，根據CDMA使用的特定模式CDMA增益可能用一固定數目的比特(例如10比特)提供，它復蓋了幾種可能增益範圍內的一種(例如對10比特CDMA增益是102.4dB和85.3dB增益範圍)。縮放因子的選擇要使得經比例縮放的CDMA增益具有相同的增益解析度(例如0.13dB)而與CDMA使用的特定模式無關。增益比例縮放和偏置單元334還從經縮放的增益中減去增益偏置。該增益偏置根據為ADCs 122選擇的設定點而被確定，該點反之確定了提供給ADCs的I和Q基帶分量的平均功率。增益偏置可能是與經縮放增益有相同解析度的可編程值，且可能由控制器160提供。
多路復用器336接收從單元334來的偏置後增益和過增益並將這些增益中一個(根據Gain_override控制信號)提供給飽和單元338。如果期望旁路VGA環路，則過增益可能代替VGA環路的增益而被使用。飽和單元338然後使接收到的增益飽和(例如到9比特)以限制經飽和增益的範圍(例如對9比特到總增益範圍的68.13dB，每比特0.133dB的解析度)。AND門340然後用DVGA_enb控制信號對經飽和的增益實現AND操作，且如果DVGA被啟用或否則為零(同樣，為減小下一電路的功耗)時，則將經飽和增益送到dB到線性查詢表(LUT)342。
在一實施例中，AGC環路提供對數(dB)格式的增益值(例如CDMA增益)。DB增益值可能用於模仿RF/模擬可變增益電路的特徵，對增益比控制值，它一般有對數(或類似對數)轉移函數。第二，接收增益用作在CDMA電話呼叫內需要的發射功率的估計，且用於在被請求時將接收功率報告給基站。在給出接收到信號的大動態範圍情況下，這些估計一般以dB實現。然而，由於使用了線性數字乘法器316以提供基帶增益乘法，則dB增益值被轉換成線性增益值。查詢表342根據公式實現dB到線性轉換，該公式為Y(linear)＝10x/20公式(1)其中Y是從查詢表來的線性增益值，X是衰減值，可定義為X＝-(Z(dB)+offset)公式(2)其中Z是提供給查詢表的dB增益值且等式(2)內的偏置可能用於補償單元334內執行的截斷(例如對4比特截斷offset＝0.067dB)。可能使用其它將dB增益值轉變為線性增益值的技術。從LUT 342來的線性增益值然後由寄存器344定時以將增益值的時序與提供給乘法器316的I和Q採樣的時序對齊。
AGC環路可能還設計成根據線性(而不是dB)增益值操作，且這在本發明範圍內。
參考回圖1，DVGA 140位於DC偏置對消器130之後，並在直接下變頻接收機100的DC環路之外。該DVGA位置提供了幾種好處並避免了幾種不利之處。第一，如果DVGA位於DC環路內，則任何DC偏置會被DVGA的增益放大，這會加重由DC偏置引起的惡化。第二，DC環路的環路增益還包括DVGA的增益，這根據接收到信號的能量強度而變化。由於該DC環路增益直接影響(或確定)了DC環路的帶寬，DC環路帶寬會隨DVGA增益而變化，這不是所期望的。DC環路帶寬可能由動態改變的DC環路增益以反比於DVGA增益內的任何變化的方式大致維持恆定(即DC環路單元234a和234b內的DC增益1和2)，使得總DC環路增益維持在恆定。然而，這會使DC偏置糾正機制複雜化。而且，參考實際信號功率時，殘留的DC偏置是可變的。
通過較好地將DVGA 140放在DC偏置對消器130之後與DC環路外，DC環路的DC偏置糾正可能從由DVGA的信號增益的比例縮放中被解除耦合。而且，在數字領域內在ADCs 122後實現DVGA還簡化了RF/模擬電路的設計，這可能導致直接下變頻接收機的費用減少。由於在ADCs 122後提供數字增益，提供給ADCs的信號分量的幅度可能潛在地為較小值，這可能需要模擬到數字轉換處理的更大動態範圍，使得ADC噪聲不會嚴重惡化經量化的I和Q採樣的SNR。如在領域內所知的，帶有大動態範圍的ADCs可能由過採樣sigma-delta解調器提供。
自動增益控制圖4A是AGC環路單元142a的模塊圖，它是圖1的AGC環路單元142的特定實施例。在AGC環路單元142a內，I和Q數據被提供給接收到的信號強度指示器(RSSI)412，它估計接收到信號的信號強度。接收到的信號強度RSS可能估計如下RSS=iNE{I2(i)+Q2(i)}]]>公式(3)其中I(i)和Q(i)代表第i個採樣時段的I和Q數據，NE是要累加以導出接收信號強度估計的採樣數目。還可以使用其它技術以估計接收到的信號強度(例如RSS＝∑|IF(i)|+|QF(i)|)。接收到的信號強度估計然後提供給AGC控制單元414。
圖4B是AGC控制單元414a的模塊圖，它是圖4A帶內的AGC控制單元414的特定實施例。AGC控制單元414a從RSSI 412接收接收到的信號強度估計RSS、從DC偏置對消器130來的DC_loop_mode控制信號、從增益逐步控制單元418來的非旁路/保持控制信號、從可編程時延單元420來的時延後的增益階躍判決以及Freeze_enb控制信號(例如從控制器160來的)，所有的這些在以下將詳細描述。根據接收到的控制信號和RSS，AGC控制單元414a提供輸出增益值，它指明應用於接收到信號的總增益(Gtotal)。
在一實施例中，AGC環路支持三種環路模式—正常模式、低增益模式以及凍結模式。正常模式用於提供額定AGC環路帶寬，低增益模式用於提供較小AGC環路帶寬以及凍結模式用於凍結AGC環路。低增益以及正常模式與相應AGC增益1和AGC增益2的AGC環路增益值相關。凍結模式是通過將提供給AGC環路累加器累加的值變為零實現。在一實施例中，AGC增益3的附加AGC環路增益值用於幹擾檢測。AGC增益3一般在正常模式下小於AGC增益2，但在低增益模式下大於AGC增益1，並如下所述用於檢測在信號分量內存在的幹擾。本發明範圍內還有AGC環路支持的不同或附加模式。
如上所述，DC環路影響AGC環路的性能。因此，在一方面，使用的特定AGC環路模式取決於(即選擇性地基於)當前使用的特定的DC環路模式。特別是，AGC環路在DC環路以跟蹤模式操作時使用正常模式，當DC環路以捕獲模式操作時AGC環路使用增益或凍結模式。
如圖4B所示，普通模式的AGC增益2和幹擾檢測的AGC增益3提供給多路復用器446，它還接收非旁路/保持控制信號。非旁路/保持控制信號可能用於提供增益階躍間的時間滯後(即在它被允許切換到另一增益步長(更高或更低)前，AGC環路維持在某給定增益級步長上給定時間(時間1或時間2))。
當選擇正常模式時，多路復用器446然後提供AGC增益2，這是通過將非旁路/保持控制設定為邏輯低而指明的。或者，當實現幹擾檢測時，多路復用器446提供AGC增益3，這是通過將非旁路/保持控制設定為邏輯高指明的。多路復用器448接收低增益模式的AGC增益1，以及在其兩個輸入處的多路復用器448來的輸出，並接收DC_loop_mode控制信號。當AGC環路在DC環路處於捕獲模式時選擇低增益模式時，這是由DC_loop_mode控制設定為邏輯高指明的，多路復用器448然後將AGC增益1提供給乘法器442。或者，多路復用器448在跟蹤模式期間將AGC增益2或AGC增益3提供給乘法器442，這是由DC_loop_mode控制設為邏輯低指明的。
AND門440接收接收到的信號強度估計RSS以及Freeze_enb控制。AND門440然後將RSS提供給乘法器442，這發生在當(1)DC環路以跟蹤模式操作或(2)當DC以捕獲模式操作，AGC環路使用低增益模式操作時。或者，當DC環路以捕獲模式操作且AGC環路處於凍結模式，AND門440提供零給乘法器442。從AND門440來的零導致當AGC環路被凍結時由AGC環路累加器444的零累加。
乘法器442將接收到信號強度估計RSS與從多路復用器448來的選擇的AGC增益相乘，並將結果提供給AGC環路累加器444。累加器444然後用存貯值將結果累加並提供一個指明為總增益Gtotal的輸出增益值以用於接收信號以獲得期望的信號電平，這是由提供給圖3的增益比例縮放和偏置單元334的增益偏置確定的。該總增益可能被分為兩部分(1)RF/模擬電路(例如放大器114和混頻器212)的粗增益Gcoarse以及(2)DVGA 140的細增益Gfine。接收到信號的總增益可能因此表達為Gtotal＝Gcoarse+Gfine公式(4)其中，Gtotal、Gcoarse以及Gfine均以dB表出。
如圖4B所示，累加器444還接收時延後增益階躍判決，如下所述它指明了用於RF/模擬電路的特定離散增益。每個RF/模擬電路的離散增益可能與累加的相應的一組最大和最小值相關，這保證了AGC環路的穩定性。對使用的特定離散增益，如在時延後的增益階躍判決中指明的，累加器444使用合適的一組最大和最小值組用於累加。
參考回圖4A，RF/模擬電路的粗增益控制是通過以下方式得到的(1)將總增益Gtotal通過增益階躍控制單元418映射到增益階躍判決，(2)由範圍編碼器424將增益階躍判決編碼成為合適的增益階躍控制，(3)由SBI單元150將增益階躍控制格式化為合適的消息，(4)通過串行總線152將消息發送到RF/模擬電路(例如放大器114和/或混頻器212)，(5)根據消息調整RF/模擬電路的增益。細增益控制是由以下方式獲得的(1)對DVGA而言，通過從總增益Gtotal中減去粗增益Gcoarse確定細增益Gfine以及(2)根據細增益調節DVGA的增益。以下描述根據總增益導出粗和細增益。
接收機單元100可能被設計為具有多級(例如四級)的放大器114和有多級(例如兩級)的混頻器212。每級可能與特定離散增益相關。根據哪級處在ON/OFF，可能獲得不同的離散增益。粗增益然後以粗離散步長控制RF/模擬電路的增益。用於RF/模擬電路的特定離散增益是根據接收到信號電平、特定的這些電路的設計等。
圖4C是RF/模擬電路(例如放大器114和混頻器212)的增益轉移函數一例的圖表。橫軸代表總增益，這與接收到信號強度成反比相關(高增益對應低接收信號強度)。縱軸代表增益階躍控制單元418根據總增益作出的增益階躍判決。在該特定例設計中，增益階躍判決可能取五個可能值中的一個，由表1定義。
表1
如圖4C所示，在相鄰狀態間轉移時提供滯遲。例如處在第二狀態(「001」)時，第一LNA不變為ON(轉移到第三狀態「010」)直到總增益超過L2上升閥值，且該LNA不變為OFF(從第二個轉移回第一狀態)直到總增益降到L2下降閥值下。滯遲(L2上升-L2下降)防止了如果總增益在L2上升和L2下降閥值間或附近時LNA連續處於OFF和ON。
增益階躍控制單元418根據總增益、轉移函數諸如圖4C所示出(由閥值定義)以及定時、幹擾和其它可能消息而確定增益階躍判決。增益階躍判決是指明放大器114和混頻器212要變為ON/OFF的特定級。參考回圖4A，增益階躍控制單元418提供給可編程時延元件420和範圍編碼器424增益階躍判決。
在一實施例和圖1示出中，通過串行總線152提供給這些電路對放大器114和混頻器212的每級的ON和OFF的控制。範圍編碼器424接收增益階躍判決並提供對每個要控制的特定電路對應的增益階躍控制(例如一個對放大器114的增益階躍控制，另一對混頻器212的增益階躍控制)。增益階躍判決和增益階躍控制間的映射可能是根據查詢表和/或邏輯。每個增益階躍控制包括一個或更多比特，並在由該增益階躍控制所控制的電路內的指定級實現ON/OFF。例如，放大器114可能用四級設計，且其(2比特)增益階躍控制可能與放大器的四個可能的離散增益的四個可能值(「00」、「01」、「10」、「11」)相關。混頻器212可能設計為兩級，且其(1比特)增益階躍控制可能與混頻器的兩個可能離散增益的兩個可能值(「0」和「1」)相關。放大器114和混頻器212的增益階躍控制由SBI單元150格式化為合適的消息，且這些消息然後通過串行總線152被發送到電路。範圍編碼器424還提供給DC偏置對消器130一增益階躍變化信號，它指明RF/模擬電路的增益是否改變為一新值或新步長。
如上所述，接收到信號的總增益Gtotal可能被分為粗增益Gcoarse以及細增益Gfine。而且如圖4A所示，細增益是由加法器416從總增益中減去粗增益而生成的。由於粗增益(以增益階躍控制形式)通過SBI單元150被提供給放大器114和混頻器212，在粗增益由增益階躍控制單元418確定和該粗增益實際由RF/模擬電路應用間引入一時延。而且，從RF電路到DVGA接收到信號會遇到處理時延(例如特別是數字濾波器124)。因此，為保證粗增益由RF電路應用且同時從DVGA中移去(即使得粗增益只對任何給定數據採樣應用一次)，在其應用到DVGA 140前，可編程時延用於延時粗增益(如由增益階躍判決指出的)。
可編程時延元件420提供了增益階躍判決的特定時延量。該時延補償了由SBI單元150引入的時延以及從RF電路到DVGA的接收到信號處理路徑的時延。該時延可能通過將時延值寫入寄存器而被編程。時延元件420然後提供了經時延的增益階躍判決。
粗增益轉換單元422接收經時延的增益階躍判決，它指明RF/模擬電路的特定離散增益，並提供對應的帶有合適範圍和解析度的粗增益Gcoarse(例如與從AGC控制單元414來的總增益的同樣的範圍和解析度)。粗增益因此等價於增益階躍判決但以不同的格式被提供(即粗增益是高解析度值而增益階躍判決是數字(ON/OFF)控制)。增益階躍判決到粗增益的轉換可能通過查詢表和/或邏輯得到。然後加法器416從總增益中減去粗增益以提供DVGA的細增益。
任何時候當通過切換級ON和OFF而改變RF/模擬電路增益某粗值時，信號分量的相位一般旋轉某特定步長值。相位旋轉量取決於哪級轉為ON和OFF(如由增益階躍判決確定的)但一般是用於該特定設置或配置的固定值。該相位旋轉可能導致數據解調處理中的惡化，直到有頻率控制環路能糾正該相位旋轉。
在一實施例內，增益階躍判決映射到對應的旋轉器相位，這指示了由於增益階躍控制指明的增益而在接收到信號分量內的相位旋轉量。該旋轉器相位然後被提供給在數字解調器144內的旋轉器，並用於調整I和Q數據的相位以補償由啟用的RF/模擬電路內的增益級引入的相位旋轉。在增益階躍判決和旋轉器相位間的映射可能通過查詢表和/或邏輯獲得。而且，可能獲得旋轉器相位的細解析度(例如對旋轉器相位可能用6比特獲得5.6度的解析度)。
DC和AGC環路操作如圖1所示，DC環路對從數字濾波器124來的過濾後的I和Q採樣操作以移去DC偏置，且AGC環路(通過DVGA 140)對DC偏置糾正後的I和Q採樣操作以提供要提供給數字解調器144的I和Q數據。AGC環路還控制RF/模擬電路的增益，這反之影響由DC環路操作的I和Q採樣的幅度。DC環路可能因此被視為嵌在AGC環路內。DC環路的操作影響AGC環路的操作。
在直接下變頻接收機中，由於更小的信號幅度原因，DC偏置(靜態和時變)對信號分量有更多的影響。較大的DC偏置(或DC尖峰信號)可能以不同的方式引入信號分量。第一，當RF/模擬電路的增益(例如放大器114和混頻器212)通過改變ON/OFF級以離散步長改變時，由於切換ON/OFF級的不同級內的不匹配可能在信號分量內引入較大的DC偏置。第二，當DC環路實現DC偏置更新時，通過串行總線提供給加法器232a的DC3I和DC3Q的不同DC偏置值和/或提供給混頻器212的DC1Q和DC1Q不同的DC偏置值，這可能引入大DC偏置。
大DC偏置可能使用DC環路的不同機制移去(例如，粗增益和細增益環路DC環路)。而且，大DC偏置可能通過操作處於捕獲模式的DC環路而更快地被去除。然而，直到它們被去除，大DC偏置對信號分量有惡化影響且可能使性能降級。
第一，信號分量內的任何未去除的DC偏置在數字解調器144的解擴展操作後作為噪聲出現(其功率等於DC偏置)。該噪聲會使性能惡化。
第二，大DC偏置以幾種方式幹擾AGC環路的性能。DC偏置加入信號分量，造成了有較大幅度的組合(DC偏置和信號)分量。而後這引起AGC環路減少總增益使得組合分量的功率維持在AGC設定點(例如I2+Q2＝AGC設定點)。該減少的增益會引起對期望信號分量的壓縮，壓縮量與DC偏置的幅度成正比。期望信號分量的較小幅度引起惡化的信號對量化噪聲比(SNRQ)，它還會對性能造成惡化。而且，如果DC環路在其進入跟蹤模式前不能完全移去大DC偏置，則殘留的DC偏置在跟蹤模式中將更慢被去除。AGC環路會跟隨這個DC環路的緩慢過渡響應，這會導致延長的惡化時段直到DC和AGC環路達到穩定狀態。
第三，大DC偏置影響準確檢測幹擾的能力，幹擾在期望信號頻帶內對信號產生幹擾。幹擾可能由接收到信號路徑上的電路內的非線性產生。由於放大器114和混頻器212內的非線性當這些電路以高增益操作時(即有更多的即處於ON)要更顯著，接收機可能在這些電路中的任何一個切換到高增益後檢測幹擾。幹擾檢測可能通過用RSSI 412在切換到高增益後測量信號分量的功率實現，在特定的測量時間段後將該測量的功率與閥值比較，如果測量功率超過閾值則宣布幹擾的存在。如果檢測到幹擾，則可能減少一個或多個電路的增益以去除或減緩幹擾。然而，在有由切換到高增益而引入的DC偏置情況下，可能不能辨別到測量功率的增加是由於幹擾還是由於總噪聲的緣故，這包括未去除的DC偏置和由操作在捕獲模式的DC環路以更快移去DC偏置而生成的增加的DC環路噪聲。因此，DC偏置的存在可能影響準確檢測幹擾的能力，倘若RF/模擬電路由於錯誤的幹擾檢測而以錯誤的增益操作時可能惡化性能。
大DC偏置可能由於上述的不同惡化影響而引起長的突發誤差。由於去除DC尖峰信號需要的時間可能是固定的(例如由DC環路的特定設計決定)，由DC偏置而引起的惡化在更高數據速率處時引起更大的問題，這會導致在更高數據速率處更多的誤差。
根據本發明的另一方面，DC環路以捕獲模式操作的持續時間與處於捕獲模式的DC環路的帶寬成反比。DC環路帶寬設計成在捕獲模式時更大以允許DC環路更快地響應並去除DC偏置。逐步增大的環路帶寬對應逐步加快的環路響應。如上所述，在期望的信號分量內的DC誤差在數字解調器144的解擴展操作後顯示為噪聲。該噪聲應被儘可能快地去除，這可以通過增加捕獲模式下的DC環路的帶寬而實現。然而，更大的DC環路帶寬還導致了可能惡化性能的增加的DC環路噪聲。
為最優化性能，捕獲模式在(引入)的要糾正的DC環路噪聲和(自生成)的DC環路噪聲間折衷。為限制DC環路噪聲量但仍允許DC環路以高帶寬操作，DC環路在捕獲模式操作的時間可能被設定為與環路帶寬成反比。由於更大的環路能作出更快的響應，更大的DC環路帶寬一般對應更短的DC偏置捕獲時間。因此，在帶有較大DC環路帶寬的捕獲模式內化費較短的時間便是利用了這一事實，且DC環路不會在捕獲模式內操作超過必要的時間，這也會改善性能。
操作處在捕獲模式的DC環路的特定時間段可能還根據不同其它因子而被選擇，諸如，例如DC偏置的期待幅度、DC環路噪聲的幅度、調製方案、接收到信號的帶寬等。一般，捕獲模式持續時間與處於捕獲模式的DC環路帶寬成反比相關，準確的函數取決於上述的因子。
根據本發明的另一方面，AGC環路的操作取決於DC環路操作模式。如上所述，在DC環路變為捕獲模式時一般較大的任何未去除的DC偏置，會影響AGC環路的操作。因此，DC偏置對消器130提供DC_loop_mode控制信號給AGC環路單元142，這指明了DC環路當前的操作模式。當DC環路切換到捕獲模式以更快地移去(潛在)的大DC偏置，AGC環路可能同時切換到低增益模式或凍結模式使得在DC環路處在捕獲模式時，AGC環路較慢地響應或根本不響應DC偏置。AGC環路可能在DC環路轉移到跟蹤模式後切換回正常模式。
當DC環路處於捕獲模式時使用的小或零AGC增益保證了AGC環路在DC捕獲階段時保留其控制信號。AGC控制信號在一旦DC環路進入跟蹤模式後以正常模式操作。較小或零的AGC增益還妨礙或阻止AGC環路將期望信號分量功率從AGC設定點移開，且進一步減少在幹擾檢測處理中DC偏置的影響，這會減少錯誤幹擾檢測的可能。
使用的特定的正常和較小的AGC增益可能由仿真、經驗值測量或一些其它方法確定。這些增益可能是可編程的(例如由控制器160)。
串行總線接口(SBI)根據發明的另一方面，對RF/模擬電路的一個或所有的控制是通過串行總線512提供的。使用標準串行總線以控制RF/模擬函數如下所述提供了許多好處。而且，串行總線可能如下所述設計成帶有不同特徵以更有效地提供需要的控制。
一般，使用要被控制的電路和提供控制的控制器間的專用信號來提供對RF/模擬電路(例如放大器114和混頻器212)的控制。在每個要單獨控制的電路的控制器上指定一個或多個引線。例如，可能在控制器和RF/模擬晶片上指定三個引線以控制上述的放大器/混頻器的五級。為特定功能使用指定的引線增加了引線數並使板面布局更複雜，這可能導致接收機費用增加。
使用串行總線以提供RF/模擬電路的控制可以改善許多在傳統設計中遇到的不利且還能提供附加的好處。第一，串行總線能用很少的引線實現(例如兩個或三個)且這些同樣的引線能被用於提供對實現在一個或多個集成電路(ICs)內的多個電路的控制。例如，單個串行總線可被用於控制放大器114的增益、混頻器212的增益、混頻器212的DC偏置、振蕩器218的頻率等。通過減少互連接RF/模擬IC和控制器所需要的引線的數目，RF/模擬IC、控制器以及電路板面的費用都可減少。第二，由於它將RF/模擬IC和控制器間的硬體接口標準化，使用標準串行總線增加了將來晶片設置的靈活性。這使得製造商能在不改變或不增加需要的控制線數目的情況下在同一板面布局上實現不同RF/模擬ICs和/或控制器。
在一實施例中，SBI單元150被設計成支持許多硬體請求(HW_REQ)信道，每個可被用於支持特定功能。例如，一個信道可能用於VGA環路以設定放大器114和混頻器212的階躍增益，且另一信道可能用於DC環路以設定混頻器212的DC偏置控制值(DCI)。一般，SBI單元可能設計成支持任何數目的硬體請求信道。
每個分開控制的電路可能與相應的地址相關。每個通過SBI單元發送的消息包括該消息要發送到的電路的地址。每個耦合到串行總線的電路然後將會檢查包括在每個發送消息內的地址以確定消息是否是發送到該電路的，且只在它是發送到該電路時處理該消息。
在一實施例中，每個硬體請求信道可能設計成具有支持許多數據傳輸模式的能力。這可包括快速傳輸模式(FTM)、中斷傳輸模式(ITM)以及突發或大量傳輸模式(BTM)。該快速傳輸模式可能根據下列模式用於將多個字節發送到多個電路ID、ADDR、DATA、ADDR、DATA...其中ID是硬體請求信道的ID，ADDR是接收電路的地址，DATA是接收電路的數據。中斷傳輸模式可用於發射單個字節用於廣播到一個或多個耦合到串行總線的電路。而突發傳輸模式可用於將多個字節以下列模式發送到特定電路ID、ADDR、DATA1、DATA2...可能在本發明範圍內實現不同和/或附加的傳輸模式。
在一實施例中，硬體請求信道可能被分配以特定優先權(例如由控制器)。信道的優先權可能被編入SBI單元150內的寄存器。如果有多個要由SBI單元在串行總線上發送的消息，則信道的優先權會決定消息發送的次序。可能分配給用於需要快速響應的控制環路的信道以更高的優先權(例如放大器114和混頻器212的增益階躍)，可能分配給用於更多靜態功能的信道更低的優先權(例如，直接下變頻器120的接收模式，例如DFM和GPS)。
每個硬體請求信道可能還與相應的指明信道是否被啟用的啟用標記相關。可能由SBI單元150維持所有信道的啟用標記。
在一實施例內，串行總線包括三個信號—數據信號、時鐘信號和閘門信號。數據信號用於發送消息。時鐘信號由發送者提供(例如控制器)並由接收機用於鎖存數據信號上提供的數據。且閘門信號用於指明消息的開始/停止。在本發明範圍內還可以實現具有不同信號設計和/或不同信號數量的串行總線。
在此描述的直接下變頻接收機可能在不同的無線通信系統內實現，諸如CDMA系統、GPS系統、數字FM(DFM)系統等。直接下變頻接收機可能還用於這些通信系統內的前向鏈路或反向鏈路。
在此描述的直接下變頻接收機可能以不同方式實現。例如，直接下變頻接收機的所有或部分可能以硬體、軟體或兩者的組合實現。對硬體實現，DVGA、DC偏置糾正、增益控制、SBI等可以實現在一個或多個專用集成電路(ASICs)、數位訊號處理器(DSPs)、數位訊號處理設備(DSPDs)、可編程邏輯設備(PLDs)、現場可編程門陣列(FPGAs)、處理器、控制器、微處理器、微控制器、用於實現描述的功能的其它電子單元、或其它以上的任何組合。
對軟體實現，用於增益控制和/或DC偏置糾正的元件可能用實現在此描述的函數的模塊實現(例如，過程、函數等)。軟體代碼可能存貯在內存單元內(例如圖1的內存162)且為處理器執行(例如控制器160)。內存單元可能在處理器內或處理器外實現，外部情況下，它能通信上通過領域內已知的不同方法耦合到處理器。
標題在此用於一般指明揭示的材料，並不是為了限制本發明範圍。
上述優選實施例的描述使本領域的技術人員能製造或使用本發明。這些實施例的各種修改對於本領域的技術人員來說是顯而易見的，這裡定義的一般原理可以被應用於其它實施例中而不使用創造能力。因此，本發明並不限於這裡示出的實施例，而要符合與這裡揭示的原理和新穎特徵一致的最寬泛的範圍。
權利要求
1.一種自動增益控制(AGC)裝置，其特徵在於包括模擬可變增益放大器；數字可變增益放大器，它與所述模擬可變增益放大器的輸出耦合；以及增益控制器，用於測量來自數字可變增益放大器的信號輸出，並且用於控制模擬和數字可變增益放大器的增益。
2.如權利要求1所述的裝置，其特徵在於還包括位於模擬可變增益放大器的輸出和數字可變增益放大器的輸出之間的DC偏置對消器，其中AGC環路增益根據DC偏置對消器的操作模式而變化。
3.一種與DC環路結合操作自動增益控制(AGC)環路的方法，其特徵在於包括從多個可能的DC操作模式中選出一個用於該DC環路的特定DC操作模式；在所選DC操作模式中操作DC環路以糾正期望信號內的DC偏置；根據所選DC操作模式從多個可能的AGC操作模式中選出一個用於AGC環路的特定AGC操作模式；以及在所選AGC操作模式中操作AGC環路從而為期望信號提供可變的增益。
4.如權利要求3所述的方法，其特徵在於，所述多個可能的DC操作模式包括捕獲模式和跟蹤模式。
5.如權利要求4所述的方法，其特徵在於，所述捕獲模式比跟蹤模式有更大的環路帶寬，並且用於更快地去除期望信號內的大DC偏置。
6.如權利要求3所述的方法，其特徵在於，所述多個可能的AGC操作模式中的每一個都與相應的AGC環路增益相關聯。
7.如權利要求3所述的方法，其特徵在於，所述多個可能的AGC操作模式包括正常模式和低增益模式。
8.如權利要求7所述的方法，其特徵在於，所述多個可能的AGC操作模式還包括凍結模式。
9.如權利要求4所述的方法，其特徵在於，當所選擇的DC操作模式為捕獲模式時，所選的AGC操作模式為低增益模式。
10.如權利要求4所述的方法，其特徵在於，當所選擇的DC操作模式為捕獲模式時，所選的AGC操作模式為凍結模式。
11.無線通信系統內的一種接收機單元，其特徵在於包括DC環路，用於在多個可能的DC操作模式之一中操作以糾正期望信號內的DC偏置；以及自動增益控制(AGC)環路，用於在多個可能AGC操作模式之一中操作從而期望信號提供可變增益，其中要使用的特定AGC操作模式為用於DC環路所選的特定DC操作模式而被確定。
12.無線通信系統中的一種控制裝置，其特徵在於包括從多個可能DC操作模式中選擇DC環路的特定DC操作模式的裝置；在所選的DC操作模式中操作DC環路以糾正期望信號內的DC偏置的裝置；根據所選的DC操作模式從多個可能的AGC操作模式中選擇自動增益控制(AGC)環路的特定AGC操作模式的裝置；以及在所選的AGC操作模式中操作AGC環路從而為期望信號提供可變增益的裝置。
13.一種在接收機單元內操作DC環路的方法，其特徵在於包括從包括捕獲模式在內的多個可能操作模式中選擇DC環路的特定操作模式；以及如果所選擇的操作模式為捕獲模式，則在特定時間段內在捕獲模式中操作DC環路以糾正期望信號內的DC偏置，其中特定時間段與捕獲模式的DC環路的環路帶寬成反比，並且在特定時間段之後從捕獲模式轉移出。
14.如權利要求13所述的方法，其特徵在於，響應預期產生期望信號內大DC偏置的事件而選擇捕獲模式。
15.如權利要求14所述的方法，其特徵在於，所述事件對應於到新模擬電路級的切換，用於處理期望信號。
16.如權利要求14所述的方法，其特徵在於，所述事件對應於新DC偏置值的應用，用於糾正期望信號內的靜態DC偏置。
17.如權利要求13所述的方法，其特徵在於，所述多個可能的操作模式還包括跟蹤模式。
18.如權利要求17所述的方法，其特徵在於，在特定時間段後從捕獲模式轉移到跟蹤模式。
19.如權利要求13所述的方法，其特徵在於，根據期望信號內DC偏置的預期幅度而進一步選擇特定時間段。
20.如權利要求13所述的方法，其特徵在於，還選擇特定時間段以最小化期望信號引入的DC偏置和來自DC環路的環路噪聲的組合。
21.一種接收機單元內的DC環路，其特徵在於包括加法器，用於從期望信號中減去DC偏置值以提供經DC偏置糾正的信號；以及環路控制單元，用於在多個可能的操作模式之一中操作以提供DC偏置值，其中多個可能的操作模式包括具有特定環路帶寬的捕獲模式，且其中環路控制單元在被選擇時工作在捕獲模式一個特定時間段，該特定時間段與捕獲模式的環路帶寬成反比，環路單元在該特定時間段後從捕獲模式轉移出。
22.一種接收機單元內的裝置，其特徵在於包括從包括捕獲模式在內的多個可能操作模式中選DC環路的特定操作模式的裝置；以及如果選擇的操作模式是捕獲模式則在特定時間段內以捕獲模式操作DC環路的裝置，用於糾正期望信號內的DC偏置，其中特定時間段與捕獲模式的DC環路的環路帶寬成反比，以及在特定時間段後從捕獲模式轉移出來的裝置。
23.一種數字地放大期望信號的方法，其特徵在於包括接收用對數形式表示的增益；確定接收到的增益和增益偏置間的差異；把對數形式的差異轉換為線性形式的輸出增益；以及把期望信號與輸出增益數字地相乘。
24.一種數字可變增益放大器(DVGA)，其特徵在於包括第一單元，用於接收對數形式的增益並確定接收到的增益和增益偏置之間的差異；第二單元，用於把對數形式的差異轉換成線性形式的輸出增益；以及數字乘法器，用於把輸入採樣與輸出增益相乘以提供輸出數據。
25.如權利要求24所述的DVGA，其特徵在於還包括多路復用器，用於將同相和正交的輸入採樣多路復用為單一採樣序列，且其中數字乘法器用於以時分復用方式將同相和正交的輸入採樣相乘。
26.一種數位化放大期望信號的裝置，其特徵在於包括用於接收對數形式增益的裝置；用於確定接收到的增益和增益偏置之間差異的裝置；用於把對數形式的差異轉換成線性形式的輸出增益的裝置；以及用於數字地將期望信號與輸出增益相乘的裝置。
27.通過串行總線控制一個或多個模擬電路的方法，其特徵在於包括接收對特定模擬電路的控制；形成相應於接收到的控制的消息；在串行總線上發送消息；在特定模擬電路上接收消息；以及根據接收到的消息調整特定模擬電路的一個或多個特徵。
28.如權利要求27所述的方法，其特徵在於，所述特定模擬電路是用於在多個離散增益之一處操作的放大器，且其中所述消息指明放大器要使用的特定離散增益。
29.如權利要求27所述的方法，其特徵在於，所述消息用於調整特定模擬電路的偏流。
30.如權利要求27所述的方法，其特徵在於，所述消息用於調整由特定模擬電路產生的信號的頻率。
31.如權利要求27所述的方法，其特徵在於，所述一個或多個模擬電路的每個都分配到相應的優先權，其中部分根據消息分配到的優先權把它們發送到一個或多個模擬電路。
32.如權利要求27所述的方法，其特徵在於，所述一個或多個模擬電路中的每一個都與相應的地址相關。
33.通過串行總線控制一個或多個模擬電路的裝置，其特徵在於包括接收對特定模擬電路控制的裝置；形成與接收到的控制對應的消息的裝置；在串行總線上發送消息的裝置；在特定模擬電路處接收消息的裝置；以及根據接收到的消息調整特定模擬電路的一個或多個特徵的裝置。
34.一種接收機單元，其特徵在於包括RF前端單元，用於把接收到的信號放大、下變頻以及數位化以提供採樣；數位訊號處理器，用於處理採樣以提供輸出數據；以及串行總線接口(SBI)單元，用於通過串行總線提供RF前端單元的控制。
35.如權利要求34所述的接收機單元，其特徵在於，所述SBI單元用於支持多個硬體請求信道。
36.如權利要求35所述的接收機單元，其特徵在於，所述每個硬體請求信道與相應的優先級相關。
37.如權利要求35所述的接收機單元，其特徵在於，所述每個硬體請求信道用於通過多個可能的數據傳輸模式發送消息。
38.如權利要求37所述的方法，其特徵在於，所述多個可能的數據傳輸模式包括快速傳輸模式以及中斷傳輸模式。
39.無線通信系統內處理期望信號的方法，其特徵在於包括用帶有粗解析度的第一增益放大期望信號；用單個頻率下變換級將經放大的信號從射頻(RF)下變頻為基帶；對經下變頻的信號進行數位化以提供採樣；以及用帶有高解析度的第二增益對採樣進行數字地放大以提供具有期望信號幅度的輸出數據。
40.如權利要求39所述的方法，其特徵在於還包括用DC環路糾正採樣內的DC偏置，其中經DC偏置糾正的採樣被數字地放大。
41.一種直接下變頻接收機，其特徵在於包括RF前端單元，用於對接收到的信號進行放大、下變頻以及數位化以提供採樣；數字可變增益放大器(DVGA)，用第一增益放大採樣以提供具有期望信號幅度的輸出數據；以及自動增益控制(AGC)環路，用於部分根據輸出數據提供DVGA的第一增益。
42.如權利要求40所述的直接下變頻接收機，其特徵在於還包括DC偏置對消器，用於糾正採樣內的DC偏置，且其中DVGA用於放大經DC偏置糾正的採樣。
43.如權利要求40所述的直接下變頻接收機，其特徵在於，所述AGC環路還用於提供RF前端單元的第二增益。
44.一種無線通信系統的裝置，其特徵在於包括用於放大接收信號的第一裝置；用於對消已放大信號內DC偏置的裝置；用於數字地放大經DC偏置對消的信號的第二裝置；以及測量經數字放大的信號以控制第一和第二放大裝置增益的裝置。
45.一種接收機單元，其特徵在於包括模擬可變增益放大器；DC偏置對消器，它與模擬可變增益放大器的輸出耦合；增益控制器，用於測量來自數字可變增益放大器的信號輸出並控制模擬和數字可變增益放大器的增益；以及串行總線接口(SBI)單元，用於通過串行總線提供模擬可變增益放大器的增益。
46.一種接收機單元，其特徵在於包括RF前端單元，用於對接收到的信號進行放大、下變頻以及數位化以提供採樣；DC環路，用於對消採樣內的DC偏置；數字可變增益放大器(DVGA)，用於用第一增益放大經DC偏置對消的採樣以提供具有期望信號幅度的輸出數據；自動增益控制(AGC)環路，用於部分根據輸出數據提供DVGA的第一增益和RF前端單元的第二增益；以及串行總線接口(SBI)單元，用於提供RF前端單元的第二增益。
全文摘要
直接下變頻接收機結構有DC環路以從信號分量中去除DC偏置、數字可變增益放大器(DVGA)以提供增益範圍、自動增益控制(AGC)環路以提供DVGA和RF/模擬電路的增益控制以及串行總線接口(SBI)單元以通過串行總線提供對RF/模擬電路的控制。可能如在此所述較好地設計與定位DVGA。VGA環路的操作模式可能根據DC環路的操作模式而被選擇，這是因為這兩個環路有交互作用。DC環路在捕獲模式操作的持續時間可以選為與在捕獲模式內的DC環帶寬成反比。可能通過串行總線提供對一些或所有RF/模擬電路的控制。
文檔編號H04L27/22GK1520637SQ02807924
公開日2004年8月11日 申請日期2002年2月15日 優先權日2001年2月16日
發明者T·李, T 李, C·霍倫斯特恩, 姿固囟, I·康, 沃克, B·C·沃克, 彼得澤爾, P·E·彼得澤爾, 西弗森, R·沙拉, M·L·西弗森 申請人:高通股份有限公司