具有穩定差分共模電壓的lvds驅動電路的製作方法

2023-12-11 16:11:22 2

專利名稱：具有穩定差分共模電壓的lvds驅動電路的製作方法
技術領域：
本發明涉及一種低電壓差分信號(LVDS)驅動電路，特別涉及一種用於高速A/D轉 換器輸出的具有穩定差分共模電壓的LVDS驅動電路。它直接應用的領域是高速A/D轉換 器的輸出接口電路領域。
背景技術：
近年來，隨著A/D轉換器性能的提高，對其輸出接口電路的要求越來越高，低電壓 差分信號(LVDS，Low Voltage Differential Signaling)輸出驅動技術由於其傳輸速度 快、信號擺幅小、功耗低、電磁幹擾小、抗幹擾能力強等優點而廣泛應用於高速、高性能A/D 轉換器中。常規的LVDS驅動電路如圖1所示。它通過NPN電晶體MQ1、MQ2將差分輸入信號 進行適當放大後，分別傳輸到NPN電晶體MQ3、MQ4、MQ7和MQ8的基級，然後由MQ4和MQ7射隨 輸出差分信號。流過MN2 MN7的電流都是由輸入電流Ibias經麗工鏡像複製，其中，輸入電 流113^在_551 125°C範圍內變化不超過1%。該電路具有高速轉換、結構簡單和易於實 現的特點。但它存在兩個問題1)由於它的偏置電流電路，不能補償輸出三極體MQ4*MQ7 的Vbe(基極-發射極電壓)在全溫範圍內的變化，即在_55°C 125°C範圍內，其輸出的差 分共模電壓的變化幅度達200mV，因此，該電路的差分共模電壓極不穩定，很難滿足現在高 速低壓A/D轉換器在-55°C 125°C條件下的工作要求；2)該電路的電源電壓為3. 3V，驅動 電流大，功耗很大，已經不適應現代高速A/D轉換器的低壓低功耗要求。

發明內容
為克服上述常規LVDS驅動電路的輸出共模電壓不穩定的問題，本發明提供一種 具有穩定差分共模電壓的LVDS驅動電路，且本發明電路實現的功耗更低。為實現上述目的，本發明解決上述技術問題所採取的技術方案在於一種具有穩 定差分共模電壓的LVDS驅動電路，它含有一個電壓偏置單元，包括NPN雙極電晶體Q1 Q4、電阻R1 R4,其中，Q3的集電極和基極與Q4的基極相接， 並與R1的一端相接，Q3的發射極接Q1的集電極，Q4的集電極接R2的一端，Q4的發射極接Q2 的集電極，Q2的集電極和基極與Q1的基極相接，連接點為電壓偏置單元的偏置電壓輸出端 VbiasjQ1的發射極接R3的一端，Q2的發射極接R4的一端,RpR2的另一端均接3. 3V的第一電 源Vcc，R3、R4的另一端均接地；一個輸入放大單元，包括NPN雙極電晶體Q5 Q7、電阻R5 R7,其中，Q6的基極接整個LVDS驅動電路的正 輸入端VIN+，Q7的基極接整個LVDS驅動電路的負輸入端VIN-，Q6的集電極接R6的一端，Q7 的集電極接R7的一端，Q6的發射極、Q7的發射極均與Q5的集電極相接，Q5的基極接電壓偏 置單元的偏置電壓輸出端Vbias，Q5的發射極接R5的一端，R6、R7的另一端接3. 3V第一電源Vcc, R5的另一端接地；一個輸出驅動單元，包括 NPN雙極電晶體Q8 Q15、NMOS管N1 N4,其中，Q8和Qltl的基極與Q7的集電極相 接，99和Q11的基極與Q6的集電極相接，Q15的基極、集電極與Q14的基極、Q8的發射極連接在 一起，Q12的基極、集電極與Q13的基極、Q11的發射極連接在一起，Q13的集電極與Qltl的發射 極相接，連接點為整個LVDS驅動電路的正輸出端V。ut+，Q14的集電極與Q9的發射極相接，連 接點為整個LVDS驅動電路的負輸出端V。ut-，Q13、Q14的發射極與N3的漏極相接，Q12的發射 極與N2的漏極相接，Q15的發射極與N4的漏極相接，N2、N3、N4的柵極與N1的漏極、柵極連接 在一起，Q8、Q9、Q1(1和Q11的集電極均接2. 25V的第二電源VDD，N1,N2,N3和N4的源極均接地。所述電壓偏置單元的偏置輸出電壓Vbias為負溫度係數電壓，在-55°C 125°C範 圍內，它與NPN雙極電晶體Q5的基極-發射極電壓Vbe的差值，SP (Vbias-Vbe5)為正的20 120mV。有益效果本發明的一種具有穩定差分共模電壓的LVDS驅動電路，包括一個電壓偏置單元、 一個輸入放大單元和一個輸出驅動單元，與常規的的LVDS驅動電路相比，它具有以下特佔.1.由於在本發明電路的輸出驅動單元中，從第二電源Vdd到地之間減少了一個二 極管的電壓降，使輸出驅動單元能在更低的電源電壓條件下工作，本發明電路能在更低的 2. 25V電源電壓下工作。2.本發明電路的電壓偏置單元提供靜態電壓，電壓偏置單元的電流較小，僅有 100 μ Α,電壓偏置單元的功耗為0. 33mff ；在本發明電路的輸出驅動單元中，由於減少了 2條 驅動支路，輸出驅動單元的電流從常規電路的3. 9mA減少到3. 3mA，同時，第二電源Vdd為 2. 25V，因此輸出驅動單元節省功耗達5. 445mW。由此可知，本發明電路的整體電路功耗為 9. 85mff,比常規的LVDS電路節省了功耗5. 115mW。3.本發明電路的電壓偏置單元中，其偏置電壓Vbias具有負溫度係數電壓，使輸入 放大單元中的輸出共模電壓與輸出驅動管Q9、Q10的Vbe在-55°c 125°C範圍內的變化一 致，在不額外增加共模反饋電路的情況下，本發明電路輸出的差分輸出共模電壓在_55°C 125°C範圍內更加穩定。在lGb/s輸出速率、-55°C 125°C範圍的條件下，常規的LVDS驅 動電路的差分共模電壓的變化幅度超過200mV，而本發明的LVDS驅動電路的差分共模電壓 的變化幅度不超過3mV。


圖1是常規的LVDS驅動電路的電路圖；圖2是本發明具體實施的具有穩定差分共模電壓的LVDS驅動電路的電路圖。
具體實施例方式本發明的具體實施方式
不僅限於下面的描述，現結合附圖加以進一步說明。本發明具體實施的具有穩定差分共模電壓的LVDS驅動電路的電路圖如圖2所示。 它由一個電壓偏置單元、一個輸入放大單元和一個輸出驅動單元組成。電壓偏置單元包括NPN雙極電晶體Q1 Q4、電阻R1 R4,此單元作為電壓偏置電路，為輸入放大單元中的Q5提供具有負溫度係數的偏置電壓。輸入放大單元包括NPN雙極電晶體Q5 Q7、電阻R5 R7,此單元作為輸入放大級，對輸入差分信號Vin+、Vin-進行放大，差分電壓放大幅度為2 4倍；該輸入放大單元的轉換速率達lGb/s以上。輸出驅動單元包括NPN雙極電晶體Q8 Q15、NMOS管N1 N4,此單元作為輸出驅動級，由Q9和Qltl射隨輸出差分信號V。ut+、Vout-0圖2中的具體連接關係、作用關係與本說明書的發明內容部分相同，此處不再重 復。它的工作原理如下電壓偏置單元的工作電流較小，僅有100μ A。其偏置電壓Vbias的表達式如下Vbias = Vcc-IXR1-Vbe4(1)其中，流過電阻R1的電流I為I=Wvbel(2)電路設計中，Q3與Q4的參數相同，Q1與Q2參數相同，R1與R2參數相同。三極體Q1 和Q4的Vte是負溫度係數電壓，電阻R1 R7都採用負溫度係數的多晶電阻。由表達式(2) 可得，I為正溫度係數電流。優化電阻R1和R3的阻值，Q1和Q4的發射極面積，使電壓偏置 單元中的輸出偏置電壓Vbias為負溫度係數電壓，在-55°C 125°C範圍內，它與NPN雙極晶 體管Q5的基極_發射極電壓Vbe的差值，即Vbias-Vbe5為正的20 120mV。這樣，使輸入放大 級的輸出電壓為負溫度係數電壓，去補償Q9和Qiq的Vbe在-55°C 125°C範圍內的變化。輸出共模電壓V。的表達式為vQ=(Vou.-)+(Vou,+)=vcc _vbe9(3)其中，流過輸入放大單元中Q5的電流I1的表達式如(4)所示
V -VI1= biasD be5⑷
R5電路設計中，Q6與Q7參數相同，R6與R7參數相同，Q9和Qltl參數相同。流過N2 N4的電流都是由輸入電流Ibias經&鏡像複製，其中，輸入電流Ibias在-55°C 125°C範圍內 變化不超過1%。由於(Vbias-Vbe5)是正溫度係數電壓，由⑷式可得，I1是正溫度係數電流。當I1 的正溫度係數較大時，I!*R6/2為正溫度係數電壓，流過N3的電流在-55 °C 125 °C範圍內變 化不超過的情況下，當具有正溫係數的IjR6A完全補償具有負溫度係數的Vte9時，差分 輸出共模電壓\就不會隨溫度變化而變化。本發明電路的電壓偏置單元提供靜態電壓，電壓偏置單元的電流較小，僅有 100 μ Α,電壓偏置單元的功耗為0. 33mff ；在本發明電路的輸出驅動單元中，由於減少了 2條 驅動支路，輸出驅動單元的電流從常規電路的3. 9mA減少到3. 3mA,同時，第二電源Vdd為 2. 25V，因此輸出驅動單元節省功耗為5. 445mW。由此可得，本發明電路的整體電路功耗為 9. 85mff,比常規的LVDS電路節省功耗達5. 115mW。因此，本發明電路在不引入共模反饋電路的情況下能輸出具有穩定的差分共模電 壓，且具有低壓低功耗的優點，大大提高了信號的傳輸性能。本發明的LVDS驅動電路已成 功應用於8位IGSPS A/D轉換器中。其測試結果顯示，該A/D轉換器完全滿足其指標要求，而常規的LVDS驅動電路卻難以滿足如此高速、低壓A/D轉換器在-55°C 125°C條件下工 作的要求。本發明的製造工藝為常規的矽柵N阱0. 35 μ m BiCMOS工藝。本發明電路中的NPN雙極電晶體、NMOS管的基本參數為 匪OS管的閾值電壓Vt 0. 45 0. 65V ；NPN雙極電晶體的基極_發射極電壓Vbe 0. 7 0. 9V。電阻R1 R7均為常規的負溫度係數的多晶電阻，其中，R1的電阻值20kQ 35k Ω ；R2的電阻值5k Ω 15k Ω ；R3、R4的電阻值2k Ω 4k Ω ;R5電阻值150Ω 250 Ω ；R6、R7 的電阻值Ik Ω 2k Ω。Q1, Q2 的發射區面積0· 3 μ m2 0. 5 μ m2 ；Q3, Q4 的發射區面積:0· 2 μ m2 0. 3 μ m2 ；Q5 的發射區面積:0· 2 μ m2 0. 3 μ m2 ；Q12, Q15 的發射區面積0. 09 μ m2 0. 15 μ m2。
權利要求
一種具有穩定差分共模電壓的LVDS驅動電路，其特徵在於包括一個電壓偏置單元，包括NPN雙極電晶體Q1～Q4、電阻R1～R4，其中，Q3的集電極和基極與Q4的基極相接，並與R1的一端相接，Q3的發射極接Q1的集電極，Q4的集電極接R2的一端，Q4的發射極接Q2的集電極，Q2的集電極和基極與Q1的基極相接，連接點為電壓偏置單元的偏置電壓輸出端Vbias，Q1的發射極接R3的一端，Q2的發射極接R4的一端，R1、R2的另一端均接3.3V的第一電源VCC，R3、R4的另一端均接地；一個輸入放大單元，包括NPN雙極電晶體Q5～Q7、電阻R5～R7，其中，Q6的基極接整個LVDS驅動電路的正輸入端VIN+，Q7的基極接整個LVDS驅動電路的負輸入端VIN-，Q6的集電極接R6的一端，Q7的集電極接R7的一端，Q6的發射極、Q7的發射極均與Q5的集電極相接，Q5的基極接電壓偏置單元的偏置電壓輸出端Vbias，Q5的發射極接R5的一端，R6、R7的另一端接3.3V第一電源VCC，R5的另一端接地；一個輸出驅動單元，包括NPN雙極電晶體Q8～Q15、NMOS管N1～N4，其中，Q8和Q10的基極與Q7的集電極相接，Q9和Q11的基極與Q6的集電極相接，Q15的基極、集電極與Q14的基極、Q8的發射極連接在一起，Q12的基極、集電極與Q13的基極、Q11的發射極連接在一起，Q13的集電極與Q10的發射極相接，連接點為整個LVDS驅動電路的正輸出端Vout+，Q14的集電極與Q9的發射極相接，連接點為整個LVDS驅動電路的負輸出端Vout-，Q13、Q14的發射極與N3的漏極相接，Q12的發射極與N2的漏極相接，Q15的發射極與N4的漏極相接，N2、N3、N4的柵極與N1的漏極、柵極連接在一起，Q8、Q9、Q10和Q11的集電極均接2.25V的第二電源VDD，N1、N2、N3和N4的源極均接地。
2.根據權利要求1所述的具有穩定差分共模電壓的LVDS驅動電路，其特徵在於所述電 壓偏置單元的偏置輸出電壓Vbias為負溫度係數電壓，在-55°C 125°C範圍內，它與NPN雙 極電晶體Q5的基極_發射極電壓Vbe的差值，即(Vbias-Vbe5)為正的20 120mV。
全文摘要
本發明涉及一種具有穩定差分共模電壓的LVDS驅動電路，它包括一個電壓偏置單元、一個輸入放大單元和一個輸出驅動單元。與常規的LVDS驅動電路相比，它具有以下特點1)在輸出驅動單元中，從第二電源VDD到地之間減少了一個二極體的電壓降，使輸出驅動單元能在更低的電源電壓條件下工作；2)從電路總體上減少了兩條驅動支路的電流，使本發明電路的功耗大大降低；3)本發明電路的偏置電壓具有特定的溫度性能，使本發明電路的差分共模電壓更加穩定。本發明電路可廣泛應用於高速A/D轉換器的LVDS輸出接口電路。
文檔編號H03K19/0175GK101867363SQ201010182250
公開日2010年10月20日 申請日期2010年5月25日 優先權日2010年5月25日
發明者餘金山, 張正平, 李儒章, 王永祿, 陳光炳 申請人:中國電子科技集團公司第二十四研究所