模擬信號輸出電路及使用該電路的多電平△∑調製器的製作方法

2023-06-12 11:43:51

專利名稱：模擬信號輸出電路及使用該電路的多電平△∑調製器的製作方法
技術領域：
本發明涉及將多值數位化信號轉換為模擬信號的技術，特別是涉及在多電平Δ∑調製器中適合於將多值數位化信號轉換為多電平模擬信號的電路的模擬信號輸出電路。
背景技術：
Δ∑調製器在音頻、通信等領域被廣泛利用，以前也有過各種關於使用Δ∑調製器構成DA轉換器或AD轉換器的技術的提案。(參照專利文獻1～3)圖12為表示將Δ∑調製器應用於DA轉換器的以前構成例的框圖。在圖12中，數位訊號輸入到Δ∑調製器121中，然後轉換為由+1和-1兩個電平構成的2值(1位)的輸出，在低通濾波器(LPF)122中進行信號處理，作為模擬信號而輸出。
此Δ∑調製器的輸出是把輸入信號進行脈衝密度調製的輸出，其頻譜如圖13所示，是包含了輸入信號頻譜和向數位化雜波高的頻帶進行修整後的頻譜的信號。對此用低通濾波器(LPF)122隻取出所要的頻帶，即可得到變換輸出。
另一方面，為了降低Δ∑調製器的數位化雜波，提高其轉換精度，或者為了降低取樣頻率，實現高SN和低消耗功率化，以前就曾經提出(參照專利文獻1、3)將Δ∑調製器的輸出多電平化(多位化)，但是，若進行多電平化，作為將此多電平化的數位化電平轉換為模擬信號的內部DA轉換電路，就需要設計對應多電平的數字模擬轉換電路。
專利文件1特開平6-224772號公報專利文件2特開平6-276099號公報專利文件3特開2001-94429號公報但是，由於在輸出對應多電平的模擬信號的局部數字模擬轉換電路中產生的非線形性誤差會限制整體的轉換精度(直線性)，因而Δ∑調製器易受到製造值變動的影響，實際上很難穩定地得到高精度。因此，採用多電平的時候，對輸出與模擬電路中的多電平對應的多電平的模擬信號的元件進行修整，從而提高元件精度，雖然採用了這種方法，但是會因此發生使製造變煩雜的問題。
為解決這樣的問題，在專利文獻1中，具備存儲非線形性補償參數的存儲器和根據此存儲器中存儲的過濾係數而動作的數字濾波器，並進行如下控制將多電平輸出Δ∑調製器的輸出向此數字濾波器輸出，通過數字濾波器來補償多電平輸出Δ∑調製器中存在的非線形性。另在文獻3中，設有把1位信號輸出到具有多位量子化器的模擬Δ∑調製器的後級的數字Δ∑調製器，使從數字Δ∑調製器中輸出的1位信號延遲的信號會被反饋到前級的模擬Δ∑調製器，從而減少由於非線形誤差引起的信號失真。
在這些專利文獻中記載的技術，為了補償在局部數字模擬轉換電路中產生的非線形性誤差，而需要具備存儲非線形性補償參數的存儲器和根據此存儲器中存儲的過濾係數而動作的數字濾波器，或需要用模擬Δ∑調製器和數字Δ∑調製器，因此會產生結構變複雜的問題。

發明內容
本發明的目的在於，提供一種以比較簡單的構成就能夠降低在輸出與多電平對應的模擬信號的局部數字模擬轉換電路等中的非線形誤差的裝置。
本發明的、輸出與多電平對應的模擬信號的局部數字模擬轉換電路，作為輸入與2N個電平(-N，-N+1，…，-2，-1，1，2，…，N-1，N；N為2個以上的整數)相當的編碼、輸出與該輸入的編碼相當的模擬信號的多電平模擬信號輸出電路而構成，其特徵在於具有輸出與電平「-1」或「1」相當的模擬信號的N個單位模擬電路；輸入了與-N或N相當的編碼時，對上述N個單位模擬電路的輸出進行加算，作為與編碼-N或N相當的模擬信號而輸出，輸入了與-M或M(M是1≤M≤N-1的整數)相當的編碼時，對從上述N個單位模擬電路中選擇的M個單位的模擬電路的輸出進行加算，作為與編碼-M或M相當的模擬信號而輸出的裝置；以及，每當輸入與上述-M或M相當的同一編碼時，作為從上述N個單位電路中選擇的M個單位模擬電路，根據NCM(C為表示組合的算符)的組合次數，依次切換成互不相同的M個單位模擬電路的組合。
另外，輸入與4值電平(+2、+1、-1、-2)相當的編碼時，本發明的多電平模擬信號輸出電路的特徵在於，其特徵在於具有輸出與電平「-1」或「1」相當的模擬信號的2個單位模擬電路；輸入了與-2或2相當的編碼時，對上述2個單位模擬電路的輸出進行加算，輸出與編碼-2或2相當的模擬信號，輸入與-1或1相當的編碼時，把從上述2個單位模擬電路中選擇的1個單位模擬電路的輸出作為與編碼-1或1相當的模擬信號而輸出的裝置；以及，每當輸入與上述-1或1相當的同一編碼時，就交替切換上述2個單位模擬電路，作為與上述編碼-1或1相當的模擬信號而輸出的裝置。
其特徵在於，本發明的單位模擬電路可以是開關電容器(SC)電路，該開關電容器(SC)電路由以下部分構成供給與電平「-1」或「1」相當的電壓的電壓源；電容器；以及，由外部控制時鐘信號進行開閉控制，對從上述電壓源向上述電容器的電荷的充放電進行控制，從而輸出與上述電平「-1」或「1」相當的模擬信號的開關。
本發明配置了多個輸出與電平「-1」或「1」相當的模擬信號的1位模擬電路，可選擇與輸出電平對應的數的模擬電路，同時，輸出同一電平的信號時依次切換選擇的組合來使用，因此，即使模擬元件有離散，也可吸收由於離散而導致的誤差。因此不需要模擬元件的修整等工序。


圖1是表示本發明的第1實施方式的框圖。
圖2是表示本實施方式的模擬信號輸出電路的構成及動作的概念圖。
圖3是表示本實施方式的模擬信號輸出電路由開關電容器電路(SC電路)構成的實施例的圖。
圖4是用於說明本實施例的動作的時序圖。
圖5是按時間變化表示本實施例中充電的電容器的選擇順序之一例的圖。
圖6是表示本實施例的相對於容量的相對誤差的S/(N+D)特性的圖表。
圖7是表示本發明的第2實施方式的框圖。
圖8是表示由開關電容器電路(SC電路)構成本實施方式的實施例的圖。
圖9是用於說明本實施例的動作的時序圖。
圖10是表示由開關電容器電路(SC電路)作為平衡型電路網而構成本實施方式的實施例的圖。
圖11是表示本發明的第3實施方式的框圖。
圖12是表示把Δ∑調製器應用於DA轉換器的以前的構成例的框圖。
圖13是表示把1次-Δ∑調製器應用於DA轉換器時的輸出頻譜的圖。
具體實施例方式
圖1是本發明的第1實施方式的框圖，表示將本發明適用於超取樣DAC的例子。在圖1中數字輸入信號輸入到由數字電路構成的4值Δ∑調製器11，變換為由-2、-1、+1、+2這4個電平構成的4值(2位)的輸出，向相當於低通濾波器(LPF)的模擬信號輸出電路12輸出。模擬信號輸出電路12，將從4值Δ∑調製器11輸入的相當於-2、-1、+1、+2的編碼信號進行處理，將其作為相當於-2、-1、+1、+2的模擬信號而輸出。
圖2為表示本實施方式的模擬信號輸出電路12的構成及動作的概念圖，由以下部分構成輸出相當於電平「-1」或「1」的模擬信號的2個單位模擬電路B1、B2；以及，使與4值Δ∑調製器11輸出的編碼對應而選擇的此單位模擬電路B1、B2的兩個或其中一個的輸出平滑，並輸出與編碼對應的模擬信號的低通濾波器(LPF)。以下，參照圖1～圖2對本實施方式的動作進行說明。
4值Δ∑調製器11的輸出的值為「+2」時，把單位模擬電路B1、B2都作為「+1」的模擬信號輸出器來選擇使用。然後，把加算了單位模擬電路B1、B2的輸出的「+2」的模擬信號從低通濾波器(LPF)輸出，得到相當於「+2」的模擬信號。此外，4值Δ∑調製器11的輸出值為「-2」時，把單位模擬電路B1、B2都作為「-1」的模擬信號輸出器來選擇使用。然後，把加算了單位模擬電路B1、B2的輸出的「-2」的模擬信號從低通濾波器(LPF)輸出，得到相當於「-2」的模擬信號。
另一方面，4值Δ∑調製器11的輸出值為「+1」時，選擇使用與前次輸出同一編碼「+1」時選擇的單位模擬電路不同的單位模擬電路，輸出相當於「+1」的模擬信號。即，如果上次輸出編碼「+1」時選擇了單位模擬電路B1，這次就選擇單位模擬電路B2為「+1」的模擬信號輸出器，由此輸出相當於「+1」的模擬信號，如果上次選擇了單位模擬電路B2，輸出了相當於編碼「+1」的模擬信號時，這次就選擇單位模擬電路B1作為「+1」的模擬信號輸出器來使用，由此輸出相當於「+1」的模擬信號。
同樣，4值Δ∑調製器11的輸出值為「-1」時，也是，如果上次輸出同一編碼「-1」時選擇了單位模擬電路B1，這次就選擇單位模擬電路B2為「-1」的模擬信號輸出器，由此輸出相當於「-1」的模擬信號，如果上次選擇了單位模擬電路B2，輸出相當於編碼「-1」的模擬信號時，這次就選擇單位模擬電路B1為「-1」的模擬信號輸出器，由此輸出相當於「-1」的模擬信號。
圖3是表示由開關電容器電路(SC電路)構成本實施方式的模擬信號輸出電路12的實施例的框圖，包含電容器CP1、CP2的SC電路B1、B2對應上述的單位模擬電路B1、B2。電容器CP1和CP2設定為相等的值。此外，基準電壓Vp為相當於「+1」的模擬電壓，基準電壓Vn為相當於「-1」的模擬電壓。
在圖3中，前級的Δ∑調製器11的輸出被輸入到時鐘發生器31中，通過時鐘發生器31的輸出來進行SC電路網的開關(SW1、SW2、SWa、SWb、SWc、SWd、SWe、SWf)的開閉控制。通過圖3中所示的SC電路，輸出相當於屬於Δ∑調製器11的輸出的+2、+1、-1、-2的模擬信號，圖4為表示此時被開閉控制的各SW的動作的時序圖。以下，參照圖3～4說明本實施例的動作。
從4值Δ∑調製器11的輸出值為「+2」時，在時鐘周期的第1相使Swa、Swd、Sw1導通，從而分別在電容器CP1、CP2上積累相當於基準電壓Vn的電荷，在時鐘周期的第2相使Swc、Swf、Sw2導通，從而加上與在電容器CP1、CP2上分別積累的基準電壓Vn相當的電荷，向後級的低通濾波器(LPF)輸出。由此，從低通濾波器(LPF)輸出相當於「+2」的模擬信號。
從4值Δ∑調製器11輸出的值為「-2」時，在時鐘周期的第1相使Swb、Swe、Sw1導通，從而在電容器CP1、CP2上分別積累相當於基準電壓Vn的電荷，在時鐘周期的第2相使Swc、Swf、Sw2導通，從而加上與在電容器CP1、CP2上分別積累的基準電壓Vn相當的電荷，向後級的低通濾波器(LPF)輸出。由此，從低通濾波器(LPF)輸出相當於「-2」的模擬信號。
另一方面，從4值Δ∑調製器11的輸出值為「+1」時，如果輸出與前次同一編碼「+1」時，選擇單位模擬電路B1的電容器CP1，輸出相當於「+1」的模擬信號，那麼，此次單位模擬電路B2的電容器CP2就作為「+1」的模擬信號輸出用電容器使用。因此，通過在時鐘周期的第1相使Swa、Sw1導通，使電容器CP2積累相當於基準電壓VP的電荷，通過在時鐘周期的第2相使Swc、Sw2導通，把與在電容器CP2上積累的基準電壓VP相當的電荷向後級的低通濾波器(LPF)輸出。由此，從低通濾波器(LPF)輸出與在電容器CP2上積累的「+1」相當的模擬信號。
從4值Δ∑調製器11繼續輸出「+1」時，此次把單位模擬電路B1的電容器CP1作為「+1」的模擬信號輸出用電容器使用。因此，通過在時鐘周期的下一個第1相使Swd、Sw1導通，向電容器CP1積累相當於基準電壓Vp的電荷，通過在第2相使Swf、Sw2導通，把與在電容器CP1上積累的基準電壓VP相當的電荷向後級的低通濾波器(LPF)輸出。由此，從低通濾波器(LPF)輸出與在電容器CP1上積累的「+1」相當的模擬信號。
以下，每次從4值Δ∑調製器11輸出「+1」時，單位模擬電路B1和B2就交替切換而動作，輸出相當於從4值Δ∑調製器11輸出的編碼「+1」的模擬信號。
同樣，從4值Δ∑調製器11輸出的值為「-1」時，如果輸出與前次同一編碼「-1」時，選擇單位模擬電路B1的電容器CP1，輸出相當於「-1」的模擬信號，那麼，此次就把單位模擬電路B2的電容器CP2作為「-1」的模擬信號輸出用電容器使用。因此，通過在時鐘周期的第1相導通Swb、Sw1，來向電容器CP2積累相當於基準電壓Vn的電荷，通過在時鐘周期的第2相導通Swc、Sw2，把積累在電容器CP2上的當於基準電壓Vn的電荷向後級的低通濾波器(LPF)輸出。由此，從低通濾波器(LPF)輸出相當於在電容器CP2上積累的「-1」的模擬信號。
如果從4值Δ∑調製器11繼續輸出「-1」，那麼，此次就把單位模擬電路B1的電容器CP1作為「-1」的模擬信號輸出用電容器使用。因此，通過在時鐘周期的下一個第1相導通Swe、Sw1，來向電容器CP1積累相當於基準電壓Vn的電荷，通過在第2相導通Swf、Sw2，把相當於在電容器CP1上積累的基準電壓Vn的電荷向後級的低通濾波器(LPF)輸出。由此，從低通濾波器(LPF)輸出相當於在電容器CP1上積累的「-1」的模擬信號。
之後，每次從4值Δ∑調製器11輸出「-1」時，單位模擬電路B1和B2就交替切換而動作，輸出相當於從4值Δ∑調製器11輸出的編碼「-1」的模擬信號。
圖5是表示在圖3的實施例中，從4值Δ∑調製器11把-2、-1、1、2中的任意一個作為時分系列信號而輸出後，充電的電容器CP1和CP2的選擇順序的例子。在本實施例中，從4值Δ∑調製器11輸出「-1」或「+1」後，通過對電容器CP1和CP2進行倒頻(スクランブル)來向其中一個電容器充電；而輸出了「-2」或「+2」時，通常使兩個電容器充電。
倒頻是對各開關進行切換控制，使從4值Δ∑調製器11的輸出按「-1」和「+1」分別獨立地使用另一個電容器，而不是前次使用的電容器。通過此操作，就可以抵消由於製造誤差(容量離散)而產生的2個電容器的相對誤差所引起特性惡化。
圖6是對S/(N+D)特性，按照電容器容量的製造誤差遵從正態分布的假定，進行了模擬的圖，其中，該S/(N+D)特性是在圖3的實施例中，從4值Δ∑調製器11輸出了「-1」或「+1」時，在所選擇的電容器固定在CP1或CP2中的任意一方的情況以及以按「-1」和「+1」分別獨立地交替切換CP1和CP2(倒頻)的方式的情況下的製造誤差(容量離散)所伴隨的S/(N+D)特性。
圖6中Typ值及Min值是表示進行了1000次模擬後的平均值及Min值。採用了交替切換CP1和CP2的本發明的方式時，容量的相對誤差為1％時也可得到所有樣品的穩定的S/(N+D)值，但是固定在CP1或CP2中的任意一方的時候，隨著容量的相對精度的惡化，S/(N+D)的特性也會惡化。
圖7為本發明的第2實施方式的框圖，表示的是將本發明使用於1次-4值Δ∑調製器的ADC的例子。
本實施方式的4值Δ∑調製器由以下部分構成作為將4值的反饋信號轉換為模擬信號的局部DAC65而構成的多電平模擬信號輸出電路；獲取此局部DAC65的輸出信號和模擬輸入信號in的差的模擬加法器61；將模擬加法器61的輸出信號積分的模擬積分器62；將模擬積分器62的輸出信號轉換為4值的數位訊號的多電平量子化器63；和將多電平量子化器63的輸出信號延遲，作為4值的反饋信號向局部DAC輸出的延遲器64。
在這種情況下，本發明可適用於作為將4值的反饋信號轉換為模擬信號的局部DAC65而構成的多電平模擬信號輸出電路。即，根據用量子化器63可得到的4值的輸出編碼，適用本發明的單位模擬電路B1、B2，通過按上述順序切換使用單位模擬電路B1、B2，就能夠吸收元件的離散引起的誤差。
圖8是表示用開關電容器電路(SC電路)來構成本實施方式的1次-4值Δ∑調製器的實施例的框圖，包含電容器CP1、CP2的SC電路B1、B2對應圖7的單位模擬電路B1、B2。電容器CP1和CP2設定為相等的值。此外，基準電壓Vp為相當於「+1」的模擬電壓，基準電壓Vn為相當於「-1」的模擬電壓。
在圖8中，比較器(相當於量子化器63)的輸出被輸入到時鐘發生器81中，通過時鐘發生器81的輸出來進行SC電路網的開關(SW1、SW2、SWa、SWb、SWc、SWd、SWe、SWf)的開閉控制。通過圖8中所示的SC電路，輸出相當於4值電平的+2、+1、-1、-2的模擬信號，圖4為表示此時受到開閉控制的各SW的動作的時序圖。
在這種情況下，也與圖3～圖4所示SC電路相同，通過按照上次的輸出編碼來控制各SW，使其作為相當於+2、+1、-1、-2的模擬信號輸出器而動作，整體上作為Δ∑調製器而動作。此外，電容器CP1、CP2即使有離散，也能夠高精度地輸出各電平的模擬信號。本實施例的開關的開閉控制動作與參照圖3～圖4說明的動作相同，因此省略詳細說明。
圖10是表示由開關電容器(SC)電路作為平衡型電路網而構成本實施方式(圖7)的1次-4值Δ∑調製器的實施例的框圖，為了將Δ∑調製器的4值(±1.0，±0.5；相當於上述+2、+1、-1、-2)的輸出轉換為模擬信號，在積分器102的正側和負側各配置2個電容。即，包含電容器CBP21及CBN21、電容器CBP22及CBN22的SC電路B1、B2分別對應單位模擬電路B1、B2。這些電容器的電容設定為完全相等的值。
在圖10中，來自SC電路B1、B2的模擬電壓，通過積分器102被輸入到量子化器103，在量子化器103中通過各自與由基準電壓發生電路104發生的基準電壓相比較，轉換為4值(±1.0，±0.5)的輸出。此外，量子化器103的輸出被輸入到時鐘發生器101，通過時鐘發生器101的輸出來進行SC電路網的各開關的開閉控制。以下，簡要說明本實施例的SC電路B1、B2的動作。
時鐘發生器101在時鐘周期的第1相(φ1)，分別向電容器CBP21和CBP22積累相當於基準電壓VREFL-VCOM的電荷，分別向電容器CBN21和CBN22積累相當於基準電壓VREFH-VCOM的電荷。
從量子化器103的輸出值為「+1.0」時，在時鐘周期的第2相(φ2)，把在電容器CBP21和CBP22上分別積累的相當於基準電壓VREFL-VCOM的電荷向積分器102的負側輸入，把在電容器CBN21和CBN22上分別積累的相當於基準電壓VREFH-VCOM的電荷向積分器102的正側輸入，從而從積分器102輸出相當於「+1.0」的模擬信號。
量子化器103中的輸出值為「-1.0」時，在時鐘周期的第2相(φ2)，把在電容器CBP21和CBP22上分別積累的相當於基準電壓VREFL-VCOM的電荷向積分器102的正側輸入，把在電容器CBN21和CBN22上分別積累的相當於基準電壓VREFH-VCOM的電荷向積分器102的負側輸入，從而從積分器102輸出相當於「-1.0」的模擬信號。
另一方面，從量子化器103的輸出值為「+0.5」時，如果上次輸出同一編碼「+0.5」時選擇單位模擬電路B1的電容器CBP21和CBN21，在時鐘周期的第2相(φ2)，把相當於在電容器CBP21上積累的基準電壓VREFL-VCOM的電荷向積分器102的負側輸入，把相當於在電容器CBN21上積累的基準電壓VREFH-VCOM的電荷向積分器102的正側輸入，從而從積分器102輸出相當於「+0.5」的模擬信號，那麼，此次就選擇單位模擬電路B2的電容器CBP22和CBN22，在時鐘周期的第2相(φ2)，把相當於在電容器CBP22上積累的基準電壓VREFL-VCOM的電荷向積分器102的負側輸入，把相當於在電容器CBN22上積累的基準電壓VREFH-VCOM的電荷向積分器102的正側輸入，從而從積分器102輸出相當於「+0.5」的模擬信號。
以下，每次從量子化器103輸出的值為「+0.5」時，就交替切換把積累的電荷向積分器102輸出的單位模擬電路B1和B2，從積分器102輸出相當於「+0.5」的模擬信號。
同樣，量子化器103的輸出值為「-0.5」時，如果上次輸出同一編碼「-0.5」時，選擇了單位模擬電路B1的電容器CBP21和CBN21，在時鐘周期的第2相(φ2)，把相當於在電容器CBP21上積累的基準電壓VREFL-VCOM的電荷向積分器102的正側輸入，把相當於在電容器CBN21上積累的基準電壓VREFH-VCOM的電荷向積分器102的負側輸入，從而從積分器102輸出相當於「-0.5」的模擬信號，那麼，此次就選擇單位模擬電路B2的電容器CBP22和CBN22，在時鐘周期的第2相(φ2)，把相當於在電容器CBP22上積累的基準電壓VREFL-VCOM的電荷向積分器102的正側輸入，把相當於在電容器CBN22上積累的基準電壓VREFH-VCOM的電荷向積分器102的負側輸入，從而從積分器102輸出相當於「-0.5」的模擬信號。
以下，每次從量子化器103中輸出的值為「-0.5」時，就交替切換把積累的電荷向積分器102輸出的單位模擬電路B1和B2，從積分器102輸出相當於「-0.5」的模擬信號。
圖11為表示本發明的第3實施方式的框圖，表示把圖1～圖2所示的1次-4值Δ∑調製器的ADC擴展為2N電平(-N，-N+1，…，-2，-1，1，2，…，N-1，N；N為2個以上的整數)時的多電平模擬信號輸出電路。
在本實施方式中，具備輸出相當於電平「-1」或「1」的模擬信號的N個單位模擬電路D1～DN，輸入編碼為+N或-N時，所有的單位模擬電路作為「-1」或「1」的模擬輸出器使用，輸入編碼為-M或M(M是1≤M≤N-1的整數)時，將從N個單位模擬電路中選出的M個單位模擬電路的輸出進行加算，從而輸出相當於編碼-M或M的模擬信號。
此時，所選擇的M個的單位模擬電路的組合是每次輸入相當於-M或M的編碼時，按照根據N個單位模擬電路用NCM(C為表示組合的算符)所給的組合次數，依次轉換為不同的M個單位模擬電路的組合。即，按各個編碼，從電路D1～DN中，依次使用不同的組合，使用到最後的組合時，再回到最初的組合，不要與前次同一編碼輸入時使用的組合相同，且要依次變更M個單位模擬電路的組合(倒頻)，使所有的電路能均等地被使用。
例如，6電平(N＝3)時，給出的電平有±(1～3)，M＝±1時，按D1、D2、D3的順序選擇；M＝±2時，順序選擇3C2的所有組合，(D1、D2)，(D1、D3)，(D2、D3)；M＝±3時，使用(D1、D2、D3)的組合(所有的電路)。
此外，2N電平時，給出的電平有±(1～N)，此時也是，M＝±1時，按D1、D2、D3，…，DN的順序選擇；M＝±2時，順序選擇NC2的所有組合，(D1、D2)，(D1、D3)，(D1、D4)，…，(D1、DN)，(D2、D3)，(D2、D4)，…，(DN-1、DN)；M＝±3時，順序選擇NC3的所有組合，(D1、D2、D3)，(D1、D2、D4)，…，(D1、D2、DN)，(D2、D3、D4)，(D2、D3、D5)，…，(DN-2、DN-1、DN)。以下同樣，M＝±(N-1)時，順序選擇NCN-1的所有組合，(D1、D2、D3，…，DN-1)，(D1、D2、DN-2、DN)，…，(D1、D3、D4，…，DN)，(D2、D3、D4，…，DN)；M＝±N時，使用(D1、D2、D3，…，DN)的組合(所有的電路)。
另外，本發明的多電平模擬信號輸出電路，同樣，能夠適用於n次(n≥2的整數)-2N值(N≥2的整數)Δ∑調製器。此外，本發明的多電平模擬信號輸出電路並不只限用於多電平Δ∑調製器，也可作為輸入相當於2N個電平(-N，-N+1，…，-2，-1，1，2，…，N-1，N；N為2個以上的整數)的編碼，輸出相當於該輸入編碼的模擬信號的模擬信號輸出電路來合理使用。
權利要求
1.一種多電平模擬信號輸出電路，輸入與2N個電平(-N，-N+1，…，-2，-1，1，2，…，N-1，N；N為2以上的整數)相當的編碼、輸出與該輸入的編碼相當的模擬信號，其特徵在於具有輸出與電平「-1」或「1」相當的模擬信號的N個單位模擬電路；輸入了與-N或N相當的編碼時，通過對所述N個單位模擬電路的輸出進行加算而輸出與編碼-N或N相當的模擬信號，輸入了與-M或M(M是1≤M≤N-1的整數)相當的編碼時，通過對從所述N個單位模擬電路中選擇的M個單位模擬電路的輸出進行加算而輸出與編碼-M或M相當的模擬信號的電路；以及，每當輸入與所述-M或M相當的同一編碼時，就把所述選擇的M個單位模擬電路，按照由NCM(C為表示組合的算符)根據所述N個單位電路而給出的組合次數，依次切換成互不相同的M個單位模擬電路的組合的電路。
2.一種多電平模擬信號輸出電路，輸入與4個電平(+2、+1、-1、-2)相當的編碼，輸出與該輸入的編碼相當的模擬信號，其特徵在於具有輸出與電平「-1」或「1」相當的模擬信號的2個單位模擬電路；輸入了與-2或2相當的編碼時，通過對所述2個單位模擬電路的輸出進行加算而輸出與編碼-2或2相當的模擬信號，輸入了與-1或1相當的編碼時，通過從所述2個單位模擬電路中選擇的1個單位模擬電路的輸出而輸出與編碼-1或1相當的模擬信號的電路；以及，每當輸入與所述-1或1相當的同一編碼時，就交替切換從所述2個單位模擬電路中選擇的1個單位模擬電路的電路。
3.根據權利要求1所述的多電平模擬信號輸出電路，其特徵在於，所述單位模擬電路是開關電容器(SC)電路，該開關電容器(SC)電路由以下部分構成供給與電平「-1」或「1」相當的電壓的電壓源；電容器；以及，由外部控制時鐘信號進行開閉控制，對從所述電壓源向所述電容器的電荷的充放電進行控制，從而輸出與所述電平「-1」或「1」相當的模擬信號的開關。
4.根據權利要求2所述的多電平模擬信號輸出電路，其特徵在於，所述單位模擬電路是開關電容器(SC)電路，該開關電容器(SC)電路由以下部分構成供給與電平「-1」或「1」相當的電壓的電壓源；電容器；以及，由外部控制時鐘信號進行開閉控制，對從所述電壓源向所述電容器的電荷的充放電進行控制，從而輸出與所述電平「-1」或「1」相當的模擬信號的開關。
5.一種DA轉換器，具有把輸入數位訊號調製成2N電平(-N，-N+1，…，-2，-1，1，2，…，N-1，N；N為2以上的整數)的信號的多電平Δ∑調製器；以及，把與從該Δ∑調製器輸入的所述2N電平相當的編碼轉換為模擬信號而輸出的多電平模擬信號輸出電路，其特徵在於，所述多電平模擬信號輸出電路具有輸出與電平「-1」或「1」相當的模擬信號的N個單位模擬電路；輸入了與-N或N相當的編碼時，通過對所述N個單位模擬電路的輸出進行加算而輸出與編碼-N或N相當的模擬信號，輸入了與-M或M(M是1≤M≤N-1的整數)相當的編碼時，通過對從所述N個單位模擬電路中選擇的M個單位模擬電路的輸出進行加算而輸出與編碼-M或M相當的模擬信號的電路；以及，每當輸入與所述-M或M相當的同一編碼時，就把所述選擇的M個單位模擬電路，按照由NCM(C為表示組合的算符)根據所述N個單位電路而給出的組合次數，依次切換成互不相同的M個單位模擬電路的組合的電路。
6.一種DA轉換器，具有把輸入數位訊號調製成由4個電平(+2、+1、-1、-2)構成的信號的4值Δ∑調製器；以及，把與從該Δ∑調製器輸入的所述4個電平相當的編碼轉換為模擬信號而輸出的多電平模擬信號輸出電路，其特徵在於，所述多電平模擬信號輸出電路具有輸出與電平「-1」或「1」相當的模擬信號的2個單位模擬電路；輸入了與-2或2相當的編碼時，通過對所述2個單位模擬電路的輸出進行加算而輸出與編碼-2或2相當的模擬信號，輸入了與-1或1相當的編碼時，通過從所述2個單位模擬電路中選擇的1個單位模擬電路的輸出而輸出與編碼-1或1相當的模擬信號的電路；以及，每當輸入與所述-1或1相當的同一編碼時，就交替切換從所述2個單位模擬電路中選擇的1個單位模擬電路的電路。
7.根據權利要求5所述的DA轉換器，其特徵在於，所述單位模擬電路是開關電容器(SC)電路，該開關電容器(SC)電路由以下部分構成供給與電平「-1」或「1」相當的電壓的電壓源；電容器；以及，由外部控制時鐘信號進行開閉控制，對從所述電壓源向所述電容器的電荷的充放電進行控制，從而輸出與所述電平「-1」或「1」相當的模擬信號的開關。
8.根據權利要求6所述的DA轉換器，其特徵在於，所述單位模擬電路是開關電容器(SC)電路，該開關電容器(SC)電路由以下部分構成供給與電平「-1」或「1」相當的電壓的電壓源；電容器；以及，由外部控制時鐘信號進行開閉控制，對從所述電壓源向所述電容器的電荷的充放電進行控制，從而輸出與所述電平「-1」或「1」相當的模擬信號的開關。
9.一種多電平Δ∑調製器，由以下部分構成作為把2N值(N為2以上的整數)的反饋信號轉換成模擬信號的局部DA轉換器而工作的多電平模擬信號輸出電路；輸出所述局部DA轉換器的輸出信號和模擬輸入信號的差的模擬加法器；對該模擬加法器的輸出信號進行積分的模擬積分器；把該模擬積分器的輸出信號轉換成2N值的數位訊號的多電平量子化器；以及，延遲該多電平量子化器的輸出信號，作為2N值的所述反饋信號向所述局部DA轉換器輸出的延遲器，其特徵在於，所述多電平模擬信號輸出電路具有輸出與電平「-1」或「1」相當的模擬信號的N個單位模擬電路；輸入了與-N或N相當的編碼時，通過對所述N個單位模擬電路的輸出進行加算而輸出與編碼-N或N相當的模擬信號，輸入了與-M或M(M是1≤M≤N-1的整數)相當的編碼時，通過對從所述N個單位模擬電路中選擇的M個單位模擬電路的輸出進行加算而輸出與編碼-M或M相當的模擬信號的電路；以及，每當輸入與所述-M或M相當的同一編碼時，就把所述選擇的M個單位模擬電路，按照由NCM(C為表示組合的算符)根據所述N個單位電路而給出的組合次數，依次切換成互不相同的M個單位模擬電路的組合的電路。
10.一種多電平Δ∑調製器，由以下部分構成作為把4值(+2、+1、-1、-2)的反饋信號轉換成模擬信號的局部DA轉換器而工作的多電平模擬信號輸出電路；輸出所述局部DA轉換器的輸出信號和模擬輸入信號的差的模擬加法器；對該模擬加法器的輸出信號進行積分的模擬積分器；將該模擬積分器的輸出信號轉換成4值的數位訊號的多電平量子化器；以及，延遲該多電平量子化器的輸出信號，作為4值值的所述反饋信號向所述局部DA轉換器輸出的延遲器，其特徵在於，所述多電平模擬信號輸出電路具有輸出與電平「-1」或「1」相當的模擬信號的2個單位模擬電路；輸入了與-2或2相當的編碼時，通過對所述2個單位模擬電路的輸出進行加算而輸出與編碼-2或2相當的模擬信號，輸入了與-1或1相當的編碼時，通過從所述2個單位模擬電路中選擇的1個單位模擬電路的輸出而輸出與編碼-1或1相當的模擬信號的電路；以及，每當輸入與所述-1或1相當的同一編碼時，就交替切換從所述2個單位模擬電路中選擇的1個單位模擬電路的電路。
11.根據權利要求9所述的多電平Δ∑調製器，其特徵在於，所述單位模擬電路是開關電容器(SC)電路，該開關電容器(SC)電路由以下部分構成供給與電平「-1」或「1」相當的電壓的電壓源；電容器；以及，由外部控制時鐘信號進行開閉控制，對從所述電壓源向所述電容器的電荷的充放電進行控制，從而輸出與所述電平「-1」或「1」相當的模擬信號的開關。
12.根據權利要求10所述的多電平Δ∑調製器，其特徵在於，所述單位模擬電路是開關電容器(SC)電路，該開關電容器(SC)電路由以下部分構成供給與電平「-1」或「1」相當的電壓的電壓源；電容器；以及，由外部控制時鐘信號進行開閉控制，對從所述電壓源向所述電容器的電荷的充放電進行控制，從而輸出與所述電平「-1」或「1」相當的模擬信號的開關。
全文摘要
一種模擬信號輸出電路及使用該電路的多電平Δ∑調製器。模擬信號輸出電路由以下部分構成輸出與電平「－1」或「1」相當的模擬信號的2個單位模擬電路；以及，對於從與4值Δ∑調製器輸出的編碼對應而選擇的這2個單位模擬電路輸出模擬信號，使其平滑並將其輸出的低通濾波器。輸入信號為－2或+2時，加算單位模擬電路的輸出，輸出與－2或+2相當的模擬信號。輸入信號為－1或+1時，交替使用單位模擬電路，輸出與－1或+1相當的模擬信號，從而降低由於模擬元件的離散所造成的非線形誤差。
文檔編號H03M1/66GK1606240SQ20041008339
公開日2005年4月13日 申請日期2004年10月8日 優先權日2003年10月8日
發明者松本哲也 申請人:恩益禧電子股份有限公司