中斷信號控制系統與控制方法
2023-05-28 05:03:31 2
專利名稱：中斷信號控制系統與控制方法
技術領域：
本發明涉及一種中斷信號控制系統與控制方法，尤其是設置與應用於一計算機系統中的中斷信號控制系統與控制方法。
背景技術：
省電機制在計算機系統的運用上相當廣泛，而應用於中央處理器(CPU)上的省電模式則被分成相當多的層級與種類(例如先進組態與電力接口(Advanced Configuration and Power Interface，簡稱ACPI)規格中所定義的C1、C2與C3等模式)，但其目的不外乎是用以減少能源消耗並提供較低溫穩定的電路操作環境。而在一般的結構下(請參見圖1所示的常用計算機系統結構示意圖)，計算機系統的中央處理器(CPU)1由省電模式中恢復到正常運作的機制是由晶片組中的南橋晶片(South Bridge，簡稱SB)2所管理。以下步驟是簡單地說明計算機系統中的中央處理器(CPU)1如何進入C2或C3省電模式以及由C2或C3省電模式再恢復正常工作的步驟如下1.當計算機系統的作業系統(Operating System，簡稱OS)要進入省電模式時，中央處理器1便發布一個省電模式指令(Sleep Command)到南橋晶片2。
2.當南橋晶片2中的停止時鐘控制模塊(STPCLK control module)20收到該省電模式指令時，立即產生(assert)一停止時鐘信號(STPCLK#)並通過一停止時鐘信號接腳21傳到中央處理器1。
3.當該停止時鐘信號(STPCLK#)產生時，中央處理器1就通過中央處理器1、北橋晶片(North Bridge，簡稱NB)3及南橋晶片2間的數據總線傳送一停止許可特殊指令(STPGNT)到南橋晶片2。
4.當南橋晶片2接收到該停止許可特殊指令(STPGNT)時，中央處理器1連同整個計算機系統就會都進入到省電模式。
5.當第一外圍裝置4通過一中斷信號接腳40發出中斷信號(interrupt)到南橋晶片2時，其是由南橋晶片2中的中斷控制裝置22接收，再由中斷控制裝置22發出一喚醒信號以觸發該停止時鐘控制模塊(STPCLK control module)20以解除(de-assert)所產生的停止時鐘信號(STPCLK#)。
6.當該停止時鐘信號接腳21上的停止時鐘信號(STPCLK#)被解除了，中央處理器1便可連同整個計算機系統從省電模式恢復到正常工作模式。
但為了根據外圍裝置數目的不斷增加以及提升系統整體效能，計算機系統結構的設計不斷產生改變。請參見圖2所示，其具有多個輸出輸入先進可編程中斷控制器(Input Output Advanced Programmable Interrupt Controller，簡稱IOAPIC)的新一代計算機系統結構示意圖，其與常用一般計算機系統結構的不同處在於北橋晶片3上更增設如計算機周邊連結總線橋接裝置(PCI to PCIBridge)5的橋接裝置，藉以連接新增的外圍裝置(如圖中所示的第二外圍裝置6)以及提高系統效能。而其中第一輸出輸入先進可編程中斷控制器(IOAPIC)25是位於南橋晶片2中，至於第二輸出輸入先進可編程中斷控制器(IOAPIC)50則設置於如圖所示的計算機周邊連結總線橋接裝置(PCI to PCIBridge)5的橋接裝置中。
因此，當中央處理器1處於C2或C3的省電模式而第一外圍裝置4通過一中斷信號接腳40發出中斷信號(interrupt)到南橋晶片2時，南橋晶片2中的第一輸出輸入先進可編程中斷控制器(IO APIC)25便接收該中斷信號並發出一喚醒信號以觸發該停止時鐘控制模塊(STPCLK control module)20以解除(de-assert)所產生的停止時鐘信號(STPCLK#)，同時該第一輸出輸入先進可編程中斷控制器(IO APIC)25亦發出信息信號中斷(message signaled interrupt，簡稱MSI)，而以內存寫入指令(memory write cycle)型態存在的一中斷信息(interrupt message)，該中斷信息再通過南橋晶片2、北橋晶片3及中央處理器1間的數據總線傳送到中央處理器1。
但是，當中央處理器1處於C2或C3的省電模式而第二外圍裝置6通過一中斷信號接腳60發出一中斷信號(interrupt)到計算機周邊連結總線橋接裝置(PCI to PCI Bridge)5時，計算機周邊連結總線橋接裝置(PCI to PCI Bridge)5中的第二輸出輸入先進可編程中斷控制器(IO APIC)50接收到該中斷信號後亦會發出信息信號中斷(message signaled interrupt，簡稱MSI)，而以內存寫入指令(memory write cycle)型態存在的一中斷信息(interrupt message)，但由於該中斷信息的目的地同為中央處理器1，因此該該中斷信息僅通過北橋晶片3及中央處理器1間的數據總線便傳送到中央處理器1，而無法傳遞至南橋晶片2來觸發該停止時鐘控制模塊(STPCLK control module)20以解除(de-assert)所產生的停止時鐘信號(STPCLK#)。因此在此新一代系統狀態下，連接在計算機周邊連結總線橋接裝置(PCI to PCI Bridge)5上的第二外圍裝置6並無法有效地將計算機系統由省電模式喚醒恢復到正常工作模式。而如何有效解決以上常用手段的問題，為本發明的主要目的。
發明內容
本發明涉及一種中斷信號控制系統，設置於一計算機系統中，該計算機系統具有一中央處理器、一北橋晶片、一南橋晶片、一第一外圍裝置以及一第二外圍裝置，而該中斷信號控制系統包含一第一輸出輸入中斷控制裝置，電連接於該第一外圍裝置與該南橋晶片，其根據該第一外圍裝置所發出的一第一中斷信號的觸發而產生一喚醒信號至該南橋晶片，進而使該南橋晶片解除該中央處理器的省電狀態；一第二輸出輸入中斷控制裝置，電連接於該第二外圍裝置與該北橋晶片，其根據該第二外圍裝置所發出的一第二中斷信號的觸發而產生一中斷狀態指示信息；以及一中斷狀態指示路徑，信號連接於該第二輸出輸入中斷控制裝置與該南橋晶片之間，其是用以將該中斷狀態指示信息傳送到該南橋晶片，進而使該南橋晶片可解除該中央處理器的省電狀態。
根據上述構想，本發明所述的中斷信號控制系統，其中該第一輸出輸入中斷控制裝置是整合於該南橋晶片中。
根據上述構想，本發明所述的中斷信號控制系統，其中該南橋晶片中具有一停止時鐘控制模塊，該停止時鐘控制模塊通過一停止時鐘信號接腳電連接至該中央處理器，進而利用該停止時鐘信號接腳上的一停止時鐘信號的產生或解除來進行該中央處理器省電狀態的切換。
根據上述構想，本發明所述的中斷信號控制系統，其中該中斷狀態指示路徑為一中斷狀態指示接腳，電連接於該第二輸出輸入中斷控制裝置與該停止時鐘控制模塊之間，其用以將該中斷狀態指示信息傳送到該停止時鐘控制模塊，進而可解除該停止時鐘信號接腳上的該停止時鐘信號。
根據上述構想，本發明所述的中斷信號控制系統，其中該第二輸出輸入中斷控制裝置是整合於一總線橋接裝置中，該總線橋接裝置是電連接於該第二外圍裝置與該北橋晶片之間。
根據上述構想，本發明所述的中斷信號控制系統，其中該中斷狀態指示路徑是由該總線橋接裝置與該北橋晶片間的一第一數據總線以及該北橋晶片與該南橋晶片間的一第二數據總線所構成，其用以將該中斷狀態指示信息傳送到該停止時鐘控制模塊，進而可解除該停止時鐘信號接腳上的該停止時鐘信號。
根據上述構想，本發明所述的中斷信號控制系統，其中該總線橋接裝置為一計算機周邊連結總線橋接裝置。
根據上述構想，本發明所述的中斷信號控制系統，其中這些輸出輸入中斷控制裝置是以輸出輸入先進可編程中斷控制器來完成。
本發明的另一方面為一種中斷信號控制方法，應用於一計算機系統中，該計算機系統具有一中央處理器、一北橋晶片、一南橋晶片、一第一外圍裝置以及一第二外圍裝置，而該中斷信號控制方法包含下列步驟根據電連接於該南橋晶片上的該第一外圍裝置所發出的一第一中斷信號的觸發而產生一喚醒信號至該南橋晶片，進而使該南橋晶片解除該中央處理器的省電狀態；根據電連接於該北橋晶片上的該第二外圍裝置所發出的一第二中斷信號的觸發而產生一中斷狀態指示信息；以及通過一中斷狀態指示路徑，將該中斷狀態指示信息傳送到該南橋晶片，進而使該南橋晶片可解除該中央處理器的省電狀態。
根據上述構想，本發明所述的中斷信號控制方法，其中該第一喚醒信號是由該南橋晶片上更包含的一第一輸出輸入中斷控制裝置根據該第一中斷信號所產生。
根據上述構想，本發明所述的中斷信號控制方法，其中該中斷狀態指示信息是由該計算機系統中更包含的一第二輸出輸入中斷控制裝置根據該第二中斷信號所產生。
根據上述構想，本發明所述的中斷信號控制方法，其中這些中斷信號為一信號中斷(message signaled interrupt，MSI)。
本發明藉由下列附圖及詳細說明，得以更深入的了解
圖1是常用計算機系統結構示意圖。
圖2是具有多個輸出輸入先進可編程中斷控制器的計算機系統結構示意圖。
圖3是本發明為改善常用缺陷所提出來的一較佳實施例功能方框示意圖。
圖4是本發明為改善常用缺陷所提出來的一較佳實施例功能方框示意圖。
其中，附圖標記說明如下1中央處理器(CPU) 2南橋晶片20停止時鐘控制模塊 21停止時鐘信號接腳3北橋晶片 22中斷控制裝置4第一外圍裝置 40中斷信號接腳5計算機外圍連結總線橋接裝置6第二外圍裝置25第一輸出輸入先進可編程中斷控制器(IO APIC)50第二輸出輸入先進可編程中斷控制器(IO APIC)501中斷狀態指示接腳30第一數據總線31第二數據總線具體實施方式
請參見圖3，是本發明為改善常用缺陷所提出來的一較佳實施例功能方框示意圖，本發明主要為一種中斷信號控制系統，其可設置於計算機系統中，而該計算機系統具有如圖中所示的中央處理器1、北橋晶片3、南橋晶片2、一第一外圍裝置4以及一第二外圍裝置6，而本發明的中斷信號控制系統主要包含有第一輸出輸入先進可編程中斷控制器(IO APIC)25、第二輸出輸入先進可編程中斷控制器(IO APIC)50以及一中斷狀態指示接腳501。
如此一來，當中央處理器1處於C2或C3的省電模式而第二外圍裝置6通過該中斷信號接腳60發出該中斷信號(interrupt)到計算機周邊連結總線橋接裝置(PCI to PCI Bridge)5時，計算機周邊連結總線橋接裝置(PCI to PCIBridge)5中的第二輸出輸入先進可編程中斷控制器(IO APIC)50接收到該中斷信號後，除了同樣會發出信息信號中斷(message signaled interrupt，簡稱MSI)，而以內存寫入指令(memory write cycle)型態存在的一中斷信息(interruptmessage)傳送到中央處理器1，還可利用本發明增設的該中斷狀態指示接腳501發出一狀態指示，用以通知該南橋晶片2中的該停止時鐘控制模塊(STPCLKcontrol module)20，進而觸發該停止時鐘控制模塊(STPCLK control module)20來解除(de-assert)所產生的停止時鐘信號(STPCLK#)。因此，於本發明的較佳實施例中，即使是連接在計算機周邊連結總線橋接裝置(PCI to PCI Bridge)5上的第二外圍裝置6，仍可有效地將中央處理器及計算機系統由省電模式喚醒恢復到正常工作模式，進而可有效地解決常用手段的問題，達到本發明的主要目的。至於該中斷狀態指示接腳501的中斷狀態指示信息可以下列例子來表示，低電壓準位代表未收到中斷信號，而高電壓準位則代表收到中斷信號。
而為避免增加接腳，本發明亦可改用該計算機外圍連結總線橋接裝置5與該北橋晶片3間的一第一數據總線30以及該北橋晶片3與該南橋晶片2間的一第二數據總線31來構成該中斷狀態指示路徑(如圖4所示的另一較佳實施例功能方框示意圖)，其是用以將第二輸出輸入先進可編程中斷控制器(IOAPIC)50所產生的該中斷狀態指示以一信息的方式通過總線來傳送到該停止時鐘控制模塊20，進而來解除(de-assert)該停止時鐘控制模塊20所產生的停止時鐘信號(STPCLK#)。
綜上所述，本發明在此新一代系統狀態下，仍可有效地利用連接在計算機周邊連結總線橋接裝置5上的第二外圍裝置6來將計算機系統由省電模式喚醒恢復到正常工作模式，成功地解決以上常用手段的問題，達到本發明的主要目的。本發明由熟悉此技術人員未脫離本發明所揭示的精神下完成的等效改變或修飾，均應包含在申請專利範圍內。
權利要求
1.一種中斷信號控制系統，設置於一計算機系統中，該計算機系統具有一中央處理器、一北橋晶片、一南橋晶片、一第一外圍裝置以及一第二外圍裝置，其中該中斷信號控制系統包含一第一輸出輸入中斷控制裝置，電連接於該第一外圍裝置與該南橋晶片，其根據該第一外圍裝置所發出的一第一中斷信號的觸發而產生一喚醒信號至該南橋晶片，進而使該南橋晶片解除該中央處理器的省電狀態；一第二輸出輸入中斷控制裝置，電連接於該第二外圍裝置與該北橋晶片，其根據該第二外圍裝置所發出的一第二中斷信號的觸發而產生一中斷狀態指示信息；以及一中斷狀態指示路徑，信號連接於該第二輸出輸入中斷控制裝置與該南橋晶片之間，其是用以將該中斷狀態指示信息傳送到該南橋晶片，進而使該南橋晶片可解除該中央處理器的省電狀態。
2.如權利要求1所述的中斷信號控制系統，其中該第一輸出輸入中斷控制裝置是整合於該南橋晶片中。
3.如權利要求1所述的中斷信號控制系統，其中該南橋晶片中是具有一停止時鐘控制模塊，該停止時鐘控制模塊通過一停止時鐘信號接腳電連接至該中央處理器，進而利用該停止時鐘信號接腳上的一停止時鐘信號的產生或解除來進行該中央處理器省電狀態的切換，而該中斷狀態指示路徑為—中斷狀態指示接腳，電連接於該第二輸出輸入中斷控制裝置與該停止時鐘控制模塊之間，其是用以將該中斷狀態指示信息傳送到該停止時鐘控制模塊，進而可解除該停止時鐘信號接腳上的該停止時鐘信號。
4.如權利要求3所述的中斷信號控制系統，其中該第二輸出輸入中斷控制裝置是整合於一總線橋接裝置中，該總線橋接裝置是電連接於該第二外圍裝置與該北橋晶片之間，其中該中斷狀態指示路徑是由該總線橋接裝置與該北橋晶片間的一第一數據總線及該北橋晶片與該南橋晶片間的一第二數據總線所構成，其是用以將該中斷狀態指示信息傳送到該停止時鐘控制模塊，進而可解除該停止時鐘信號接腳上的該停止時鐘信號。
5.如權利要求4所述的中斷信號控制系統，其中該總線橋接裝置為—計算機外圍連結總線橋接裝置。
6.如權利要求1所述的中斷信號控制系統，其中這些輸出輸入中斷控制裝置是以輸出輸入先進可編程中斷控制器來完成。
7.一種中斷信號控制方法，應用於一計算機系統中，該計算機系統具有一中央處理器、一北橋晶片、一南橋晶片、一第一外圍裝置以及一第二外圍裝置，而該中斷信號控制方法包含下列步驟根據電連接於該南橋晶片上的該第一外圍裝置所發出的一第一中斷信號的觸發而產生一喚醒信號至該南橋晶片，進而使該南橋晶片解除該中央處理器的省電狀態；根據電連接於該北橋晶片上的該第二外圍裝置所發出的一第二中斷信號的觸發而產生一中斷狀態指示信息；以及通過一中斷狀態指示路徑，將該中斷狀態指示信息傳送到該南橋晶片，進而使該南橋晶片可解除該中央處理器的省電狀態。
8.如權利要求7所述的中斷信號控制方法，其中該第一喚醒信號是由該南橋晶片上更包含的一第一輸出輸入中斷控制裝置根據該第一中斷信號所產生。
9.如權利要求7所述的中斷信號控制方法，其中該中斷狀態指示信息是由該計算機系統中更包含的一第二輸出輸入中斷控制裝置根據該第二中斷信號所產生。
10.如權利要求7所述的中斷信號控制方法，其中這些中斷信號為一種信息信號中斷。
全文摘要
一種中斷信號控制系統與控制方法，設置與應用於計算機系統中，該計算機系統具有中央處理器、北橋晶片、南橋晶片、第一外圍裝置及第二外圍裝置，該中斷信號控制系統包含第一輸出輸入中斷控制裝置；第二輸出輸入中斷控制裝置及一中斷狀態指示路徑，而該中斷信號控制方法包含根據電連接於南橋晶片上的該第一外圍裝置所發出的第一中斷信號的觸發而產生一喚醒信號至該南橋晶片，進而使該南橋晶片解除該中央處理器的省電狀態；根據電連接於北橋晶片上的該第二外圍裝置所發出的一第二中斷信號的觸發而產生一中斷狀態指示信息；以及通過一中斷狀態指示路徑，將該中斷狀態指示信息傳送到該南橋晶片，進而使該南橋晶片可解除該中央處理器的省電狀態。
文檔編號G06F13/40GK1547127SQ20031011809
公開日2004年11月17日 申請日期2003年12月1日 優先權日2003年12月1日
發明者何寬瑞, 黃宗慶, 鍾健平 申請人:威盛電子股份有限公司