在源矩陣的更新方法與像素電路的製作方法
2023-05-28 12:05:36 5
專利名稱：在源矩陣的更新方法與像素電路的製作方法
技術領域：
本發明一般涉及有源矩陣顯示器，尤其是諸如LCOS顯示器等小像素的有源矩陣顯示器，以及驅動這類顯示器並顯示信息的方法。
背景技術：
普通有源矩陣(AM)示於
圖1，它包括一交叉行列液晶(LC)像素P1、P2……Pn的矩陣，在這些行列的各交叉點設置了開關電晶體T1、T2……Tn。每一像素P1、P2……Pn還包含兩種電容器存貯電容器C11、C21……Cn1，使LC兩端的電壓在兩個更新瞬間之間保持不變；和本徵(寄生)像素電容C12、C22、Cn2，由液晶堆(像素電極-LC-對電極)本身形成。當一行的開關電晶體Ti閉合(導通)時，各個列電壓就存貯在該行像素Pi的各自存貯電容器Ci1上。
矽上液晶(LCOS)是一特種映射有源矩陣(AM)液晶顯示器(LCD)，其中AM用標準矽工藝製成。
LCOS1的截面示於圖2，它包括半導體襯底2諸如矽襯底，集成了CMOS電晶體，還包括若干不同的層，諸如第一金屬層3、第二金屬層4與第三金屬層5(一般至少有四個金屬層)。CMOS晶片頂部，在兩對準層7、8之間設有LC層6，其上的玻璃襯底9設有銦錫氧化物(ITO)對電極10，ITO是導電的透明材料。
LC不能用DC電壓正常工作，即像素電壓必須隨時間變化，像素電壓平均值(在時間上)為零。LC像素的電光響應特性示於圖3，曲線呈RMS(均方根)電壓的函數。可以看出，在LC開始透射或映射光之前，要加一定的閾電壓Vth(取決於LC種類)。
從LC的電光特性可見，只有有限的一部分曲線適合實際應用，這一部分稱為「調製區」，位於閾電壓Vth與反向電壓Vinv之間。在垂直對準的向列型(VAN)LC類型中，閾電壓Vth一般約2伏，調製電壓Vm一般約1伏。在恆定的對電極電壓時，像素電極必須越過2*(2V+1V)＝6V的電壓跨度。對其它類型的LC，這些電壓值相差很大。
然而，因LCOS基本上是一種用LC工藝實施的CMOS技術，故對LCOS也保留了CMOS的優點。具體而言，對於較大的晶片與晶片上較小的器件尺寸，成本降低。目前在CMOS中，在8英寸晶片上一般應用(0.35μm的工藝。以這種CMOS工藝製作的電晶體器件，最大柵壓為3.3～3.5伏，與控制LC所需的電壓並不兼容。
通過切換對電極電壓，也稱為公共電極電壓調製，可以解決該問題，如US-5920298所述。
在S.C.Tan與X.W.Sun的論文「P-1Generic design of Sillicon Backplanefor LCOS Microdisplays」(SID 02 Digest，pp.200-203)中，描述了公共電極電壓調製在LCOS顯示器中的應用。公共電極上的電壓分別在正負幀內在0V與兩電源軌間的電壓VDD之間切換。當施加電壓給OV公共陰極時，在LC晶胞兩端得到正電位，而當公共電極上的電壓被切換到VDD而且施加電壓小於VDD時，就得到負電位。該法可提供與要使用的LC工作電壓一樣的電壓，故是一種低功率實施法。
Tan等人在同一文件中還描述了基於對電極切換的更新像素電路。來自數據線的像素數據經開關或通道電晶體傳給保持圖像數據的中間存貯電容器。像素內緩衝器複製存貯在最後存貯電容器上該中間存貯電容器上的電壓，從中將像素數據置於像素電極上。該文件描述的像素內緩衝器是一種PMOS源跟隨器或者NMOS源跟隨器，在這兩種情況下，在像素內電路電晶體至少存在著閾電壓損失，降低了最大保持電壓。另外，源跟隨器還要求-電流源，在晶片內，該電流源產生的電流必須對各像素完全一樣。另一問題是總功耗，因為像素總數一般超過100萬個。這一問題可用脈衝電流源解決，但各像素要用更多電晶體，故在晶片上佔用更大的空間。
發明內容
本發明的一個目的是減少像素下面尋址電路所需的面積，該面積小於15μm×15μm，較佳地小於12μm×12μm，更佳地為7μm×7μm。
本發明的另一目的是提供一種以減小的能量損失將圖像像素數據從模擬存儲設備傳到顯示設備像素元件的顯示設備和方法。
本發明的再一個目的是提供一種用較少元件將圖像像素數據從模擬存儲設備傳到顯示設備像素元件的顯示設備和方法。
上述若干目的由本發明的方法與設備實現。
本發明提供一像素陣列，各像素包括像素元件、像素更新電路、第一存儲器元件與第一開關元件。各像素元件包括逐一控制像素元件的第一像素電極與第二像素電極，第二像素電極幾乎聯接陣列中的所有像素元件並被接至公共對電極。第一與第二像素電極構成第一電容器。像素元件具有閾電壓與調製電壓，前者是像素元件開始發光的電壓，後者是像素元件發光的實用電壓範圍。像素更新電路用於通過電荷傳遞通路將與像素數據值相關的電荷從像素數據輸入端傳到第一像素電極。第一存儲器元件耦接像素數據輸入端，用於存貯與像素數據值相關的電荷。第一開關元件位於第一存儲器元件與第一像素電極之間，用於控制通過電荷傳遞通路從第一存儲器元件到第一像素電極的電荷傳遞。根據本發明，第一開關元件與第一存儲器元件共同用來沿電荷傳遞通路將與像素數據值相關的電荷無源地傳到第一電容器。陣列還包括向公共對電極施加動態變化的電壓的裝置。該動態變化電壓在第一與第二驅動值之間變化，使像素數據值是介於零伏與數據電壓值之間的信號，該數據電壓值不小於調製電壓，但小於調製電壓與任一像素元件的閾電壓之和。
第一驅動值較佳地等於像素元件閾電壓的負值，第二驅動值較佳地等於像素元件閾電壓與調製電壓之和，因而對電極的動態變化電壓吸收了像素元件的閾電壓。
根據本發明一實施例，第一存儲器元件具有第一與第二電極，第一電極耦接像素數據輸入端，第二電極接地電平。
根據本發明另一實施例，各像素還包括把存貯的與像素數據值相關的電荷量轉換成脈衝的轉換裝置，脈寬用於控制像素元件，該脈寬對應於存貯的電荷量。
轉換裝置包括比較器。
比較器包括開關電路與波整形電路。
開關電路包括電阻負載倒相器，倒相器的第一與第二供電連接線分別接較低與較高的供電電壓，其中任一根第一或第二供電連接線接斜坡電壓源。
波整形電路包括至少一個互補倒相器。
根據另一實施例，比較器包括分流電阻器與倒相器，例如前者是電阻器或電晶體，脈衝選通信號具有低佔空因數，或包括-電流鏡。
比較器還包括至少一隻限流電晶體。
根據本發明若干較佳實施例，轉換裝置包括的電晶體少於10隻，較佳少於8隻，更佳少於5隻。
根據另一實施例，與像素數據值相關的電荷在存入第一存儲器元件時，會在第一存儲器元件兩端產生-數據電壓，而無源電荷傳遞在第一像素電極上施加與該數據電壓幾乎相同的電壓。
根據一實施例，像素更新電路還包括-鏡像電路，把存貯在第一存儲器元件上的像素數據值無損失地映射給像素元件的第一像素電極。鏡像電路包括第一開關元件，它具有第一與第二數據電極和控制電極，第一開關元件的第一數據電極接第一存儲器元件的-電極，其第二數據電極接第一像素電極；存貯數據值的第二存儲器元件，它具有第一與第二電極，第二存儲器元件的第一電極接第一開關元件的第二數據電極，其第二電極接第一開關元件的控制電極；和復位裝置，用於復位存入第二存儲器元件裡的數據值。
或在本發明一陣列中，各像素的像素更新電路包括多個第一存儲器元件，各第一存儲器元件用於存貯像素數據值，各存儲器元件第一存儲器元件與第一像素電極之間有一電荷傳遞通路；和多個第一開關元件，各第一開關元件通過各自的電荷傳遞通路控制從第一存儲器元件到第一像素電極的電荷傳遞，一個像素的第一開關元件相互獨自地閉合。
本發明的陣列還包括位於第一存儲器元件與數據線之間的第二開關元件，用於提供像素數據值。
像素元件包含液晶，例如LCOS元件。
第一存儲器元件是存貯電容器。
第二存儲器元件是存貯電容器。
第一與第二開關元件都是電晶體陣列是有源矩陣。
根據另一實施例，本發明還提供一像素陣列，各像素包括像素元件、像素更新電路、第一存儲器元件和第一開關元件。各像素元件包括個別控制像素元件的第一像素電極和第二像素電極，第二像素電極幾乎聯接陣列中的所有像素元件並接公共對電極。第一與第二像素電極構成第一電容器。像素更新電路經電荷傳遞通路將與像素數據值相關的電荷從像素數據輸入端傳到第一像素電極。第一存儲器元件耦接像素數據輸入端，存貯與像素數據值相關的電荷。第一開關元件位於第一存儲器元件與第一像素電極之間，控制電荷從第一存儲器元件經電荷傳遞通路傳到第一像素電極。根據本發明，第一開關元件與第一存儲器元件共同將與像素數據值相關的電荷沿電荷傳遞通路無源地傳到第一電容器。像素更新電路包括-鏡像電路，無損失地將存貯在第一存儲器元件上的像素數據值映射到該像素元件的第一像素電極。鏡像電路包括具有第一與第二數據電極和控制電極的第一開關元件，該第一開關元件的第一數據電極接第一存儲器元件的一電極，其第二數據電極接第一像素電極；存貯數據值的第二存儲器元件，它具有第一與第二電極，該第二存儲器元件的第一電極接第一開關元件的第二數據電極，其第二電極接第一開關元件的控制電極；和復位裝置，用於復位存入第二存儲器元件裡的數據值。
本發明還提供更新像素陣列中像素值的方法，每一像素包括一像素元件，各像素元件包括逐一控制像素元件的第一像素電極和第二像素電極，陣列中幾乎所有像素元件的第二電極都接公共對電極，該像素元件具有閾電壓與調製電壓。該方法包括把與像素數據相關的電荷無源地傳到第一像素電極，並對公共對電極加-動態變化電壓，該電壓在第一驅動值與第二驅動值之間變化，因而像素數據是一介於零伏與數據電壓值之間的信號，該數據電壓值不小於調製電壓，但小於調製電壓與任一像素元件的閾電壓之和。
第一驅動值較佳地等於像素元件閾電壓的負值，第二驅動值較佳地等於像素元件的閾電壓與調製電壓之和，因此對電極的動態變化電壓吸收了像素元件的閾電壓。
根據本發明一實施例，該方法還包括存貯與像素數據相關的電荷並把存貯的電荷轉換成脈衝，脈寬控制該像素元件，脈寬對應於存貯的電荷量。
本發明還包括更新像素陣列像素值的方法，各像素包括-像素元件，它包括逐一控制像素元件的第一像素電極與第二像素電極，陣列中幾乎所有像素元件的第二電極都接公共對電極。該方法包括把與像素數據相關的電荷無源地傳到第一像素電極，存貯與像素數據相關的電荷，並將存貯的電荷轉換成脈衝，脈寬控制像素元件，脈寬對應於存貯的電荷量。
在該方法的兩實施例中，無源傳遞像素數據的步驟，包括無損失地將數據從第一存儲器元件映射到像素元件的第一像素電極。
根據本發明一實施例，無源傳遞像素數據的步驟包括通過多個相互獨立驅動的開關元件中一個開關元件傳遞來自一組存儲器元件中任一個的數據。通過以下詳述並結合附圖，本發明的種種特徵與優點將變得更清楚了，附圖用實例來示明本發明的原理。
附圖簡述圖1是原有技術的有源矩陣示意2是LCOS器件的截面。
圖3是液晶的電光特性圖。
圖4表示用LCOS像素投射彩色圖像的3閥光學引擎。
圖5表示在3光閥、小佔空因數(約33％)情況下，1光閥的光輸出與時間的關係。
圖6表示在3光閥、佔空因數100％的情況下，1光閥的光輸出與時間的關係。
圖7表示用LCOS像素投射彩色圖像的1閥光學引擎。
圖8表示只有1光閥時光輸出與時間的關係曲線圖。
圖9是對電極調製與時間的關係曲線和對得到像素電壓的作用。
圖10是3閥光學系統對電極切換方案中一像素或行的時序圖。
圖11是帶脈衝光源的1閥光學系統對電極切換方案中一像素或行的時序圖。
圖12是帶滾動色彩的1閥光學系統對電極切換方案中一像素或行的時序圖。
圖13示出本發明第一實施例的像素結構。
圖14示出圖12實施例中對電極不切換時模擬的電荷傳遞。
圖15示出圖12中存貯電容器Cs1和Cs2兩端的電壓之間的關係。
圖16示出本發明第二實施例的像素結構。
圖17示出本發明另一實施例的像素結構，包括對第二實施例增強的數據源。
圖18示出本發明又一實施例的像素結構，包括對第一實施例增強的數據源。
圖19示出本發明一實施例中像素內PWM的一般原理。
圖20(a)示出DRAM電路的第一配置，其中PWM按本發明一實施例實施。
圖20(b)示出圖20(a)電路對不同輸入數據信號的模擬結果。
圖21(a)示出DRAM電路的第二配置，其中PWM按本發明一實施例實施。
圖21(b)示出圖21(a)電路對不同輸入數據信號的模擬結果。
圖22(a)示出DRAM電路的第三配置，其中PWM按本發明一實施例實施。
圖22(b)示出圖22(a)電路對不同輸入數據信號的模擬結果。
圖23示出DRAM電路的第四配置，其中PWM按本發明一實施例實施。
圖24示出PWM電路組合本發明一實施例的DRAM電路的第五配置，該PWM電路設置了限流電晶體。
圖25示出在沒有和有對電極拴牢時驅動液晶像素所需的電壓範圍。
圖26是「一般」幀轉換方案中列驅動器輸出與鏡像電壓的曲線圖。
圖27示出在有和沒有像素內存儲器拴牢時的CE拴牢。
圖28示出本發明一實施例的先進的CE拴牢。
示範實施例的描述本發明將針對特定的實施例並參照附圖來描述，但本發明不受此限制，只受限於權利要求。描繪的附圖只是示意圖，不作限制。為示例起見，圖中一些元件的尺寸作了誇大，不按比例。
LCOS顯示器能顯示彩色圖像。通常，彩色圖像以兩種方式由LCOS像素構成藉助於3閥或1閥光學引擎。但也曾報導過2閥光學引擎，一個LCOS閥用於綠色，另一LCOS閥用於紅蘭色。
圖4示意表示3閥光學引擎11。分色鏡13把入射光12分成紅(R)、綠(G)、蘭(B)分量，這些分量都被對準LCOS晶胞14。三條映射的光束15再聚集在一起，複合光束16被投射(在投射時)或映射在視網膜上在靠近肉眼(NTE)應用時。各像素被連續或不連續的單色光照射(圖5和6)。在投射時，投射屏上有儘量多的光很重要。此時佔空因數儘量保持得大些，較佳為圖12的100％。
圖7示意表示1閥光學引擎。或者，如圖8所示，可見光譜的紅R、綠G與蘭B分量對準LCOS矩陣(與圖像)的各像素，這稱為「時分復用」。可以使用兩種系統脈衝光源或滾動色彩。
在脈衝光源的情況下，光源呈脈動，交替發出可見光譜的R、G與B分量。可用的光源是LED、雷射器或配備了帶快速快門(如LC快門)的光學系統的普通光源。所有像素同時被同一光色照射。
在滾動色彩情況下，移動色帶通過合適的光學系統映射在LCOS矩陣上。這類光學系統可以是例如圖7所示的色輪17，或是旋轉稜鏡(未示出)。各像素基本上接收可見光譜的R、G、B分量，不過在每一瞬間，一部分像素受紅光照射，另一部分像素受綠光照射，而還有一部分像素受蘭光照射。一般，一行的所有像素受同一光色照射。
圖25示出在按本發明一實施例不用對電極(CE)拴牢、用CE拴牢和用先進的CE拴牢時，驅動AM的液晶像素所需的電壓範圍。下面說明先進的CE拴牢。
圖25右邊是典型液晶晶胞的傳統透射曲線(電光響應特性)，示出了閾電壓VT與調製電壓Vm。為防止損壞LC像素的永久DC分量，這種像素一般以AC模式驅動，這表明施加電壓的極性定期交替(通常每幀時間發生一次)。對於像素電晶體自身和行列驅動器而言，這意味著它們必須能至少適應-(VT+Vm)～(VT+Vm)的電壓跨度，說明總電壓跨度為(大於)2(VT+Vm)。
圖26示出列驅動器輸出端之一的典型波形。為維持DC補償，信號極性每一幀時間FT變化，產生正負幀。列驅動器必須應付2(VT+Vm)，而對電極電壓(CE電壓)保持於VT+Vm。觀察該列單個像素的鏡(鋁電極)上的電壓，可看到像圖26的鏡電壓一樣的電壓。像素鏡電極上的電壓在整個幀時間內保持不變，在選擇了有源矩陣的相應線路時變化。實際的像素電壓為Vmirror-Vce，是全對稱的方波，如圖9所示。
使用對電極栓牢(CE栓牢)，即向對電極加變化的電壓，列驅動器必須產生的所需電壓可減為(VT+Vm)。使用本發明一實施例的先進對電極栓牢，則所需電壓範圍還可減為有用的電壓擺幅Vm。
圖27示出列驅動器輸出電壓被限於0V～(VT+Vm)，而對電極電壓在正負幀之間從0V～VT+Vm作CE「栓牢」。同樣還示出了得到的鏡電壓。
然而，根據像素內存貯電容器Cs接線的方法，有兩種不同的情況(見圖27的插圖)。
若像素內存貯電容器Cs常接地(圖27的狀況2)，得到圖27示出的鏡信號，假定Cs＞＞CLC。現在所有的電壓都限於0V～VT+Vm，與LCOS相容，但實際像素電壓(Vmirror-Vce)只對小部分幀時間正確，這部分對後選的像素(底行)小於對早選的像素(頂行)。
若Cs的「地」接CE電壓(圖27的狀況1)，則得到虛線鏡電壓跟隨CE電壓的躍變，有效像素電壓(Vmirror-Vce)總是保持正確。但要指出，像素電晶體必須承受的最大電壓跨度為3×(VT+Vm)。對像素電晶體提供柵壓的行驅動器也是如此。換言之，對列驅動器的電壓要求已有效地降低，但對像素電晶體和行驅動器的電壓要求卻提高了。該方法常用於帶外部驅動器的TFT顯示器，因為列驅動器是最複雜的驅動器IC，所以犧牲對(簡單得多的)行驅動器與像素電晶體的電壓要求來，有利於降低其電壓要求。在LCOS中，所有的驅動器和像素電晶體都用同一技術製作，具有同樣的電壓限制，因而該方法不適用於LCOS。
圖28示出本發明一實施例的先進CE拴牢的情況。CE不僅補償極性轉換，還吸收液晶或其至少一部分的閾電壓VT，該部分可能是25％或以上，較佳為50％或以上，更佳為75％或以上，最佳為80％或以上。吸收一部分液晶閾電壓VT可明顯減小所需電壓，更好地實現切換速度，因為在大多數液晶模式中切換到準確的閾電壓很慢，即光學響應很慢，而切換到低於閾電壓的電壓一般較快。
在圖28的實例中，對電極拴牢在電壓-VT與VT+Vm之間，旨在將LCOS像素電極或鏡電極上的電壓限制於間隔(O，Vm)。
圖28的插圖示出實施增強型CE拴牢的示意線路圖。存貯電容器Cs的一電極接地。設置的緩衝元件適於將存貯電容器Cs上的電壓按命令複製到像素電容器CLC，例如一種與CE電壓拴牢同步地採樣的採樣保持緩衝器。在圖28的插圖示出的線路圖中，像素電路是一簡單的DRAM電路，但其它合適的有像素存儲器的電路諸如像下述的雙DRAM或鬥鏈像素電路，也可配用於該增強型CE拴牢電路。
在選擇了某一行有源矩陣時，就將新的列數據Vd寫到存貯電容器Cs上，並由緩衝元件按命令將該數據值複製到像素鏡。在把列數據複製到像素鏡上的同時(或稍後)，將互補數據Vm-Vd存入存儲器Cs。每當出現CE拴牢，就把存儲器中的該電壓複製到鏡。在負幀期間，互補數據被寫到像素鏡，常規數據寫到存儲器，這樣實際的像素電壓(Vmirror-Vce)總是正確，且所有電壓(列驅動器、像素電晶體與行驅動器)都減低。
這樣就減輕了對LCOS像素電極的電壓要求，即允許使用較高電壓的LC材料。
還可以利用電壓過驅動法加快像素響應時間。
先進的CE拴牢法儘可能好地利用可用的CMOS電壓間隔，其範圍為OV～Vmax，Vmax是最大可用電壓，與技術相關，例如Vmax等於3V或5V。原有CMOS電壓間隔通過移到液晶電光特性的調製部分而得到完好的利用(見圖25)。在上例中，它被移到閾電壓與閾電壓與調製電壓之和之間的間隔VT，VT+Vm。若調製電壓小於最大電壓(Vm＜Vmax)，則電壓餘量Vmax-Vm可在間隔VT，VT+Vm的上下對稱地分割，此時可在-VT-(Vmax-Vm)/2與VT+Vm+(Vmax-Vm)/2之間執行CE拴牢法。「晶片上」電壓限於OV與Vmax之間的某一電壓。注意，若Vm＝Vmax，則可得到與以上同樣的結果。
下面舉一實例Vmax＝5V，VT＝2V，Vm＝4V。這表明VT+Vm＝6V，它大於Vmax，故不能實現一般的CE拴牢法。不過Vm＜Vmax，還能實施本發明的先進型CE拴牢法。最大電壓與調製電壓的差值可以但不一定在所需電壓範圍的上下分割，這說明CE拴牢法可在-1.5V與+6.5V之間實施。列驅動器上的電壓為0～5V，而液晶將看到1.5～6.5V的電壓。
要注意，為保持像素的亮度在2個連續幀內不變，要將數據與互補數據置於該像素上(作為對電極開關)。根據調製電壓與選用的被切換的兩個對電極電壓，與之對應的電壓之和(V數據+V互補數據)不變。
可以區分兩種配置行一次和幀一次。
普通顯示器更新法為行一次更新法，作逐線更新，同時不照射AM。所有的線被寫後，所有像素電極都接受該合適的電壓，而各像素的LC達到穩態，光源再次變激活。稍後，光源再次去激活，對電極極性切換，顯示再被逐線寫，此時數據對應於新的對電極極性。至少在顯示器中寫數據的時間不能被用來照射顯示器，這僅適用於佔空因數小而且配用小佔空因數脈衝光源的3閥系統。若組合了對電極切換或拴牢法，則行一次法不與滾動色彩一起工作。
在幀一次法中，最大佔空因數可供光源使用。這隻有在像素電壓的絕對值在任一時刻(而且包含在對電極剛切換後)都等於期望的RMS電壓才能實現。因該對電極為所有像素共用，故要用幀一次法。幀一次法意味著各像素裡有一存儲器元件。最小存儲器元件功能是「寫」(把模擬數據寫到像素存儲器元件，而像素電極的電壓保持不變)和「傳遞」(模擬數據從存儲器元件傳到像素電極；該功能通常但不一定損壞存儲器單元裡的數據)。
在滾動色彩結合對電極切換的情況下，全屏像素電極出現信息更新，但對每一線而言，在寫新的色彩必須這麼做。
對於3閥光學系統，在「寫」步驟期間寫新數據時，保持像素電極上的信息(圖10)。在寫底線時，對電極切換極性，而所有像素電極接收(通過「傳遞」步驟T)其新的電壓。這樣，圖10的時序圖只對一行的所有像素有效。
對配備脈衝光源的1閥光學系統，在「寫」步驟期間在存儲器元件裡寫新數據時(預期是新色彩與新的對電極極性)，保持像素電極上的信息(圖11)。在寫底線時，光源激活而且對電極改變極性，同時所有的像素電極達到它們新的電壓(通過「傳遞」步驟)。只是在此之後，當每一像素LC達到其最終值時，有新色彩的光源才被激活，因而圖11的時序圖僅對一行的所有像素生效。圖11中，對電極的極性在每一子幀後變化，但也可例如在每一幀後變化，或在每兩個子幀後變化。
對於有滾動色彩的1閥光學系統，3條水平色帶在顯示屏上自上而下(或反之)移動。當某一色帶剛剛完全通過某一行時，該行的像素電極電壓就採納在此期間寫入的該新色彩的電壓。這是適用「寫+傳遞」步驟實現的。稍後，運用「寫」步驟將互補數據寫入這些像素的存儲單元中(圖12)。對電極切換在任一瞬間發生，只要兩個「傳遞」步驟相互不緊跟，即要求「寫」步驟在「傳遞」步驟之前。這表明對電極能在每個子幀最多可切換一次(圖12所示)。也可以每一子幀不到一次，如每幀一次。
本發明第一實施例的像素結構示於圖13，它包括三隻串接的獨立驅動的開關元件，即電晶體M1～M3，並應用對電極切換技術。對電極切換的主要優點是降低了加工成本低的電壓範圍可使用便宜的IC工藝。該電路克服了應用於基本的單像素單存貯結構的對電極切換的一大缺點，即可使照射佔空因數最大，從而改善了顯示系統的整個光通過量。而且，元件數也少，可在小的像素麵積裡形成控制電路，即像素麵積小於15×15＝225微米2，更佳為等於或小於12×12＝144微米2，最佳等於或小於7×7＝49微米2。存儲器元件有兩隻，即存貯電容器Cs1與Cs2。存貯電容器Cs1的第一電極接在第一和第二開關元件M1與M2之間，其第二電板接固定電壓電平，例如接地。存貯電容器Cs2懸置，它施加一額外的掩膜或步驟作IC處理(APA注入或雙聚工藝)。其第一電極接在第二和第三開關元件M2和M3之間，第二電極接第二開關元件M2的驅動電極。存貯電容器Cs2在一幀內保持圖像數據，而另一存貯電容器Cs1被下一幀數據更新。對電極切換後，新的圖像數據從Cs1沿電荷傳遞通路傳到Cs2。該電路的一個特徵在於可構成一「模擬移位寄存器」信號從Cs1傳到Cs2而不損失信號幅度。沿電荷傳遞通路的無損失信號傳遞，要再用兩隻電晶體，使有源矩陣的驅動有些複雜化未示出時序電路要再提供每行兩個信號(fi2與fi3)。
下面描述在受控於圖13所示像素結構的LCOS像素內顯示數據時執行的操作順序。圖14示出模擬的電荷傳遞(該例不切換對電極)。下面的所有驅動信號均由時序電路(未示出)提供。
在「寫」步驟中，數據電壓從列C01傳到第一存儲器元件，即存貯電容器Cs1，這要求通過選通信號「行」激活第一開關元件，即電晶體M1。該操作相當於存貯下一幀內容。
接著是「傳遞」步驟。首先在C1激活另一開關元件即電晶體M3，為實際的無損失傳遞作準備。此時，第二開關元件電晶體M2的柵壓為低電位，如OV。存貯電容器Cs2在其兩端跌落的電壓由V復位決定。存貯電容器Cs2一被電晶體M3復位(在t2，M3的柵極回到地電位)，即在t3激活另一開關元件即電晶體M2，在該開關元件切斷前，讓Cs2像電晶體M2一樣多地放電。在t3接通M2時，fi2變高到例如VDD，而V鏡因Cs2上的電荷而立即跟上，該鏡電壓在短時間內(～20ns)最大達到例如8V；延長V(fi2)上勤務員時間可減小該峰值的高度在圖14實例中定為1ns，上升時間為10ns的其它實例中，峰值電壓剛超過6.5V，這是因為對Cs2給出了放電時間，而M2的柵壓仍在升高。
從圖14曲線的20與21部分可以看出，Cs2上的部分電荷沿電荷傳遞通路流向Cs1。Cs1上的電壓不能超過fi2-Vth，假定對正電荷傳向Cs1滿足了所有的條件。在t4切斷電晶體M2，使鏡電壓V鏡變為先前存貯在存貯電容器Cs1上的電壓。此時因先前寫在存貯電容器Cs1上的值現在已置於像素電極上，故執行「傳遞」步驟。
下一步在t5，通過向「行」加一高壓例如VDD，開關元件電晶體M1被激活，數據電壓從列傳到第一存儲器元件即存貯電容器Cs1，因而在該「寫」步驟中存貯了下一幀的數據。在t6，開關元件電晶體M1再次被去激，就能執行上述的「傳遞」步驟。
電路工作可歸納如下存儲器元件即存貯電容器Cs2預置到參考電壓Vref，s2，開關元件M2使存貯電容器Cs2對另一存儲器元件即存貯電容器Cs1充電，充電量準確地限於Vref，s2-V數據，於是Cs2兩端的電壓為Vref，s預置-(Vref，s2-V數據)到Cs1的量＝V數據。注意，V數據等於LC驅動電壓的調製部分。閾電壓部分Vthlc通過對電極切換得到。
應結合電壓電平V行、fi2、fi3與V復位正確地選擇存貯電容器Cs1與Cs2的相對大小。為示明工作極限，圖15示出了Cs1兩端與Cs2兩端的電壓間的關係。要注意三個工作區「鏡」節點上M2端接襯底二極體箝位區、數據電壓放大(Cs2+CLC)/Cs1倍的第二線性區和M2從不進入導通的第三飽和區。
較佳地，像素電極(鏡)一側電晶體M2的端接二極體禁止負電壓。例如當Cs1與Cs2相比為很大而且Cs1為低電位時，V鏡可變負接通M2會使Cs2完全班電到低電壓電平。若沒有端接二極體，則斷開Cs2可將鏡電壓「推」到零伏以下。較佳地，Cs1與Cs2的值一樣，而CLC比Cs2小得多。
線性區的特徵是將V數據放大(Cs2+CLC)/Cs1倍。
在電荷傳遞到零偏出Cs2與CLC的有限比值造成的誤差電壓之前，作對電極切換。此外，這樣還消除了對存貯電容Cs2與像素CLC準確比值的相依性。然而，一旦切換了對電極，必須仍能對電晶體M3復位Cs2V數據，max+Vpp，counter-electrode×CLC/(CLC+Cs2)≤fi3-Vth。換言之，fi3必須大得足以在對電極切換後使Cs2復位。
本發明另一實施例示於圖16，該電路對每一像素配備了第二隻即「影子」存儲器元件，即存貯下一幀例如相反電氣極性電壓的存貯電容器，還設置了第二條即影子電荷傳遞通路。當「影子」存儲器元件更新時，「激活」存儲器元件就驅動整個像素矩陣。與對電極電壓一起，接像素陣列(AM)的激活存儲器元件在液晶兩端形成單極性電場圖案。兩電極(對電極與像素電極)形成電容器CLC；電容與LC層有關，該電容器通常為非線性。將對電極切換至另一電壓，使電場變化，而切換到合適的電壓甚至能使電場改變極性。切換對電極電壓旨在在LC兩端形成交變的電場。電場圖案被改變，得到的圖像就不再正確，因此該影子存儲器元件存貯了在切換對電極電壓之後獲取正確的電場(相反的電氣極性)所需的電壓。實際上對電極切換可明顯減小所需的像素電極電壓範圍。影子存儲器元件避免了在對電極切換後掃描整個AM，因此可在較短的時窗內作切換。影子存儲器元件使像素電壓正確的時窗變得最大，或者說得出最大的照射佔空因數。
雖然示出了每一像素兩個存儲器元件和每一像素兩條電荷傳遞通路，但本發明並不受此限制。開關元件即電晶體SA、SB、MA、MB可以是n型或p型，但n型通常有較高的遷移率參數，因而更快速而予以優選。懸置的p型的優點在於體效應最小，不過單電晶體開關電路總要失去一個閾電壓Vt，而且列電壓幅度總是限於最大柵壓減Vt。存儲器元件即存貯電容器Csta、Cstb可以不懸置，這樣就簡化了對IC工藝的要求或降低其成本(如不要求雙聚工藝)。
分別加在兩隻開關元件即電晶體MA與MB柵極的讀A與讀B信號，基本上相互相反，它們連接帶存貯電容器Csta與Cstb的匝上的像素電極。兩串接的存貯電容器形成雙存儲器元件結構，稱為雙DRAM或D2RAM。DRAM_a是存貯一幀(如一個極性)的電壓電平的存貯器元件，DRAM_b是用下一幀或子幀(如反極性或另一色彩)電壓數據更新的存儲器元件。實際上這兩個信號讀A與讀B不可同時激活成消除兩DRAM之間的不希望的電荷傳遞。
當讀A信號為高即激活時，存儲器元件DRAM_a就驅動像素矩陣(存貯電容器Csta的數據置於相應的像素元件CLC上)，禁止更新存貯電容器Csta(行A信號不激活)。在存儲器元件DRAM_a驅動相應像素元件CLC時，則DRAM_b矩陣的內容被更新。
在「寫+傳遞」步驟中，讀A為高即激活，讀B為低即不激活，行B也為低即不激活。讀A高即激活，直到Csta達到期望的電壓。或讀A為高即激活，讀B為低即不激活，行B也為低即不激活。讀A高即激活，直到Csta達到期望的電壓。
在「寫」步驟中，若讀A為高即激活，則行B進入高即激活態，直到Cstb達到由數據線列上的數據值給出的期望電壓。若讀B為高即激活，則行A進入高即激活態，直到Csta達到由數據線列上的數據值給出的期望電壓。
在後一「傳遞」步驟中，若讀B為高即激活態，讀A就進入低即不激活。讀B進入高/激活，直到下一「傳遞」或「寫+傳遞」步驟中。若讀A為高即激活態，讀B就進入低即不激活，讀A進入高/激活，直到下一「傳遞」或「寫+傳遞」步驟。
圖16的電路只需要4隻電壓開關元件即電晶體SA、MA、SB、MB和2隻低壓存儲器元件即存貯電容器Csta、Cstb。存貯電容器Csta、Cstb可構成為柵電容器，這些電容器的電容密度比雙聚的中高壓存貯電容器更高。運用兩隻串接電晶體，呈現與典型的DRAM結構同樣的體效應，因為數據電壓決不超過Vmax(柵)-Vt。像素開關可用CMOS開關構成，但這會使電晶體數量加倍，還要求有偏置阱及其消除區，這種方法的成本比面積加倍還高。
理想的雙平行電路驅動/底下像素矩陣，可提供更多的平行度，該想法受到靜態AM或純數字AM的關注如用於驅動鐵電液晶(FLC)。
只要更新速度足夠高，不同的單面板色彩方案與對電極切換的組合可以配用於上述若干AM實施例。更新速度的提高程度取決於緩解色分裂效應所需的最小速度和使用的色彩方案，最小的提高伴隨著幀連續色彩方案。
運用典型的DRAM狀AM，帶幀連續色彩的光輸出被面板照明的佔空因數減少，在濾色器中被減少到＞60％的白光損失。然而，上述描述為D2RAM結構的本發明若干實施例卻允許對所有的像素電壓作準同時更新，這表明幀連續色彩方案的佔空因數極接近100％。幀速率要求至少是三重面板裝置的三倍。為減少色分裂人為現象，希望速率較高。
滾動色彩(色輪)與旋轉稜鏡方案(從Philips可知)對經典的DRAM幀連續方案作了改進，因為光通過量較大。色輪可以避免60％損失的色恢復技術組合使用，旋轉稜鏡不用濾色器而用「色分離器」，故很少或不浪費光功率。
應用對電極轉換要求兩個DRAM都被更新，這樣可在任何時刻作對電極轉換，但這要求幀速率加倍或是必須預見到雙列像素布設，或是列驅動器有兩倍的平行度。
根據另一實施例，它是圖16電路的修正電路，數據與互補數據被同時存貯在存儲器元件即存貯電容器C1與C2上。對應於該實施例的圖示電路示於圖17，該例讓多個行信號減為每行一個，其優點是對某些控制方案如對帶對電極切換的滾動色彩而言，順序「寫+傳遞」後接「寫」被一個瞬時動作取代了，更具體地說，開關元件M1與M3同時斷開，而且開關元件M2斷開而開關元件M4閉合或者與之相反。於是「傳遞」動作如下若M2斷開，則M2閉合，之後M4斷開；若M4斷開，則M4閉合，之後M2斷開。2個動作(「寫」+「傳遞」後接「寫」)被1個動作取代對列驅動器設計有重大影響。由於數據與互補數據總是同時置於存儲器元件即存貯電容器上，所以通過使用同樣複雜程度的差分模擬電路(運算放大器)，可將列驅動器中的數據流(帶寬)比普通方法減少一半。
根據又一實施例，可用類似方法修改圖13的電路，結果示於圖18。此時，同樣將數據與互補數據同時分別置於存儲器元件即存貯電容器C5、C6上。該例的優點在於，對於某些控制方案，例如帶對電極切換的滾動色彩，列驅動器兩次激活的順序「寫+傳遞」後接「寫」，被順序「寫」與「傳遞」取代，於是「寫」步驟包括斷開兩個開關元件即電晶體M9與M10，同時所有其它開關元件(圖中的電晶體)都保持閉合，這樣就把數據分別存貯在存儲器元件即存貯電容器C5與C6上。然後，「傳遞」步驟包括若必須傳遞存貯電容器C5上的數據，就斷開開關元件M11，而開關元件M12保持閉合；若必須傳遞存貯電容器C6上的數據，則斷開M12，M11保持閉合。之後，執行以上對圖13說明的方法。像前一實施例一樣，用1個動作取代2個動作，對列驅動器設計具有同樣的作用。
雙DRAM涉及模擬驅LC像素。眾所周知，在LC像素中，從一個中間灰度轉換到另一灰度極緩慢，而從全白轉換到全黑(和反之)一般較快。因此根據本發明另一實施例，對以上任一電路應用帶脈寬調製(PWM)的二進位尋址法(黑/白)來提供灰度，由此提供優化的像素響應速度。
使用脈寬調製的優點在於便於選擇LC材料與模式只需黑白行為符合規程。中間行為與此無關，例如在使用PWM時，允許LC像素有滯後。
PWM像素結構的一般原理示於圖19。像素P包括一開關元件諸如開關電晶體T，用於讓列線COL上出現的電荷存貯到存貯電容器Cs上；一PWM電路，用於對存貯在存貯電容器Cs上的電荷作脈寬調製而得到脈衝信號，其脈寬對應於存貯在Cs上的電荷量。該脈衝信號加到LC器件的像素電極。加到像素電極的脈衝越寬，則像素處於第一態例如亮態或暗態的時間就越長，出現更亮或更暗的像素。
圖19的PWM電路包括-比較器，用於比較對應於存貯在存貯電容器Cs上的電子電荷的信號和在外部產生的斜坡信號。只要斜坡信號如斜坡電壓低於對應於存貯電荷的信號如存貯電容器Cs上的電壓，比較器的供電電壓就加到像素電極。一旦斜坡信號超過對應於存貯的電荷，像素電極上的電壓就變為0伏，在像素電極上形成脈衝電壓信號，脈寬與存貯的電荷線性相關。需要的話，改變斜坡電壓形狀可使脈寬與存貯電壓間的關係為非線性。
由於液晶實際上在極端狀態(最大電壓或0伏)之間切換，故其響應時間低於獲取灰度值的模擬電壓調製驅動。
良好的比較器只能用許多電晶體構成。由於像素下面的空間限制，本發明使用了非完美的比較器電路，但結果很實用(信號的PWM)。
在以上表明PWM原理的圖中，為簡化起見，模擬存儲器單元如雙DRAM或鬥鏈單元用簡單的包括一隻電晶體與一隻存貯電容器Cs的DRAM代替。
圖20(a)示出DRAM單元30的實施例，其中形成了PWM電路31的第一實施例。如前所述，DRAM單元30可用任一模擬存儲器單元取代，諸如DDRAM單元或鬥鏈單元。PWM電路31包括開關電路32與波整形電路33。
在圖20(a)的實施例中，開關電路32包括耦接在源V2提供的傾斜低電壓與源V1提供的恆定供電電壓之間的電阻負載倒相器，它包括由電晶體M9或耗盡負載構成的上拉電阻器和下拉串耦電壓的開關電晶體M12。
波整形電路33包括改善輸出信號的互補倒相器，它包括串耦在地與供電電壓V1之間的一隻NMOS電晶體M13和一隻PMOS電晶體M10，二者的柵極相互耦接。
電路功能如下，電荷存貯在存貯電容器C1上，對應於該電荷的電壓與傾斜電壓V2作比較，V2加在開關電路32的電阻負載倒相器的低壓連接線。只要C1上的電壓超過電阻負載倒相器低壓接線的傾斜電壓V2與電晶體M12的閾電壓之和，電晶體M12就導通，而且在電晶體M10與M13的柵極間節點電壓具有第一「高」電平，它幾乎等於供電電壓V1。一旦傾斜電壓V2與電晶體M12的閾電壓之和超過對應於存貯在電容器C1上的電荷的電壓，電晶體M12就切斷而不再導通。電晶體M10與M13的柵極之間的節點電壓具有幾乎為零的第二「低」電平。
若電晶體M10與M13的柵極之間的節點電壓具有第一「高」電平，則NMOS電晶體M13處於「通」態，而PMOS電晶體M10為「斷」態，負載電容器C2對地放電。若電晶體M10與M13的柵極之間的節點電壓具有第二「低」電平，則PMOS電晶體M10為「通」態，NMOS電晶體M13為「斷」態，像素元件的LC電容器C2充電到供電電平V1。
以上情況表明，像素電容被清潔的脈衝波驅動，該脈衝波在第一與第二穩定態之間切換，例如該兩穩定態分別具有零電平與V1。脈寬取決於存貯在電容器C1上的電荷量。
圖20(a)電路的模擬結果示於圖20(b)，該圖包括三部分上部為施加的信號，中間是電阻負載倒相器對不同輸入數據信號的輸出，下部是像素電極電壓，即互補倒相器對不同數據信號的輸出。施加的信號包括斜坡信號V2，線路選擇信號V3與視頻數據(模擬列數據)V4。曲線圖上部左框裡的視頻數據包括多個0.5～3.5伏的數據信號，步進為0.5伏。在第二框內，數據信號總是0.5伏。線路選擇信號V3為5伏高，斜坡信號V2為-0.5～2伏。可以看出，例如對於2伏的輸入數據信號V4，在圖20(b)中用*號指示對應於該信號的曲線，電阻負載倒相器32的輸出並非良好的脈衝，但互補倒相器的輸出已接近真正的脈衝。
圖21(a)示出DRAM單元30的實施例，其中構成了PWM電路34的第二實施例。如前所述，DRAM單元30可用任一模擬存儲器單元諸如DDRAM或鬥鏈單元取代。PWM電路34包括開關電路35和波整形電路33。
波整形電路33已對圖20(a)作了說明。
在圖21(a)的實施例中，開關電路35包括耦接在地與斜供電電壓V2之間的互補倒相器，它包括串耦在地與供電電壓V2之間的NMPS電晶體M12與PMOS電晶體M14，因而二者的柵極一起接到存貯電容器C1的電板之一。
電路作用如下。電荷存貯在存貯電容器C1上，對應於該電荷的電壓與斜電壓V2作比較，該V2加在開關電路35的互補倒相器的低壓連接線上。只要存貯電容器C1上的電壓超過斜電壓V2，電晶體M14就導通，電流導入地，電晶體M10與M13的柵極的節點電壓為第一「高」電平，幾乎等於V2，一旦斜電壓V2超過對應於存貯在電容器C1上的電荷的電壓，電晶體M14被切斷而不再導通。電晶體M10與M13的柵極間的節點電壓具有第二「低」電平，基本上為零。
若電晶體M10與M13的柵極間的節點電壓具有電壓「高」電平，則NMOS電晶體M13為「通」態，PMOS電晶體M10為「斷」態，負載電容器C2對地放電。若電晶體M10與M13的柵極間的節點電壓具有第二「低」電平，則PMOS電晶體M10為「通」態，NMOS電晶體M13為「斷」態，像素元件的LC電容器C2充電到供電電平V1。
以上表明，像素電容受清潔的脈衝波驅動，該脈衝波在第一與第二穩定態如電平為零與V1之間切換，脈寬取決於存貯在存貯電容器C1上的電荷量。
圖21(a)電路的模擬結果示於圖21(b)。該圖包括三部分上部為施加的信號，中間是電阻負載倒相器對不同輸入數據信號的輸出，下部為像素電極電壓，即互補倒相器對不同數據信號的輸出。施加的信號包括斜坡信號V2、線路選擇信號V3和視頻數據(模擬列數據)V4。圖上部左框裡的視頻數據包括多個0.8～2伏的數據信號，步進為0.3伏。第二框中，數據信號總為0.8伏。線路信號V3為5伏高，但也可更低。斜坡信號V2為1.5～3.5伏。可以看出，例如對1.4伏的輸入數據信號V4，對應於該信號的曲線在圖21(b)中用*號指示，電阻負載倒相器35的輸出不是良好的脈衝，但互補倒相器的輸出幾乎完美地接近真正的脈衝。
圖22(a)示出DRAM單元30的實施例，其中構成了PWM電路36的第三實施例。如前所述，DRAM單元30可用任一模擬存儲器單元例如DDRAM或鬥鏈單元取代。PWM電路36包括分流電阻器R1與波整形電路33。波整形電路33已對圖20(a)作了說明。
電路功能如下。輸入信號存貯在電容器C1上並通過極高電阻器R1接地，從而形成RC電路。電容器C1將對地放電，時間常數取決於電阻器R1的電阻值與存貯電容器C1的電容值。只要對應於存貯在C1上的電荷的電壓足夠高，電晶體M12就導通，電容器C2對地放電。當C1上的電荷衰減得足夠多，即對應於C1上剩餘電荷的電壓跌到某一值以下時，電晶體M12被切斷，電晶體M14接「通」，像素元件的LC電容器C2充電到高壓電平V1。
上述情況表明，像素電容被脈衝波驅動，該脈衝波在例如電平為零與V1的第一與第二穩定態之間切換，脈寬取決於存貯在存貯電容器C1上的電荷量和C1的放電時間常數。
要得到充分的脈寬，就需要足夠高的電阻值，如對於360Hz的幀速率，它應用於略小於3ms的幀時間，電路的RC常數應為3ms量級。若Cs為20fF量級，則R為10″歐姆量級。該電路因無需提供斜坡信號，極令人關注。該電阻器可用帶低佔空因數的脈衝柵極信號的電晶體模擬。
圖22(a)電路的模擬結果示於圖22(b)。該圖包括三部分上部為施加的信號，中間是存貯電容器C1對不同輸入數據信號的電壓，下部為像素電極電壓，即互補倒相器對不同數據信號的輸出。施加的信號包括線選信號V3和視頻數據(模擬列數據)V4。圖上部左框裡的視頻數據V4包括多個2.3～3.5伏的數據信號，步進為0.3伏。在第二框內，數據信號總為2.3伏。線選信號V3為5伏高。可以看出，例如對於2.9伏的輸入數據信號V4，對應於該信號的曲線在圖22(b)中用*號指示，互補倒相器33的輸出近似為脈衝信號。若互補倒相器33後接第二倒相器(未圖示)，則輸出信號的脈衝陡度更佳。
圖23示出本發明另一實施例，包括在其內構成PWM電路38第三實施例的DRAM單元30。如前所述，DRAM單元30可用任一存儲器單元諸如DDRAM或鬥鏈單元取代。PWM電路38包括已對圖20說明的波整形電路33。圖23的實施例與圖22的實施例相近，但電阻器37被電流鏡39取代。該電流鏡包括第一電晶體M17、第二電晶體M18和電流源I1，M17在像素內，M18與I1為顯示器多個像素共用。
電路功能如下。電晶體M18與M17用作電流鏡。整個陣列或一部分陣列(如單一行或列或者一組行或列)共用的電流源I1把固定電流引入電晶體M18。由於M17的柵-源電壓與M18相同，故流過M17的電流正比於流過M18的電流，因而正比於電流源I1提供的電流，比例係數為電晶體M17的溝道寬長比與電晶體M18的溝道寬長比。若M17的溝道寬長比比M18小得多，則M17裡引入極小的電流。電晶體M18包含在每一像素中，或者為若干像素、一行或一列像素或甚至整個陣列共用。在除了第一種情況的所有情況下，M18並不佔用每一像素內大部分有限的矽面積。
引入M17的小電流使電容器C1以恆定速率放電。只要對應於存貯在C1上的電荷的電壓足夠高，電晶體M12就導通，而電容器C2對地放電。當C1上的電荷足夠衰減，即對應於C1上剩餘電荷的電壓跌到低於一定值時，電晶體M12斷開，電晶體M14接「通」，像素元件的LC電容器C2充電到高壓電平V1。
上述情況表明，像素電容C2被脈衝波驅動，該脈衝波在電平為零與V1的第一與第二穩定態之間切換，脈寬取決於起初存貯在存貯電容器C1上的電荷量、電流源I1引入的電流值及電晶體M17與M18的溝道寬長比之比。
運用前一實施例，若互補倒相器33後接第二倒相器(未圖示)，輸出信號的脈衝陡度更佳。
根據另一實施例，可在任一倒相器結構中設置限流電晶體M20～M22。圖24示出了這種情況，一種這樣的倒相器結構伴有限電晶體M21、M22。圖中的倒相器結構用作比較器，但限流電晶體也可用于波整形電路。限流電晶體M21、M22要用選通信號V8與V9驅動。
該電路的功能如下在電容器C3上存貯了一模擬電壓。這在圖24中被示為固定電壓源V1，它通過開關元件先接C3，後與C3斷開。含M12與M14的倒相器用作比較器，對C3存貯的電壓與倒相器處身的交變電壓作比較。由於倒相器供電電壓是斜坡信號V5，故該交變電壓隨時間變化。倒相器輸出是脈衝信號，在倒相器交變電壓低於在貯在存貯電容器C3上的電壓時為低，而在該交變電壓超過存貯在C3上的電壓時為高，與圖21(a)的PWM實施例中的比較器完全一樣。這種比較器的功耗極高，因為倒相器工作幾乎一直接近其電流最大的交變點。為限制功耗，加了兩隻用作開關的限流電晶體M21與M22，它們在大部分時間被切斷，由小佔因數的選通脈衝定期地同時激活。兩限流電晶體M21、M22每次導通時，倒相器作為比較器，將其交變電壓與存貯電容器C3的電壓作比較，倒相器輸出相應地變化。該輸出例如可用作作為波整形電路的第二倒相器的輸入(圖24未示出)。限流電晶體M21、M22每次斷開，倒相器不工作，但存貯在像素電容器C2上的輸出電壓保持不變。而且，只要M21、M22斷開，就沒有電流流過倒相器，這就限制了該倒相器電路的功耗。
限流電晶體M21、M22還可配用於作為波整形電路的倒相器，此時輸入電壓是比較器的輸出，輸出電壓接像素電容，而且倒相器供電電壓不變。
圖24所示有限流電晶體M21、M22的電路，其優點是大大減小了電流耗用。
本發明的一個創新方面是PWM電路所需的電晶體數量少不到10隻。為將PWM電路置於每一像素下面有限的空間裡，這一點很重要。
本發明已參照若干較佳實施例作了圖示與描述，但本領域的技術人員應明白，可在形式和細節上作出各種變化或修正而不違背本發明的範圍與精神。
權利要求
1.一種像素陣列，其特徵在於，各像素包括像素元件，各像素元件包括逐一控制像素元件的第一像素電極，以及第二像素電極，第二像素電極聯接陣列中幾乎所有的像素元件並接公共對電極，第一與第二像素電極形成第一電容器，像素元件有一閾電壓和一調製電壓，像素更新電路，用於將與像素數據值相關的電荷從像素數據輸入端經電荷傳遞通路傳到第一像素電極，耦接像素數據輸入端的第一存儲器元件，用於存貯與像素數據值相關的電荷，位於第一存儲器元件與第一像素電極之間的第一開關元件，用於控制從第一存儲器元件通過電荷傳遞通路到第一像素電極的電荷傳遞，其中第一開關元件與第一存儲器元件協同將與像素數據值相關的電荷沿電荷傳遞通路無源地傳到第一電容器，而且陣列還包括對共用對電極施加動態變化電壓裝置，該動態變化的電壓在第一與第二驅動值之間變化，使像素數據值是一介於零伏與數據電壓值的信號，該數據電壓值不小於調製電壓，但小於任一像素元件的調製電壓與閾電壓之和。
2.如權利要求1的陣列，其中第一驅動值為像素元件閾電壓的負值，第二驅動值為像素元件的閾電壓與調製電壓之和。
3.前述任一權利要求的陣列，其特徵在於，第一存儲器元件具有第一與第二電極，第一電極接像素數據輸入端，第二電極接地。
4.前述任一權利要求的陣列，其中各像素還包括把與像素數據值相關的存貯電荷量轉換為脈衝的轉換裝置，脈寬用於控制像素元件且對應於存貯的電荷量。
5.如權利要求4的陣列，其中轉換裝置包括一比較器。
6.如權利要求5的陣列，其中比較器包括開關電路與波整形電路。
7.如權利要求6的陣列，其中開關電路包括一電阻負載倒相器。
8.如權利要求7的陣列，其中電阻負載倒相器具有分別接低供電電壓與高供電電壓的第一與第二供電連接線，任一第一或第二供電連接線都接斜電壓源。
9.如權利要求6～8的陣列，其中波整形電路包括至少一個互補倒相器。
10.如權利要求5的陣列，其中比較器包括分流電阻裝置與倒相器。
11.如權利要求10的陣列，其中分流電阻裝置是一電阻器。
12.如權利要求10的陣列，其中分流電阻裝置是一低佔空因數比脈衝柵極信號的電晶體。
13.如權利要求10的陣列，其中分流電阻裝置包括一電流鏡。
14.如權利要求5～14之一的陣列，其中比較器包括至少一個限流電晶體。
15.如權利要求4～14之一的陣列，其中轉換裝置包括的電晶體不到10隻，較佳不到8隻，更佳不到5隻。
16.前述任一權利要求的陣列，其中與像素數據值相關的電荷存入第一存儲器元件時，在第一存儲器元件兩端產生一數據電壓，而無源電荷傳遞對第一像素電極施加幾乎與數據電壓一樣的電壓。
17.前述任一權利要求的陣列，其特徵在於像素更新電路還包括鏡像電路，用於將存貯在第一存儲器元件上的像素數據值無損地映射到像素元件的第一像素電極。
18.如權利要求17的陣列，其中鏡像電路包括具有第一與第二數據電極和控制電極的第一開關元件，所述第一開關元件的第一數據電極接第一存儲器元件的一電極，其第二數據電極接第一像素電極，存貯數據值的第二存儲器元件，所述第二存儲器元件具有第一與第二電極，其第一電極接第一開關元件的第二數據電極，第二電極接第一開關元件的控制電極，和復位裝置，用於使存入第二存儲器元件的數據值復位。
19.前述任一權利要求的陣列，其特徵在於還包括位於第一存儲器元件與數據線之間提供像素數據值的第二開關元件。
20.前述任一權利要求的陣列，其中像素元件包括液晶。
21.如權利要求20的陣列，其中像素元件包括LCOS元件。
22.前述任一權利要求的陣列，其中第一存儲器元件是存貯電容器。
23.如權利要求18或基於權利要求18的任一權利要求的陣列，其中第二存儲器元件是存貯電容器。
24.前述任一權利要求的陣列，其中第一開關元件是電晶體。
25.如權利要求19～24之一的陣列，其中第二開關元件是電晶體。
26.前述任一權利要求的陣列，其中陣列為有源矩陣。
27.一種更新像素陣列的像素值的方法，各像素包括逐一控制像素元件的第一像素電極以及第二像素電極的像素元件，陣列中幾乎所有像素元件的第二電極都接一共用對電極，像素元件有一閾電壓與一調製電壓，其特徵在於，所述方法包括把與像素數據相關的電荷無源地傳到第一像素電極並對共用對電極加一動態變化的電壓，該動態變化電壓在第一與第二驅動值之間變化，使像素數據是一介於零伏與數據電壓值之間的信號，該數據電壓值不小於調製電壓，但小於任一像素元件的調製電壓與閾電壓之和。
28.如權利要求27的方法，其中第一驅動值為像素元件閾電壓的負值，第二驅動值為像素元件的閾電壓與調製電壓之和。
29.如權利要求27或28的方法，其特徵在於還包括存貯與像素數據相關的電荷並將存貯的電荷轉換為脈衝，其脈寬用於控制像素元件且對應於存貯的電荷量。
30.如權利要求27～29之一的方法，其中無源地傳遞像素數據的步驟包括將來自第一存儲器元件的數據無損地映射到像素元件的第一像素電極。
31.如權利要求27～29之一的方法，其中無源地傳遞像素數據的步驟包括通過多個相互獨自受驅動的開關元件中的一個開關元件傳遞一組存儲器元件中任一個的數據。
全文摘要
本發明提出一像素陣列，各像素包括像素元件、像素更新電路、第一存儲器元件與第一開關元件。各像素元件包括逐一控制像素元件的第一像素電極和第二像素電極，第二像素電極聯接陣列中幾乎所有像素元件並接共用對電極。第一與第二像素電極構成第一電容器。像素元件具有閾電壓與調製電壓。像素更新電路用於將與像素數據值相關的電荷從像素數據輸入端經電荷傳遞通路傳到第一像素電極。第一存儲器元件耦接像素數據輸入端以存貯與像素數據值相關的電荷。第一開關元件位於第一存儲器元件與第一像素電極之間，用於控制從第一存儲器元件經電荷傳遞通路到第一像素電極的電荷傳遞。根據本發明，第一開關元件與第一存儲器元件協同將與像素數據值相關的電荷沿電荷傳遞通路無源地傳到第一電容器。根據本發明，該陣列還包括對共用對電極加動態變化電壓的裝置，該動態變化電壓在第一與第二驅動值之間變化，使像素數據值是一介於零伏與數據電壓值的信號，數據電壓值不小於調製電壓，但小於任一像素元件的調製電壓與閾電壓之和。本發明還提出了更新像素陣列的像素值的方法。
文檔編號G09G3/36GK1698090SQ03819715
公開日2005年11月16日 申請日期2003年6月24日 優先權日2002年6月24日
發明者H·德斯麥特, J·范登斯蒂恩, G·范多西拉爾, A·范卡爾斯特 申請人:吉米迪斯股份有限公司