一種可進行後臺數字校準的流水線式模數轉換器的製作方法
2023-06-04 07:02:51
專利名稱：一種可進行後臺數字校準的流水線式模數轉換器的製作方法
技術領域：
本實用新型涉及流水線式模數轉換器，尤其涉及一種利用一階與三階誤差進行後臺數字校準的流水線式模數轉換器。
背景技術：
流水線式模數轉換器(pipelined analog-to-digital converter，以下簡稱流水線式ADC)是一種常使用於視頻圖像系統、數字用戶迴路、乙太網收發機、或者是無線通訊系統中的重要元件；流水線式模數轉換(A/D conversion，以下簡稱A/D轉換)可以在功率、速度、集成電路晶片面積上取得不錯的平衡點，故可以用來實現取樣頻率在百萬赫茲等級的高精度ADC運算之中。如圖1所示是傳統流水線式ADC結構框圖，模擬信號經過採樣保持電路100之後， 再通過N個級電路模塊200和後級模數轉換電路模塊300進行量化；最後將各級電路模塊 200和後級模數轉換電路模塊300得到的量化值，通過延時及錯位相加模塊400，根據時間延時以及權重進行錯位相加，輸出最終數位訊號Dout。如圖2所示是傳統流水線式ADC中某一個級電路模塊200的單端結構框圖，它由兩相非交疊時鐘控制在相位1內，子採樣保持電路210對輸入信號進行採樣，子模數轉換模塊220對輸入信號進行粗量化得到量化值D ；在相位2內，子數模轉換器230將上述粗量化值D轉換成對應的模擬信號，然後該模擬信號進入減法器240中與經子採樣保持電路210 的輸入信號相減得到量化餘量，該量化餘量經過餘量放大器250的放大，輸出給下一個級電路模塊200。每一個級電路模塊200都這樣進行流水線工作採樣一粗量化一餘量放大 —輸出到下一個級電路模塊200 ；最後一個級電路模塊200的輸出送到後級模數轉換模塊 300中，且每一個級電路模塊200的粗量化值D和後級模數轉換模塊的量化值Db還要輸出給延時及錯位相加模塊400。如圖3所示是實現圖2功能的具體電路，實現採樣輸入信號，粗量化和餘量放大的功能。該電路在兩相非交疊時鐘控制下工作，在相位1內，所有開關Sl導通，所有開關S2 關閉，輸入信號被採樣在第一電容211和第二電容212上，同時比較器221和比較器222對輸入信號進行粗量化，比較器221和比較器222的閾值電壓分別是-Vref/4和+Vref/4，隨著輸入信號的增大粗量化值D依次是_1、0、1 ；在相位2內，所有開關Sl關閉，所有開關S2 導通，第二電容212下底板根據量化值D決定是連到-Vref、0還是+Vref，而第一電容211 作為反饋電容連接到運算放大器251的輸出端。這樣經過兩個相位之後，該電路就實現了級電路模塊200的功能。假設第一電容211和第二電容212完全匹配，開關Sl和開關S2是理想的，並且運算放大器251是理想的(即具有無限大的開環增益和零輸入失調)，那麼根據電荷守恆定律，可以得到輸出電壓為Vq = 2*Vi-D*Vref，理想的餘量傳輸曲線如圖4(a)虛線所示。Db 為該級輸出信號Vo經過之後的所有級電路模塊200和後級模數轉換模塊300得到的量化結果，該結果和本級粗量化值D加權相加後得到級電路模塊200的完整傳輸曲線，假設每一個級電路模塊200和後級模數轉換模塊300都是理想的，那麼該完整傳輸曲線(D+Db)應該是一條斜率固定的直線，如圖4(b)虛線所示。但是在實際情況中，第一電容211和第二電容212是存在失配的，且開關Sl和開關S2存在非線性，並且運算放大器251也不是理想的(即開環增益有限及非線性)，這些非理想因素會導致傳輸曲線的惡化，實際的餘量傳輸曲線和完整傳輸曲線如圖4(a)和圖 4 (b)中的實線所示，該情形將使模數轉換器性能變差。現在針對電容誤差、運算放大器增益誤差和非線性誤差的校準技術，一股的模擬電路比較複雜，而數字算法也比較難以實現。
實用新型內容發明目的為了克服現有技術中存在的不足，本實用新型提供一種模擬電路簡單、 數字算法易於實現的可進行後臺數字校準的流水線式模數轉換器。技術方案為實現上述目的，本實用新型採用的技術方案為一種可進行後臺數字校準的流水線式模數轉換器，包括依次串聯的採樣保持電路、M個可校準級電路模塊、N個級電路模塊和後級模數轉換模塊，其中每一個可校準級電路模塊連接一個與之相對應的數字校準級電路，級電路模塊和後級模數轉換模塊的量化值輸出埠與延時及錯位相加模塊相連接，延時及錯位相加模塊的輸出端反向依次串聯接入數字校準級電路，M、N為自然數。通過採用保持電路可以對輸入的模擬信號進行採樣；通過依次串聯的M個可校準級電路模塊、N個級電路模塊和後級模數轉換模塊，可以對模擬信號進行模數轉換以得到初始量化值，數字校準電路能夠檢測出模擬電路中的誤差，並對初始量化值進行誤差補償，最終能夠得到準確的量化值。所述級電路模塊即為現有技術中的級電路模塊，可校準級電路模塊相比較級電路模塊多了一個偽隨機數發生器和一個用來選擇比較器閾值的多路選擇開關，使得原來固定的轉折電平變成隨機變化的，其結構非常簡單明了，具體來說可校準級電路模塊主要包括一個子採樣保持電路；一個偽隨機數發生器，用來產生偽隨機數；一個多路選擇開關，用來選擇一組轉折電平作為比較器閾值電壓；一個子模數轉換器，由比較器和數字單元構成，用來實現該可校準級電路模塊的模數轉換，其中比較器閾值通過偽隨機數控制多路選擇開關來進行隨機切換；一個子數模轉換器，用來實現該可校準級電路模塊的量化值向模擬域轉換；一個餘量放大電路，由減法器和餘量放大器構成，用來實現該可校準級電路模塊輸入和量化等效模擬的減法並進行倍數放大。在級電路模塊中，各個部分的連接方式如下子採樣保持電路與子模數轉換器並聯接入，子模數轉換器的輸出端接入子數模轉換器的輸入端，子採樣保持電路的輸出端接減法器的正極，子數模轉換器的輸出端接減法器的負極，減法器的輸出端接餘量放大器的輸入端。相比較級電路模塊，在可校準級電路模塊中，偽隨機發生器通過多路選擇開關與子模數轉換器的比較器相連接。[0021]另外，為了減小電路的規模，多個可校準級電路模塊可以共用一個偽隨機數發生器，比如M個可校準級電路模塊共用一個偽隨機數發生器。所述M個數字校準級電路依次反向串聯後形成數字校準電路，其中每一個數字校準級電路包括誤差檢測模塊和誤差校準模塊，其中誤差檢測模塊包括自適應窗口、一階誤差檢測模塊和三階誤差檢測模塊，誤差校準模塊包括一階誤差校準模塊和三階誤差校準模塊。所述自適應窗口可以在校準過程中自動調整，以減小輸入信號對一階誤差檢測模塊工作的影響，穩定一階誤差係數，減小隨機抖動；所述一階誤差檢測模塊通過測量不同完整傳輸曲線的均值差異更新一階誤差係數；所述三階誤差檢測模塊通過測量不同餘量傳輸曲線在轉折電平處跳變值的差異更新三階誤差係數。所述可校準級電路模塊的具體電路包括信號輸入端、運算放大器、第一電容和第二電容，當可校準級電路模塊位於相位1時，第一電容和第二電容均連在信號輸入端和放大器輸入端之間，當可校準級電路模塊位於相位2時，第一電容連在運算放大器輸入端和運算放大器輸出端之間，第二電容連在子數模轉換器輸出端和運算放大器輸入端之間。所述第一電容和第二電容可以相同。所述可進行後臺數字校準的流水線式模數轉換器的工作流程如下輸入信號Vi 逐級通過M個可校準級電路模塊、N個級電路模塊以及後級模數轉換模塊，且在此期間，可校準級電路模塊輸出粗量化值和偽隨機數，級電路模塊輸出粗量化值，後級模數轉換模塊輸出量化值，通過將級電路模塊的粗量化值和後級模數轉換模塊的量化值依權重相加，得到後級量化值Db (M)；後級量化值Db (M)輸入最後一個(也就是第M個)數字校準級電路， 由誤差檢測模塊更新一階與三階誤差係數，同時由誤差校準模塊利用誤差檢測模塊得到的係數進行一階與三階誤差校準，得到新的後級量化值Db (M-I)，再將該後級量化值Db (M-I) 輸出至前一級的數字校準級電路，這樣流水線工作，最終由第一級誤差校準模塊輸出校準之後的輸入信號的量化值Dout。有益效果本實用新型提供的一種可進行後臺數字校準的流水線式模數轉換器， 思路新穎，且模擬電路結構簡單，僅在現有技術結構的基礎上增加了偽隨機數發生器和多路選擇開關，並能夠在工作過程中不影響其他模擬電路的工作；同時，數字電路部分的原理簡單、實現容易，能夠明顯減小流水線式ADC的誤差，提高其線性度，改善其動態性能。
圖1為現有技術中的流水線式ADC的結構框圖；圖2為現有技術中的流水線式ADC的級電路模塊結構框圖；圖3為現有技術中的流水線式ADC的級電路模塊電路圖；圖4(a)為現有技術中的流水線式ADC的級電路模塊餘量傳輸曲線；圖4(b)為現有技術中的流水線式ADC的級電路模塊完整傳輸曲線；圖5為本實用新型中的流水線式ADC的結構框圖；圖6為本實用新型中的流水線式ADC的可校準級電路模塊結構框圖；圖7為本實用新型中的流水線式ADC的可校準級電路模塊電路圖；圖8(a)為本實用新型中的流水線式ADC的可校準級電路模塊餘量傳輸曲線；[0036]圖8(b)為本實用新型中的流水線式ADC的可校準級電路模塊完整傳輸曲線；圖9為本實用新型中的流水線式ADC的數字校準級電路框圖。
具體實施方式
以下結合附圖對本實用新型作更進一步的說明。如圖5所示為一種可進行後臺數字校準的流水線式ADC的結構示意圖，包括依次串聯的採樣保持電路100、M個可校準級電路模塊500、N個級電路模塊200和後級模數轉換模塊300，其中每一個可校準級電路模塊500連接一個與之相對應的數字校準級電路600， 級電路模塊200和後級模數轉換模塊300的量化值輸出埠與延時及錯位相加模塊400相連接，延時及錯位相加模塊400的輸出端反向依次串聯接入數字校準級電路600，M、N為自然數。通過採樣保持電路100對輸入的模擬信號進行採樣，由依次串聯的M個可校準級電路模塊500、N個級電路模塊200和後級模數轉換模塊300進行模數轉換，將通過N個級電路模塊200和後級模數轉換模塊300得到的量化值通過延時及錯位相加模塊400得到後級量化值Db (M)，將此後級量化值Db (M)輸入第M個數字校準級電路模塊600，進行誤差檢測和校準得到新的後級量化值Db (M-I)，然後輸入第M-I個數字校準級電路模塊600，依次倒序進行，最後由第1個數字校準級電路600輸出整個ADC的量化值Dout。所述級電路模塊200的結構如圖2所示，子採樣保持電路210與子模數轉換器220 並聯接入，子模數轉換器220的輸出端接入子數模轉換器230的輸入端，子採樣保持電路 210的輸出端接減法器240的正極，子數模轉換器230的輸出端接減法器240的負極，減法器240的輸出端接餘量放大器250的輸入端；其具體採用的電路如圖3所示。可校準級電路模塊500的結構如圖6所示，其相比較級電路模塊200多了一個偽隨機數發生器560和一個用來選擇比較器閾值的多路選擇開關，這使得原來固定的轉折電平變成隨機變化的，具體來說可校準級電路模塊500主要包括一個子採樣保持電路510 ；一個偽隨機數發生器560，用來產生偽隨機數；一個多路選擇開關，用來選擇一組轉折電平作為比較器閾值電壓；—個子模數轉換器520，由比較器和數字單元構成，用來實現該可校準級電路模塊 500的模數轉換，其中比較器閾值通過偽隨機數控制多路選擇開關來進行隨機切換；一個子數模轉換器530，用來實現該可校準級電路模塊500的量化值向模擬域轉換；一個餘量放大電路，由減法器540和餘量放大器550構成，用來實現該可校準級電路模塊500輸入和量化等效模擬的減法並進行倍數放大。偽隨機發生器560通過多路選擇開關與子模數轉換器520的比較器相連接。可校準級電路模塊500在兩相非交疊時鐘的控制下工作在相位1內，子採樣保持電路510對輸入的模擬信號進行採樣，偽隨機數發生器560產生偽隨機數PN，PN選擇子模數轉換器520 中的一組轉折電平，並且子模數轉換器520根據所選擇的轉折電平對輸入模擬信號進行粗量化得到量化值D ；在相位2內，子數模轉換器530將量化值D轉換成模擬電壓，然後通過減法器540將輸入的模擬信號減去該模擬電壓得到粗量化的餘量，餘量放大器550將該餘量放大一定倍數並輸出。圖7所示為實現可校準級電路模塊500功能的具體電路的單端示意圖，包括轉折電平發生器524、多路選擇開關523、偽隨機數發生器561、比較器521、比較器522、編碼器 525、第一電容511、第二電容512、運算放大器551以及開關Sl和開關S2構成。轉折電平發生器524能夠產生若干組比較器閾值，多路選擇開關523根據偽隨機數發生器561每個周期輸出的偽隨機數PN來選擇一組比較器閾值來進行比較。以兩組轉折電平為例設第一組轉折電平為-Vref/4和+Vref/4，第二組轉折電平為_Vref/4+ Δ V和+Vref/4+ Δ V ( Δ V < Vref/4)，當PN = 0時選擇第一組轉折電平作為兩個比較器的閾值電壓，當PN = 1時選擇第二組轉折電平作為兩個比較器的閾值電壓。圖7所示電路是基於圖6所示的框圖的，其也工作在兩相非交疊時鐘下在相位1 內，開關Sl導通，開關S2斷開，輸入的模擬信號被採樣在第一電容511和第二電容512上， 偽隨機數發生器561產生一個偽隨機數PN，PN從轉折電平發生器5 中選擇一組轉折電平作為比較器閾值，比較器521和比較器522的比較結果通過編碼器525得到粗量化值D，當輸入的模擬信號小於兩個轉折電平時，D = -1，當輸入的模擬信號在兩個轉折電平之間時， D = 0，當輸入的模擬信號大於兩個轉折電平時，D = 1 ；在相位2內，開關Sl斷開，開關S2 導通，第一電容511下底板被連接到運算放大器551的輸出端作為反饋電容，第二電容512 下底板連接到參考電平上，當D = -1時，參考電平為-Vref，當D = 0時，參考電平為0(即地)，當D = 1時，參考電平為+Vref，這樣運算放大器551和第一電容511、第二電容512組成的環路就實現了餘量放大的功能。根據電荷守恆定律，圖7所示電路可以得到如圖8 (a)虛線所示的PN = 0和PN = 1的兩條餘量傳輸曲線，將粗量化值D和餘量的量化值Db依權重相加，可以得到如圖8(b) 虛線所示的完整的傳輸曲線。考慮到模擬電路中的非理想因素，例如電容失配、開關的非線性、放大器的有限增益和放大器的非線性等等，會造成傳輸曲線的非理想化，因而將該非理想型等效成一階和三階誤差(由於實際電路中採用雙端差分結構，二階誤差可以忽略不計)，非理想的餘量傳輸曲線和完整的傳輸曲線如圖8(a)和圖8(b)中實線所示，由圖示可以看出，誤差導致傳輸曲線的斜率變小、轉折電平處出現「跳變」和非線性，數字校準級電路 600就是為了檢測並且校準上述一階和三階誤差。如圖8(a)所示，一階誤差導致級電路模塊的傳輸曲線的斜率小於理想值，後級量化值Db是輸出模擬電壓的量化值，因此Db的斜率也變小，這樣加上粗量化值D (1. 5bit級的值為_1，0，1)，如圖8(b)所示的完整的傳輸曲線D+Db斜率也變小，同時在轉折電壓處會出現「跳變」。如圖8 (b)所示，由於偽隨機數PN隨機選擇兩組轉折電平，PN = 0和PN = 1 這兩條完整傳輸曲線的「跳變點」不同，如果偽隨機數和信號無關，該特點會使得這兩條完整傳輸曲線的平均值有差異，PN = 0(轉折電平為-Vref/4和+Vref/4)的完整傳輸曲線的平均值大於PN= 1(轉折電平為-Vref/4+AA^n+Vref/4+AV)完整傳輸曲線的平均值，這個差異就是之後檢測一階誤差的依據。如圖8(a)所示，三階誤差導致級電路模塊的傳輸曲線向Vi軸「彎曲」，d0和dl分別是PN = 0和PN= i兩條餘量傳輸曲線在轉折電平處(此處只考慮右半平面，實際應用中可以取兩邊的平均值)的跳變值，PN = 0的餘量傳輸曲線在轉折電平處的跳變兩端是關於Vi軸對稱的，根據函數的基本性質，因此此處的d0要大於dl，這個差異是之後檢測三階誤差的依據。所述M個數字校準級電路600依次反向串聯後形成數字校準電路，如圖9所示，每一個數字校準級電路600包括誤差檢測模塊610和誤差校準模塊620兩部分，其中誤差檢測模塊610包括自適應窗口 611、一階誤差檢測模塊612和三階誤差檢測模塊613，誤差校準模塊620包括一階誤差校準模塊622和三階誤差校準模塊621。所述自適應窗口 611可以在校準過程中自動調整，以減小輸入信號對一階誤差檢測模塊612工作的影響，穩定一階誤差係數，減小隨機抖動；所述一階誤差檢測模塊612通過測量不同完整傳輸曲線的均值差異更新一階誤差係數；所述三階誤差檢測模塊613通過測量不同餘量傳輸曲線在轉折電平出跳變值的差異更新三階誤差係數。一階誤差用係數α表示，三階誤差用係數β表示，校準公式可以表示成Db(i)= α *D+Db (i+1) + β *Db (i+1)3，三階誤差校準模塊621 (為了減小硬體規模，公式中的立方運算可通過查表法得出)和一階誤差校準模塊622串聯實現該公式，實現校準功能，輸出校準後的Db(i)。三階誤差檢測模塊613用來更新三階誤差係數β，具體方式是利用一定數量時間周期的經過三階誤差校準後的後級量化值Db(i+l) + i3*Db(i+l)3，測算出上述提到的餘量傳輸曲線的兩個跳變值d0和dl，d0和dl的差異就表示了三階誤差的大小，所以可以根據這個差異來更新三階誤差係數β。一階誤差檢測模塊612用來更新一階誤差係數α，具體方式是利用一定數量時間周期的經過三階誤差和一階誤差校準的量化值Db (i)，測算出上述提到的PN = 0和PN = 1兩條完整傳輸曲線的均值差異，該差異值表示一階誤差的大小，所以可以根據這個均值的差異來更新一階誤差係數α。為了減小輸入信號對一階誤差檢測模塊612的影響，自適應窗口 611產生兩個窗口 Wl和W2用來選擇進入一階誤差檢測模塊612的Db (i)，如圖8 (b) 所示，只有在窗口 Wl和W2範圍之內的Db (i)才進入一階誤差檢測模塊612作為一階誤差的依據。由於隨著數字校準的不斷進行，每一個校準級電路模塊500的傳輸曲線是變化的， 為了適應該情況，窗口 Wl和W2也是隨著校準的進行而變化的，儘可能減小輸入信號對一階誤差檢測模塊612的影響，穩定一階誤差係數α，減小其抖動。以上所述僅是本實用新型的優選實施方式，應當指出對於本技術領域的普通技術人員來說，在不脫離本實用新型原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本實用新型的保護範圍。
權利要求1.一種可進行後臺數字校準的流水線式模數轉換器，其特徵在於該流水線式模數轉換器包括依次串聯的採樣保持電路、M個可校準級電路模塊、N個級電路模塊和後級模數轉換模塊，其中每一個可校準級電路模塊連接一個與之相對應的數字校準級電路，級電路模塊和後級模數轉換模塊的量化值輸出埠與延時及錯位相加模塊相連接，延時及錯位相加模塊的輸出端反向依次串聯接入數字校準級電路，M、N為自然數；所述可校準級電路模塊包括一個子採樣保持電路、一個產生偽隨機數的偽隨機數發生器、一個用來選擇一組轉折電平作為比較器閾值電壓的多路選擇開關、實現該可校準級電路模塊的模數轉換的子模數轉換器、實現該可校準級電路模塊的量化值向模擬域轉換的子數模轉換器、實現該可校準級電路模塊輸入和量化等效模擬的減法並進行倍數放大的餘量放大電路；所述餘量放大電路由減法器和餘量放大器構成，所述子模數轉換器由比較器和數字單元構成；所述子採樣保持電路與子模數轉換器並聯接入，偽隨機發生器通過多路選擇開關與子模數轉換器的比較器相連接，子模數轉換器的輸出端接入子數模轉換器的輸入端，子採樣保持電路的輸出端接減法器的正極，子數模轉換器的輸出端接減法器的負極，減法器的輸出端接餘量放大器的輸入端。
2.根據權利要求1所述的可進行後臺數字校準的流水線式模數轉換器，其特徵在於 所述數字校準級電路包括誤差檢測模塊和誤差校準模塊，其中誤差檢測模塊包括在校準過程中自動調整以穩定一階誤差係數的自適應窗口、一階誤差檢測模塊和三階誤差檢測模塊，誤差校準模塊包括根據一階誤差檢測模塊通過測量不同完整傳輸曲線的均值差異更新一階誤差係數的一階誤差校準模塊、和根據三階誤差檢測模塊通過測量不同餘量傳輸曲線在轉折電平處跳變值的差異更新三階誤差係數的三階誤差校準模塊。
3.根據權利要求1所述的可進行後臺數字校準的流水線式模數轉換器，其特徵在於 所述M個可校準級電路模塊共用一個偽隨機數發生器。
4.根據權利要求1所述的可進行後臺數字校準的流水線式模數轉換器，其特徵在於 所述可校準級電路模塊包括信號輸入端、運算放大器、第一電容和第二電容，當可校準級電路模塊位於相位1時，第一電容和第二電容均連在信號輸入端和運算放大器輸入端之間， 當可校準級電路模塊位於相位2時，第一電容連在運算放大器輸入端和運算放大器輸出端之間，第二電容連在子數模轉換器輸出端和運算放大器輸入端之間。
5.根據權利要求4所述的可進行後臺數字校準的流水線式模數轉換器，其特徵在於 所述第一電容和第二電容相同。
專利摘要本實用新型公開了一種可進行後臺數字校準的流水線式模數轉換器，包括依次串聯的採樣保持電路、M個可校準級電路模塊、N個級電路模塊和後級模數轉換模塊，其中每一個可校準級電路模塊連接一個與之相對應的數字校準級電路，級電路模塊和後級模數轉換模塊的量化值輸出埠與延時及錯位相加模塊相連接，延時及錯位相加模塊的輸出端反向依次串聯接入數字校準級電路。本實用新型提供的流水線式模數轉換器，模擬電路結構簡單，僅在現有技術結構的基礎上增加了偽隨機數發生器和多路選擇開關，並能夠在工作過程中不影響其他模擬電路的工作；同時，數字電路部分的原理簡單、實現容易，能夠明顯減小流水線式ADC的誤差，提高其線性度，改善其動態性能。
文檔編號H03M1/10GK201957001SQ20112004040
公開日2011年8月31日 申請日期2011年2月16日 優先權日2011年2月16日
發明者葉至易, 吳建輝, 張萌, 李紅, 趙煒, 陳超, 顧俊輝 申請人:東南大學