電路化襯底、其電容器材料、製備方法和包含其的信息處理系統的製作方法

2023-06-17 11:51:21 2

專利名稱：電路化襯底、其電容器材料、製備方法和包含其的信息處理系統的製作方法
技術領域：
本發明涉及在諸如印刷電路板、晶片載體等的電路化襯底中提供電容器，更具體地說，涉及一種用於實現此目的的方法，還涉及其中包括所述內部組件作為其一部分的產品。更特定地說，本發明涉及其中所述電容器包含納米粉末的方法和產品。
同在申請中的申請案的交叉參考在2004年7月28日申請的標題為「Circuitized Substrate WithInternal Organic Memory Device，Method Of Making Same，ElectricalAssembly Utilizing Same，and Information Handling System UtilizingSame」的S.N.10/900,385(發明者S.Desai等人)中，界定了一種電路化襯底，包含其上具有導電圖案的至少一個介電材料層。所述圖案的至少一部分用作有機存儲裝置的第一層，所述有機存儲裝置進一步包括所述圖案上的至少一個第二介電層和相對於較低部分對準的第二圖案，以達到若干接觸點從而形成所述裝置。所述襯底優選與其它介質電路分層總成結合以形成多層襯底，在所述多層襯底上可安置耦接到內部存儲裝置以與其聯合工作的離散電組件(例如，邏輯晶片)。還提供了一種能夠使用所述襯底的電總成，和一種適合使用一個或一個以上所述電總成作為其一部分的信息處理系統。此申請案已轉讓給本發明的同一受讓人。
在2004年7月28日申請的標題為「Electrical Assembly With InternalMemory，Circuitized Substrate Having Electrical ComponentsPositioned Thereon，Method Of Making Same，And Information HandlingSystem Utilizing Same」的S.N.10/900,386(發明者F.Egitto等人)中，界定了一種包括電路化襯底的電總成，所述電路化襯底包含其上具有第一導電圖案的有機介電材料。所述介電層和圖案的至少一部分形成有機存儲裝置的第一基底部分，剩餘部分為形成於所述圖案的所述部分上的第二聚合物層和形成於所述聚合物層上的第二傳導電路。第二介電層(若形成)形成於第二傳導電路和第一電路圖案上以封閉所述有機存儲裝置。所述裝置通過第二介電層電耦接到第一電組件，而所述第一電組件電耦接到第二電組件。也提供了一種製造所述電總成的方法，和一種適合使用一個或一個以上所述電總成作為其一部分的信息處理系統。此申請案已轉讓給本發明的同一受讓人。
背景技術：
通常以層壓的方式來構造如印刷電路板(下文中也稱為PCB)、晶片載體等的電路化襯底，其中若干介電材料層和傳導材料層(壓層)使用相對高溫和高壓層壓工藝粘結在一起。一般為薄層銅的傳導層通常用於形成襯底，以用於提供與位於所述襯底的表面上的各種裝置的電連接和所述各種裝置之間的電連接，所述裝置的實例為如電容器、電阻器、感應器等的集成電路(半導體晶片)和離散無源裝置。所述離散無源裝置佔據整個襯底表面積的較高百分比，由於對現有襯底和含此襯底產品的技術的小型化的需求增加，因此這對於未來設計方面是所不希望的。為了增加可用襯底表面積(也常稱為「不動產(real estate)」)，已進行多種努力目的是在用於安裝在一板上的單個組件上納入多個功能(例如，電阻器、電容器等)。當無源裝置為所述配置時，這些常總體上和單獨地稱為整合式無源裝置等，意味所述功能被整合到單一組件中。因為所述外部安置，這些組件仍利用板「不動產」，但為單一形式時會較少利用。相應地，也努力將離散無源組件嵌入所述板中，所述組件也常稱為嵌入式無源組件。為部署在一PCB(板)襯底內(所選層之間)而設計的電容器因此可稱為嵌入整合式無源組件，或更簡單地稱為嵌入式電容器。所述電容器由此提供內部電容。此內部安置的結果是不必也將所述裝置外部安置於所述PCB的外表面上，從而節省寶貴的PCB「不動產」。
對於固定的電容器面積而言，有兩種已知途徑可用來增加內部電容器的平面電容(電容/面積)。在一種途徑中可使用更高介電常數材料，而在第二種途徑中，可減小電介質的厚度。此項技術中已知的以下公式反映出這些限制條件，對於每一面積的電容而言C/A＝(層壓品的介電常數x真空中的介電常數/介電質厚度)其中C為電容，A為電容器的面積。以下列出的一些專利中(尤其是5,162,977)提及據此公式使用各種材料提供所需電容水平，而且很多專利提及或暗示了與所述方法及用於所述方法的所得材料相關聯的問題。
如所述，過去已嘗試在電路化襯底(PCB)中提供內部電容和其它內部傳導結構、組件或裝置(一個較佳的實例為內部半導體晶片)，其中一些包括使用納米粉末。以下是所述嘗試的一些實例，包括使用納米粉末和使用可選措施的嘗試。
在2004年3月9日授權的題為「Device and Method for InterstitialComponents in a Printed Circuit Board」的美國專利第6,704,207號中描述了一種包括一具有第一和第二表面的第一層的印刷電路板(PCB)，其具有一安裝於其上的板上(above-board)裝置(例如，ASIC晶片)。所述PCB包括一具有第三和第四表面的第二層。所述表面之一可包括一用於安全地固持一間隙組件的凹進部分。一電連接所述PCB層的「通道」也耦接到所述間隙組件的一引線。所描述的間隙組件包括如二極體、電晶體、電阻器、電容器、熱電偶等組件。在看來優選的實施例中，所述間隙組件為一具有與「0402」電阻器(Rohm公司製造)尺寸相似的電阻器，所述「0402」電阻器的厚度約0.014英寸。
在2003年9月9日授權的題為「Integral Capacitance For PrintedCircuit Board Using Dielectric Nanopowders」的美國專利第6,616,794號中描述了一種用於產生包括於印刷電路板內的整合式電容組件的方法，其中熱液製備的納米粉末使得能夠製造介電常數增加並且微通道容易穿透的介電層。在此專利所描述的方法中，製備了熱液製備的納米粉末和溶劑的漿料或懸浮液。將如聚合物的適當粘結材料與納米粉末漿料混合，產生用於形成介電層的複合混合物。可將所述介電層在固化之前置於一傳導層上，或可通過如氣相沉積或濺射的層壓或金屬化工藝將傳導層施加在一固化介電層上。
在2003年4月3日授權的題為「High Dielectric ConstantNano-Structure Polymer-Ceramic Composite」的美國專利第6,544,651號中描述了一種聚合物-陶瓷複合物，其具有使用含有乙醯丙酮化金屬(acscs)固化催化劑的聚合物形成的較高的介電常數。具體而言，一定百分比的Co(III)可增加某種環氧樹脂的介電常數。所述較高介電聚合物與填充劑(優選為陶瓷填充劑)聯合形成具有較高介電常數的兩相複合物。明顯發現具有約30％到約90％體積百分比陶瓷填充量和優選為環氧樹脂的較高介電基底聚合物的複合物具有大於約60的介電常數。此專利中也提及了具有大於約74到約150的介電常數的複合物。還提及具有以下電容密度的嵌入式電容器至少為25nF/cm.sup.2，優選至少為35nF/cm.sup.2，最優選為50nF/cm.sup.2。
在2003年2月25日授權的題為「Method Of Making A ParallelCapacitor Laminate」的美國專利第6,524,352號中界定了一種能夠形成更大電路板的內部部件的並聯電容器結構或類似結構用來提供電容。或者，所述電容器可用作內部連線件使兩個不同的電組件(例如，晶片載體、電路板，還甚至為半導體晶片)相互連接，並同時仍為一個或一個以上所述組件提供所希望的電容水平。所述電容器包括至少一個內部傳導層、添加在所述內部導體的對側上的兩個另外的導體層，和無機介電材料(優選為在所述第二導體層的外表面上的氧化層，或如塗敷到所述第二導體層上的如鈦酸鋇的適當介電材料)。另外，所述電容器包括在所述無機介電材料的上面的外導體層，由此在所述內部的及所添加的傳導層與所述外導體之間形成一併聯電容器。
在2002年9月10日授權的題為「Hybrid Capacitor And Method OfFabrication Therefor」的美國專利第6,446,317號中描述了一種與集成電路封裝相關聯的混合動力電容器，其為晶粒負載提供多個過度的、晶片外(off-chip)電容水平。所述混合動力電容器包括一嵌入所述封裝內並電連接到晶片外電容的第二源極的低感應、平行板電容器。所述平行板電容器安置在一晶粒下面，並包括一頂部傳導層、一底部傳導層和一使頂部層與底部層電絕緣的薄介電層。晶片外電容的第二源極為一組自對準通道電容器、和/或一個或一個以上離散電容器、和/或其它的平行板電容器。所述自對準通道電容器各自被嵌入封裝內，並具有一內導體和一外導體。所述內導體電連接到頂部或底部傳導層，而所述外導體電連接到另一傳導層。所述離散電容器電連接到從傳導層到所述封裝的表面的接觸點。在操作期間，所述低感應平行板電容器的傳導層之一提供一接地面，而另一傳導層提供一電源面。
在2002年5月28日授權的題為「Multi-layered Substrate WithBuilt-In Capacitor Design」的美國專利第6,395,996號中描述了一種具有內建式(built-in)電容器的多層襯底，所述內建式電容器用於消除由多層襯底的電源面與接地面之間的電壓波動產生的高頻噪音。在所述電源面與所述接地面之間具有填入式(filled-in)通孔並包括較高介電常數的至少一種介電材料可用於形成所述內建式電容器。
在2002年4月9日授權的題為「Capacitor Laminate For Use In APrinted Circuit Board And As An Inter-connector」的美國專利第6,370,012號中描述了一種能夠形成更大電路板的內部部件的並聯電容器結構和類似結構來為其提供電容。或者，所述電容器可用作內部連線件使兩個不同的電組件(例如，晶片載體、電路板，還甚至為半導體晶片)相互連接，並同時仍為一個或一個以上所述組件提供所希望的電容水平。所述電容器包括至少一個內部傳導層、添加在所述內部導體的對側上的兩個另外的導體層，和無機介電材料(優選為在所述第二導體層的外表面上的氧化層，或如塗敷到所述第二導體層上的如鈦酸鋇的適當介電材料)。另外，所述電容器包括在所述無機介電材料的上面的外導體層，由此在所述內部的及所添加的傳導層與所述外導體之間形成一併聯電容器。
在2001年6月5日授權的題為「Circuit Chip Package and FabricationMethod」的美國專利第6,242,282號中描述了一種用於封裝一晶片的方法，其包括以下步驟提供一包括具有一第一側和一第二側的絕緣材料的互連層、在第二側的第二側金屬化部分上而非在第二側的第二側非金屬化部分上圖案化的初始金屬化、一從第一側延伸到第二側金屬化部分中的一個部分的襯底通道、和從第一側延伸到第二側非金屬化部分的晶片通道。所述方法還包括將一晶片安置在所述第二側上而所述晶片的晶片襯墊與晶片通道對準；和在所述互連層的第一側的選定部分上並在所述通道中圖案化金屬化連接件，以致延伸到所述第二側金屬化部分及所述晶片襯墊。在所述晶片周圍鑄造一「襯底」或其它介電材料。
在2001年3月27日授權的題為「Laminate and Method of ManufactureThereof」的美國專利第6,207,595號中描述了一種用於一層壓結構中的織物-樹脂介電材料和其製造方法。所得結構適用於印刷電路板或晶片載體襯底。所述樹脂可為如當前大規模用於「FR-4」複合物的環氧樹脂。一種基於雙馬來醯亞胺三嗪樹脂(BT)的樹脂材料也是可接受的，此專利進一步補充，更優選地的是如此項技術中所熟知所述樹脂為苯酚可硬化樹脂材料，其具有約145攝氏度(℃)的玻璃化轉變溫度。
在2000年11月21日授權的題為「High Dielectric Constant FlexiblePolyimide Film And Process Of Preparations」的美國專利第6,150,456號中描述了一種柔性、高介電常數聚醯亞胺薄膜，其由一層粘性熱塑性聚醯亞胺薄膜或多層聚醯亞胺薄膜組成，所述多層聚醯亞胺薄膜具有粘結到所述薄膜的一側或兩側的粘性熱塑性聚醯亞胺薄膜層，和分散於所述聚醯亞胺層的至少一層中的4重量％到85重量％的鐵電陶瓷填充劑(如鈦酸鋇或聚醯亞胺塗布的鈦酸鋇)，並具有4到60的介電常數。所述高介電常數的聚醯亞胺薄膜可用於如下電子電路和電組件中多層印刷電路、柔性電路、半導體封裝和內埋式(buried)(內部)薄膜電容器。
在2000年7月4日授權的題為「Bridging Method of Interconnects forIntegrated Circuit Packages」的美國專利第6,084,306號中描述了一種集成電路封裝，其具有第一和第二層；與所述第一層整合一體的複數個布線襯墊；分別安置於第一層的上及下表面上的複數個上及下管道，所述上管道中的一個管道電連接到下管道中的一個；安置與所述第二層上的複數個襯墊；將所述襯墊電連接到下管道的通道；和一粘附於所述具有粘結襯墊的第二層的晶片，其中的粘結襯墊中的至少一個電連接到所述布線襯墊中的一個。
在2000年5月30日授權的題為「Individual Embedded Capacitors ForLaminated Printed Circuit Boards」的美國專利第6,068,782號中描述了一種在多層印刷電路板中製造單獨的、嵌入式電容器的方法。所述方法依其申述並使用標準印刷電路板製造技術執行。所述電容器製造方法是基於採用第一可圖案化絕緣體的連續增層(build-up)技術。圖案化所述絕緣體之後，用通常為聚合物/陶瓷複合物的高介電常數材料填充圖案凹槽。由所述複合物的圖案化尺寸、厚度和介電常數確定電容值。可通過蝕刻層壓銅、金屬蒸發或沉積導電油墨產生電容器電極和其它電路。
在1998年11月3日授權的題為「Bare Chip Mounting Printed CircuitBoard and a Method of Manufacturing Thereof by Photo-etching」的美國專利第5,831,833號中描述了一種製造一「裸晶片(bare chip)」多層印刷電路板的方法，其中任意數目的布線電路導體層和絕緣層交替堆疊在印刷電路板的一個或兩個表面上作為襯底，並且在所述印刷電路板的所述表面上形成一具有一能夠安裝並樹脂密封一裸晶片部分的上開口的凹進部分。在看來優選的實施例中，所述絕緣層中的一層是由感光樹脂製成，並且用於安裝所述裸晶片部分的凹進部分是通過光蝕刻所述由感光樹脂製成的絕緣層而形成。
在1995年6月20日授權的題為「Electronic Assembly Having aDouble-sided Leadless Component」的美國專利第5,426,263號中描述了一種具有一個雙側無引線組件和兩個印刷電路板的電總成。所述組件在兩個相對的主表面上具有複數個電終端或襯墊。所述印刷電路板各具有一具有複數個襯墊的印刷電路圖案，所述襯墊對應於所述雙側無引線組件的兩側上的電終端。所述組件的一側上的電終端附著於第一板上的襯墊，而所述無引線組件的另一側上的電終端附著於第二板上的襯墊。所述印刷電路板結合在一起形成一個多層電路板，使得所述雙側無引線組件內埋或內凹。所述組件使用焊料附著於印刷電路板的襯墊。
在1994年1月18日授權的題為「Three-dimensional Memory CardStructure With Internal Direct Chip Attachment」的美國專利第5,280,192號中描述了一種包括植入式半導體晶片的內部三維陣列的卡結構。所述卡結構包括一個電源核心和複數個晶片核心。每個晶片核心在電源核心的相對表面上結合到所述電源核心，而且每個晶片核心包括一個具有二維晶片孔(chip well)陣列的補償器核心。每個晶片孔允許將所述半導體晶片中的半導體晶片分別植入其中。此外，除所述晶片孔的底部外，一順從(compliant)的介電材料還安置在所述補償器核心的主表面上。所述順從的介電材料具有較低的介電常數，並具有與半導體晶片和補償器晶片的熱膨脹係數一致的熱膨脹係數，使得所述晶片和補償器核心的熱膨脹穩定性得以維持。
在1992年11月10日頒布的題為「Printed Circuit Board Having AnIntegrated Decoupling Capacitive Element」的美國專利第5,162,977號中描述了一種包括一高電容電源分配核心的PCB，其製造方法與標準的印刷電路板組裝技術相兼容。所述高電容核心是由通過一具有高介電常數的平面元件分開的一接地面和一電源面組成。所述高介電常數材料通常為浸漬一粘接材料的玻璃纖維，如載有具有高介電常數的鐵電陶瓷物質的環氧樹脂。所述鐵電陶瓷物質通常為組合有環氧樹脂粘接材料的納米粉末。根據此專利，所得的電源分配核心的電容足夠完全排除對PCB上的去耦電容器的需要。然而，在所述介電層中使用經預先烘焙並經研磨的陶瓷納米粉末會妨礙通孔(允許PCB的傳導層之間的電子通信的傳導孔)的形成。預先烘焙過和研磨過的陶瓷納米粉末顆粒具有在500-20,000納米(nm)範圍內的典型尺寸。此外，此範圍內的顆粒分布一般相當寬，此意味在一個500nm顆粒的旁邊可有一個10,000nm的顆粒。在所述通孔具有極小的直徑(因存在更大的顆粒，其在工業上也被稱為微通道)時，所述介電層內的不同大小顆粒的分布通常呈現為影響通孔形成的主要障礙。與預先烘焙過的陶瓷納米粉末相關的另一個問題是介電層經受相當高的電壓而同時在所述層中不發生擊穿的能力。通常，希望PCB內的電容層不接近至少300伏(V)，以便適合作為PCB構造的可靠組件。一電容層內預先烘焙過的陶瓷納米粉末中的相對較大的陶瓷顆粒的存在會阻礙使用極薄的層，因為鄰近的大顆粒的邊界為電壓擊穿提供一條路徑。這是進一步所不希望的，因為如上面所引用的等式表明，通過減小介電層的厚度也可達到更大的平面電容。因此，所述厚度受其中顆粒的尺寸限制。
在1992年3月24日頒布的題為「Three-dimensional Memory CardStructure With Internal Direct Chip Attachment」的美國專利第5,099,309號中描述了一種含有半導體存儲晶片的嵌入式三維陣列的存儲卡結構。所述卡結構包括以一重疊關係結合在一起的至少一個存儲核心和至少一個電源核心。每個存儲核心包含一個銅-殷鋼(invar)-銅(CIC)熱導體平面，所述平面在其每一側上具有一個二維陣列晶片孔位置。除所述晶片孔的底部外，聚四氟乙烯(PTFE)覆蓋所述熱導體平面的主要表面。存儲晶片置於晶片孔中，並由絕緣和布線層所覆蓋。每一個電源核心包含至少一個CIC電導體平面和覆蓋所述電導體平面的主要表面的PTFE。還為沿所述卡結構內部的垂直和水平面提供電連接路徑和冷卻路徑做了準備。
在1992年1月7日授權的題為「Capacitor Laminate For Use InCapacitive Printed Circuit Boards And Methods Of Manufacture」的美國專利第5,079,069號中描述了一種依其申述用以為安裝在PCB上的裝置提供旁路電容功能的電容器疊層，所述電容器疊層是由常規的傳導層和介電層形成，藉此每一個單獨的外部裝置依其申述由所述電容器疊層的相稱部分和來自所述電容器疊層的其它部分的借用電容(borrowed capacitance)提供電容，所述電容器疊層的電容功能取決於所述裝置的隨機烘焙或操作。即，所得PCB仍需要使用其上的外部裝置，並因此不提供當今技術所希望和要求的上述PCB外表面積「不動產」節省。
在1991年5月14日授權的題為「Hermetic package for integratedcircuit chips」的美國專利第5,016,085號中描述了一種具有一用於固持一半導體晶片的內部凹進部分的氣密封裝。所述凹進部分為正方形，並設定為相對於封裝的矩形外部成45度。所述封裝使用構成具有階梯式內部開口用來提供連接點的封裝的傳導平面的陶瓷層。可將其中具有晶片開口的最低層保留在總成外部，以便提供一個更淺的晶片開口凹進部分。這當然與具有上述特性的內部形成的電容或半導體組件不同，但為了特定目的其提及了作為內部結構的一部分的內部陶瓷層。
以上專利和兩個同在申請中的申請案的教示以引用的方式併入本文中。
一般而言，如在以上專利中的一些中所提及，已用於內部傳導結構中的商業上可獲得的介電粉末，例如金屬鈦酸鹽基粉末(例如，見美國專利第6,150,456號)，所述粉末已知是通過適當化學計量的鋇、鈣、鈦等的氧化物或氧化物前驅物(例如，碳酸鹽、氫氧化物或硝酸鹽)的混合物的高溫、固態反應而產生。在煅燒工藝中，溼磨所述反應物以達到所希望的最終混合物。在高溫(有時高達1,300攝氏度(℃))下乾燥並烘焙所得漿料，以達到所希望的固態反應。其後，碾磨經烘焙的產物得到粉末。儘管通過固相反應產生的預先烘焙過並研磨過的介電配方對於很多電學應用而言是可接受的，但其具有幾個缺點。第一，所述碾磨步驟充當汙染物的來源，其可不利地影響電性能。第二，所述碾磨產物由通常尺寸較大並且粒度分布較寬(500-20,000nm)的不規則形狀的破裂聚集體組成。結果，使用這些粉末產生的薄膜的厚度被限制為大於最大顆粒的粒度。第三，由於與較大顆粒相關的較高沉降速率，預先烘焙過的經研磨的陶瓷粉末產生的粉末懸浮液或複合物在分散之後必須立即使用。用於大於200nm顆粒的鈦酸鋇的穩定結晶相為正方晶系，而且在高溫下，由於相變而發生介電常數的較大增加。因此很清楚，依賴於將納米粉末用作所述PCB的內部組件等的一部分的有利特性而製造PCB的方法(如在所選的以上專利中的一個中所描述的方法)存在各種不良情況，當提及內部電容或其它電氣操作時，所述方法不利於提供具有最佳運行能力的PCB。當所希望的最終產物力圖滿足當今小型化的需求，包括使用其中通孔的高密度圖案時，上述缺點尤其明顯。
因此，需要在如PCB的電路化襯底內提供嵌入式電容結構，這可以用一種容易的、相對便宜的方式完成，並且確保最終產物能夠提供所希望的電容水平。這一需要對於如下界定的具有高密度內部通孔的PCB尤為重要。也需要一種可有效地用作一個或一個以上所述襯底內的電容器的一部分的材料。相信這一材料和適合使用這一材料的結構(產品，如電總成、PCB等)將構成此項技術中的顯著進步。

發明內容
因此，本發明的一個主要目的是通過提供一種具有本文所教示的有利特徵的電路化襯底，包括一種可用作所述襯底內的內部電容器材料的新穎和獨特的材料，來提高電路化襯底技術。
本發明的另一個目的是提供一種可以相對容易的方式並以相對較低的成本完成的製造所述電路化襯底的方法。
本發明的另一個目的是提供一種能夠使用所述電路化襯底並因此受益於其若干有利特徵的電總成。
本發明的另一個目的是提供一種能夠將電路化襯底用作其一部分並也因此受益於其若干有利特徵的信息處理系統。
本發明的另一個目的是提供一種可用作電路化襯底內的電容器的一部分的新穎和獨特的材料。
根據本發明的一個方面，提供一種用於整體包括於電路化襯底內以充當所述電路化襯底內的電容器的一部分的材料，所述材料包含聚合物樹脂和一定數量的鐵電陶瓷材料的納米粉末，所述粉末的粒度基本上在約0.01微米與約0.90微米之間，所述顆粒的所選顆粒的表面積在每克約2.0到約20平方米範圍內。
根據本發明的另一方面，提供一種製造其中包括電容器的電路化襯底的方法，所述方法包含提供第一介電層；在所述第一層上形成第一電導體；在所述第一電導體上安置一定數量的材料，所述一定數量的材料包括聚合物樹脂和一定數量的鐵電陶瓷材料的納米粉末，所述粉末的粒度基本上在約0.01微米與約0.90微米之間，所述顆粒的所選顆粒的表面積在每克約2.0到約20平方米範圍內；基本上在所述第一電導體上的所述一定數量的材料上安置第二電導體；和提供第二介電層。所述第二介電層與所述第一介電層相鄰，並基本上在所述第二電導體上。第一電導體、所述一定數量的材料和第二電導體形成電容器。
根據本發明的另一方面，提供一種電路化襯底，其包含第一介電層；所述第一層上的第一電導體；所述第一電導體上的一定數量的材料，所述一定數量的材料包括聚合物樹脂和一定數量的鐵電陶瓷材料的納米粉末，所述粉末的粒度基本上在約0.01微米與約0.90微米之間，所述顆粒的所選顆粒的表面積在每克約2.0到約20平方米範圍內；基本上安置在所述一定數量的材料上的第二電導體；和第二介電層。所述第二介電層與所述第一介電層相鄰，並基本上在所述第二電導體上。第一電導體、所述一定數量的材料和第二電導體形成電容器。
根據本發明的另一方面，提供一種包含電路化襯底的電總成，所述電路化襯底包括第一介電層；所述第一層上的第一電導體；所述第一電導體上的一定數量的材料，所述一定數量的材料包括聚合物樹脂和一定數量的鐵電陶瓷材料的納米粉末，所述粉末的粒度基本上在約0.01微米與約0.90微米之間，所述顆粒的所選顆粒的表面積在每克約2.0到約20平方米範圍內；基本上安置在處於所述第一電導體上的所述一定數量的材料上的第二電導體；和第二介電層，所述第二介電層與所述第一介電層相鄰，並基本上在所述第二電導體上。第一電導體、所述一定數量的材料和第二電導體形成所述內部電容器。所述總成進一步包括安置在所述電路化襯底上並與其電耦接的至少一個電組件。
根據本發明的另一方面，提供一種包含外殼、電路化襯底的信息處理系統，所述電路化襯底基本上安置在所述外殼內並包括第一介電層；所述第一層上的第一電導體；所述第一電導體上的一定數量的材料，所述一定數量的材料包括聚合物樹脂和一定數量的鐵電陶瓷材料的納米粉末，所述粉末的粒度基本上在約0.01微米與約0.90微米之間，所述顆粒的所選顆粒的表面積在每克約2.0到約20平方米範圍內；基本上安置在處於所述第一電導體上的所述一定數量的材料上的第二電導體；和與所述第一介電層相鄰並且基本上在所述第二電導體上的第二介電層。第一電導體、所述一定數量的材料和第二電導體形成所述襯底的內部電容器。所述系統進一步包括安置在所述電路化襯底上並與其電耦接的至少一個電組件。


圖1-5說明根據本發明的一方面製造電路化襯底的步驟；圖6為說明本發明的電路化襯底(PCB)的一個實例和適於安置在所述襯底上並與其電連接的電總成(其上安裝有半導體晶片的晶片載體形式的電路化襯底)的一個實例的側面正視圖；和圖7為適合使用本發明的一個或一個以上電路化襯底的信息處理系統的透視圖。
具體實施例方式
為了更好地理解本發明，以及本發明的其它和另外的目的、優點和性能，結合上述圖式參考以下公開內容和隨附權利要求書。各圖之間使用類似的圖式數字來指示這些圖式中的類似元件。
本文中使用的術語「電路化襯底」意味包括具有至少兩個(且優選更多個)介電層和至少三個(且優選更多個)冶金學上的傳導層的襯底。實例包括由如以下介電材料製成的結構玻璃纖維增強的環氧樹脂(在所屬領域中一些稱為「FR-4」介電材料)、聚四氟乙烯(特富龍(Teflon))、聚醯亞胺、聚醯胺、氰酸鹽樹脂、光可成像材料和其它類似材料，其中所述傳導層各自為包含如銅的適當冶金學材料的金屬層(例如，電源、信號和/或地面)，但可包括或包含其它金屬(例如，鎳、鋁等)或其合金。下文將更詳細地描述其它實例。如果用於所述結構的介電材料為光可成像材料，那麼應將其光成像或光圖案化並顯影以顯示所希望的電路圖案，(如果需要)包括如本文中所界定的所希望的開口。所述介電材料可幕簾式塗布或屏幕式途敷或可作為幹膜。所述光可成像材料的最終固化提供韌化的介電基底，在其上形成所希望的電路。一個尤其有用的光可成像電介質的實例為ASMDF(高級阻焊幹膜)。1991年6月25日授權的美國專利第5,026,624號和1994年4月25日授權的美國專利第5,300,402號中進一步描述的所述組合物包括約86.5％到約89％的固體含量，所述固體包含約27.44％PKHC，一種苯氧基樹脂；41.16％Epirez 5183，一種四溴雙酚A；22.88％ Epirez SU-8，一種八官能環氧雙酚A甲醛酚醛清漆樹脂；4.85％ UVE 1014光引發劑；0.07％乙基紫染料；0.03％FC 430，一種來自3M公司的氟化聚醚非離子表面活性劑；3.85％ Aerosil 380，一種來自Degussa的無定形二氧化矽用於提供固體含量。溶劑佔整個光可成像介電組合物的約11％到約13.5％。本文中教示的介電層通常厚約2密耳到約4密耳，但如果需要也可更厚或更薄。當前述玻璃纖維增強環氧樹脂、聚四氟乙烯(特富龍)、聚醯亞胺、聚醯胺、氰酸鹽樹脂和光可成像材料用作介電材料時，電路化襯底的實例包括印刷電路板(或卡)和晶片載體。應相信，本發明的教示也適用於已知的「柔性」電路(其使用如聚醯亞胺的介電材料)和使用陶瓷或其它非聚合物型介電層的電路，後者的一個實例是被稱為適合在其上安裝一個或一個以上半導體晶片的多層陶瓷(MLC)模塊。
本文中使用的術語「鐵電陶瓷」意味具有鐵電特性的陶瓷。這些陶瓷包括鈦酸鋇、經取代的鈦酸鋇、鈦酸鍶、鈦酸鉛、鋯鈦酸鉛、經取代的鋯鈦酸鉛、鎂鈮酸鉛、鋅鈮酸鉛、鐵鈮酸鉛、鎂鈮酸鉛和鈦酸鉛的固體溶液、鋅鈮酸鉛和鈦酸鉛的固體溶液、鉛鐵鉭礦(lead iron tantalite)、其它鐵電鉭酸鹽和其組合或混合物。
本文中使用的術語「電組件」意味如半導體晶片等的組件，其適於安置在所述襯底的外傳導表面上並與所述襯底電耦接，以用於將信號從所述組件傳遞到所述襯底中，在所述襯底上信號可傳遞到包括那些也安裝在所述襯底上的其它組件，以及如所述襯底形成其一部分的更大電子系統的其它組件。
術語「電總成」意味如本文中所界定的結合與所述總成電耦接並形成總成的一部分的至少一個電組件的至少一個電路化襯底。已知總成的實例包括晶片載體，其包括半導體晶片作為電組件，所述晶片通常安置在所述襯底上並使用一個或一個以上通孔耦接到所述襯底的外表面上的布線(例如，襯墊)或耦接到內部導體。最熟知的總成可能是通常具有安裝在PCB上並耦接到其內部電路的若干外部組件模塊(包括一個或一個以上晶片載體)、半導體晶片等的常規印刷電路板(PCB)。
本文中使用的術語「信息處理系統」應意味任何工具或工具的集合，其主要用來計算、分類、處理、傳輸、接收、恢復、引起、轉換、存儲、顯示、表示、測量、檢測、記錄、再生、處理或利用任何形式的信息、智能或數據以用於商業、科學、控制或其它目的。實例包括個人計算機和如伺服器、主機等的更大的處理器。所述系統通常包括一個或多個PCB、晶片載體等作為其組成部分。例如，通常使用的PCB包括安裝在其上的如晶片載體、電容器、電阻器、模塊等的複數個不同組件。一種所述PCB可稱為「母板(motherboard)」，同時各種其它板(或卡)可使用適當的電連接器安裝於所述母板上。
本文中使用的術語「通孔」旨在包括工業上一般所稱的「盲孔」(blindvia)，通常為從襯底的一個表面到表面內的預定距離的開口；「內部通道」，為在層壓到其它層以形成最終結構之前位於所述襯底內部並通常形成於一個或一個以上內部層中的通道或開口；和「鍍通孔」(也稱為PTHS)，通常貫穿襯底的整個厚度。所有這些不同開口形成穿過所述襯底的電路徑且其上經常包括例如電鍍銅的一個或一個以上傳導層。這些開口通常是使用機械鑽孔或雷射切除形成。
在圖1中提供一介電材料層11，所述材料選自上文所列出材料中的一種。在這一層的頂上有至少一個電導體13，優選為銅或銅合金。在一個實施例中，導體13由粘結到層11並接著經受PCB工業中所使用的已知光刻加工技術的較大片材形成，從而最終界定所述導體的配置。在此實施例中，層11的厚度可為約一密耳到約二十密耳(一密耳為千分之一英寸)，而導體13的厚度為約0.2密耳到約2.5密耳。本發明還包括使用PCB技術中已知的濺射或其它工藝形成導體13。在一個優選實施例中，如信號線和/或襯墊的額外導體元件(未顯示)也與導體13同時形成。如所形成的，在層11的上表面上，這些額外的導體元件與導體13鄰近。這些元件和導體13形成所稱的本發明的第一電路層。所述第一電導體13現在也可稱為本發明的電容器的第一電極。如果須要額外的電容器，那麼應了解也可在層11上形成與導體13隔開的額外導體13。如果須要更多的電容器，那麼本發明並不僅限於使用一個。
可選的但為優選的下一個步驟包括為了對隨後沉積的電介質提供增加的粘著力，處理所形成的導體13以增強其表面的粘著力。為完成這一步驟，優選使所曝露的上表面經受氧化物(或氧化反應)可選工藝。所述工藝的一個較佳實例包括將所述導體曝露於目前市場上可以名稱BondFilm購得的「BondFilm」溶液，可購自美國辦公地址在南卡羅來納(South Carolina)洛克希爾(Rock Hill)1750 Overview Drive的國際性公司AtotechDeutschland GmbH。BondFilm溶液主要包含三種成分(1)硫磺酸；(2)過氧化氫；和(3)銅，和其它的Atotech Deutschland GmbH專有組份。如所述，此工藝也稱為氧化物可選工藝，意味其不會導致在處理過的材料上形成氧化層。例如，在使導體13的上表面曝露於所述「BondFilm」溶液之後，所述表面的RMS粗糙度(標準測量手段)值為約0.6微米，峰值為約1.2到約2.2微米。所述BondFilm「工藝」包括在約20到35攝氏度(℃)的溶液溫度下將所述導體浸沒在「BondFilm」溶液中約5到約120秒。作為所述處理的一部分，首先清潔所述導體的外表面並去脂，之後對兩個側表面進行微蝕刻。最後，塗敷一層薄有機塗層。在一個實例中，這一薄有機塗層為苯並三唑，並具有約50埃到約500埃的厚度。在隨後的加工期間，此薄塗層保留在導體的外表面上。因為所述塗層很薄，所以在圖式中不能充分表示，且因此未顯示。可用於本發明的可選氧化物工藝的其它實例在工業上是已知的，相信不需要進一步描述。
在圖2中，一光可成像(也為介電)材料層15安置在介電層11上以最初基本上覆蓋導體13。優選使用層壓步驟塗敷層15，且在一個實施例中，其厚度為約一密耳到約四密耳，從而稍厚於導體13。此處塗敷的優選光可成像材料為上述ASMDF(高級阻焊幹膜)材料，其包括約86.5％到約89％的固體含量，所述固體包含約27.44％的PKHC，一種苯氧基樹脂；41.16％的Epirez 5183，一種四溴雙酚A；22.88％的Epirez SU-8，一種八官能環氧雙酚A甲醛酚醛清漆樹脂；4.85％的UVE 1014光引發劑；0.07％的乙基紫染料；0.03％的FC 430，一種來自3M公司的氟化聚醚非離子表面活性劑；和3.85％的Aerosil 380，一種來自Degussa的非晶二氧化矽，以用於提供所述固體含量。優選地，將所述ASMDF層保持在未固化或「B級」狀態，且不完全固化(或硬化)。或者，可完全固化層15。在最初塗敷之後，選擇性暴露所述光可成像材料，隨之如所示，在導體13上面和周圍形成開口17，以完全暴露所述導體13的頂部和側面。如上所述，優選在此處塗敷光可成像介電材料。然而，也可能在隨後步驟(例如，如下所界定在本發明的電容器介電材料的沉積之後)中應用所述材料和其工藝。
在圖3中，優選使用絲網或模板印刷將一定數量19的電容器介電材料沉積在開口17內。以下詳細界定了所述材料的實例。簡單地說，所述材料包含聚合物樹脂(例如，脂環族環氧樹脂)和一定數量的鐵電陶瓷材料(例如，鈦酸鋇)的納米粉末，所述粉末具有一基本上在約0.01微米與約0.90微米之間的粒度，所述顆粒的所選顆粒的表面積在每克約二到約二十平方米範圍內。重要的是，所使用的納米粉末不經烘焙，且同樣重要的是，其粒度和表面積應使得能夠在所得襯底內有效形成以上所界定類型的通孔，其中所述通孔可具有極小的直徑(在一個實例中，小至一到二密耳)，藉此確保小型化的高密度電路圖案。如所指示，據信所述小型化對於目前很多電路化襯底的設計極其重要。在完成此電容器介電材料的印刷中，將一絲網或模板(未顯示)安置在層15上，並(例如)使用塗刷器或刮刀使所述介電材料(以下更詳細地描述)強制穿過所述層15。量19基本上完全填充開口17並因此覆蓋導體13。也如同以下更詳細地描述，如此沉積的量19可理解地為漿糊狀形式。然而，也可以液體形式塗敷量19，通過適當的噴嘴(未顯示)分配，以填充開口17。在分配之後，量19現為「B級」，將其提高到比如此分配時更硬的狀態。如圖4所示，希望此硬化步驟使得電容器介電材料能夠更好地用作安置在其上的第二電導體21的基礎。
導體21充當根據本教示所形成的內部電容器的第二電極。在一個優選實施例中，導體21也可為銅或銅合金，且最初以單個銅箔的形式安置在層15(和量19)上。層壓所述箔從而將其粘結在合適位置，其後進行標準光刻加工，形成最終所希望的配置，如圖4中所示的。可以理解的是，如信號線、襯墊等的其它導體元件也可同時形成於層15上或形成於其中的適當的附加開口內。因此，導體21可在所述襯底內的所述位置形成更大電路圖案的一部分。在一個優選實施例中，第二導體21可具有約0.2密耳到約1.5密耳的厚度。優選配置為圓柱形的，使得從頂部觀察時，所述導體看上去基本上為圓形的。另外，為了以下所說明的原因，開口23也優選形成於所述導體內。儘管已將優選配置界定為圓柱形的，並在所述導體內具有一開口，但應理解頂部和底部電極可採取任何形狀和大小的配置，以便達到如由先前界定的公式確定的所希望的電容值。層壓是用於塗敷所述箔並且最後將導致形成導體21(須要時，和其它導體)的優選手段，因為與所述工藝相關聯的熱量也用來完全固化用於層15的ASDMF材料和電容器介電材料19。或者，可能使用已知的濺射操作形成第二導體21，其中將所述優選為銅的金屬濺射沉積在量19的頂部上。導體21的另一種形成程序為濺射沉積一晶種層，並接著在其上電鍍銅。可使用的另一種程序為在量19上形成一晶種層，接著使用化學鍍和電鍍操作來形成最終的導體厚度和形狀。所述程序的各種形式在此項技術中是已知的，且認為不需進一步描述。
圖5中顯示使用本文的教示所形成的電路化襯底27的一個實例，襯底27表示如上形成的內部電容器現在如何電耦接到所述襯底的其它元件以如所希望的在其中發揮作用的一個實例。在圖5中，優選使用此項技術中已知的層壓程序將第二介電層29添加到層15上。層29的優選材料為以上所提及材料中的一種。接著，例如使用機械鑽孔或雷射切除在層29內形成一細長開口31，且重要的是穿過量19的覆蓋部分。接著，優選以金屬33(例如，銅)電鍍開口31以在襯底內形成通孔，此通孔從所述襯底的上表面延伸到更低的或第一導體13的現經曝露的上表面。而且，優選使用PCB工業中已知的常規的光刻加工將一系列導體襯墊35形成於所述上表面上。因此，將所形成的傳導通孔電耦接到這些所形成的襯墊和導體中的一個，從而在其間提供一電流路徑。如果希望在所述上導體襯墊35中的兩個之間存在電容性耦接，則可在介電層29內形成第二電鍍開口31』，並將其耦接到第二電極21。這一獨特的電路布置允許內部電容器形成包括兩個襯墊35的所述電路圖案的一部分，且因此處在安置在襯底27上並與其電耦接(即，使用複數個焊球連接體43)的電組件41的兩個或兩個以上傳導位置或襯墊之間。此特定實例中的組件41可為一晶片載體、一單獨的半導體晶片或另一電子裝置。
在圖5的一個替代實施例中，如所示，此時可在層11內形成另一開口31」，並以銅或其它適當金屬電鍍。將開口31」直接電耦接到第一導體13的底面，並耦接到可反過來在層11的底面上形成電路圖案的一部分的另一導體51。所述圖案可包括如襯墊或信號線53的附加元件。本發明還包括(例如)使用在形成圖案之後被層壓的兩個介電子層而在層11內提供另一層電路。在此布置中，形成於開口31」內的傳導通孔也可電耦接到形成所述額外的電路圖案的例如襯墊或信號線的所述內部導體55的一個或一個以上中。如果需要，可添加另一介電層57及信號襯墊或線或其它傳導元件的額外的傳導層。根據此結構的操作要求，如本文所教示，可能總共有多達十層甚至更多層的額外的傳導介電層形成最終的電路化襯底。另外，應理解可如所示將額外的介電和傳導層添加到所述襯底的對側。即，如果需要，可將所述層添加到導體35的圖案上面。如另一可能的替代選擇，可將第二導體21耦接到形成另一傳導層(這一層在層29內)的一部分的一個或一個以上傳導元件59。在此情況下，可將兩個介電子層用於形成最終層29，而具有作為其一部分的導體59的電路圖案在(例如)使用常規的層壓處理粘結到另一子層之前形成於這些子層中的一層上。
因此，參照圖5應了解很多獨立的電容性耦接對形成電路化襯底的一部分或位於電路化襯底上的很多傳導元件是可能的。形成於所述襯底內的內部的或嵌入的電容器極難得地能夠在多種電路組合中或簡單地僅在一個所述電路內提供所述電容。應進一步了解，本文中所描述和顯示的實例並不意味限制本發明，因為存在很多其它的可能性，並且確實處在所屬領域的技術人員的範圍內。
圖6表示本文以上所界定結構的實例，數字105所指的結構為一晶片載體，而數字107所表示的結構為一PCB。二者分別能夠包括一個或一個以上上文所界定類型的內部電容器作為其一部分。所述PCB和晶片載體總成由本發明的受讓人生產和銷售。在圖6的實施例(總成)中，晶片載體105安裝於PCB 107上並使用複數個焊球95′(優選為常規的錫鉛組合物，如圖5中的焊球連接體43)與所述PCB 107電耦接，所述晶片載體105反過來具有一安置於其上並使用第二複數個焊球95″(也優選為常規的錫鉛組合物)與載體電耦接的半導體晶片109。如此項技術中所熟知的，圖6中的總成也可包括一(例如)使用一傳導漿糊111熱耦接到晶片109並通過適當的支座(standoff)113安置在載體105的上表面上的散熱片110。所屬領域的技術人員也已知利用密封(工業上也稱為密封劑)(未顯示)來基本上封閉(或包住)所述晶片並且使用密封材料時還可能排除對散熱器的需要。密封材料也可能在較低的複數個焊球95』周圍。本發明甚至還包括使用常規的線連接(wire-bonding)耦接晶片109，其中複數條細線(未顯示)連接在晶片導體位置與下面的襯底上的相應導體襯墊之間。
圖7中顯示了優選為個人計算機、大型計算機或計算機伺服器的信息處理系統121。此項技術中已知的其它類型的信息處理系統也可利用本發明的教示。各自包括以上所教示的一個或一個以上內部電容器的所述電路化襯底或根據本文的教示所形成的襯底可作為PCB 107(隱藏顯示)和/或晶片載體105(也隱藏顯示)用於系統121中。所述電路化襯底可用作系統121中的母板或用作一個或一個以上通常用於所述系統中的個別PCB。如已知的，系統121通常包含於由數字123所示的適當的金屬或絕緣外殼內，其中具有適當的通風(如果需要)，以及系統的指定操作員可在外部進行操作的儀器。這些類型的信息處理系統的剩餘元件在此項技術中是已知的，相信不需要進一步描述。
以下四個實例代表電容器介電材料的各種組合和用於根據本發明的不同方面形成電容器的工藝。這些僅應被理解為實例而不是用來限制本發明的範圍。
實例一將50克(gm)脂環族環氧樹脂(例如，由康乃狄克(Connecticut)丹伯裡(Danbury)的Union Carbide公司以產品名稱「ERL-4211」銷售的一種脂環族環氧樹脂)與約50gm六氫-4-甲基苯酐和0.4gm N，N-二甲基苄胺混合。將混合溶液攪拌10分鐘以確保均勻混合。將60gm購自日本東京的日本化學工業有限公司的鈦酸鋇(BaTiO3)粉末添加到17.5gm的混合溶液中並形成可絲網印刷的漿糊。通過145目篩網將所述材料層過篩到一銅第一電導體的頂面上。接著，在約150℃下將此層固化約兩個小時。然後，使用濺射操作並使用一通常用於所述濺射操作的遮罩將所述第二電導體形成於所述經固化的絲網印刷的材料的上面。所形成的電容器的所得電容密度經測量為約5.5納法(nF)/平方英寸，而介電損失僅為約每兆赫(MHz)0.02。所添加粉末的平均粒度為約0.5微米，表面積為約2.65平方米/克，比重為約5.30。
實例二如實例一，將50克(gm)「ERL-4211」脂環族環氧樹脂與約50gm六氫-4-甲基苯酐和0.4gm N，N-二甲基苄胺混合。將混合溶液攪拌10分鐘以確保均勻混合。將150gm鈦酸鋇、鈦酸鈣和鋯粉末的組合(也可從日本東京的日本化學工業有限公司購得)與100gm混合溶液徹底混合併形成可絲網印刷的漿糊。通過200目篩網將所述材料層過篩到銅第一電導體的頂面上。接著，如實例一，在約150℃下將此層固化約兩個小時。然後，使用濺射操作並使用通常用於所述濺射操作的遮罩將所述第二電導體形成於所述經固化的絲網印刷的材料的上面。所添加粉末的平均粒度為約0.2微米，表面積為約8.25平方米/克，比重為約5.15。
實例三如實例一和二，將50克(gm)「ERL-4211」脂環族環氧樹脂與約50gm六氫-4-甲基苯酐和0.4gm N，N-二甲基苄胺混合。將混合溶液攪拌10分鐘以確保均勻混合。將150gm日本化學工業的鈦酸鋇粉末與100gm混合溶液徹底混合併製成可絲網印刷的漿糊。通過200目篩網將所述漿糊材料層過篩到銅第一電導體的頂面上。接著，如實例一，在約150℃下將此層固化約兩個小時。然後，使用濺射操作並使用通常用於所述濺射操作的遮罩將所述第二電導體形成於所述經固化的絲網印刷的材料的上面。所添加粉末的平均粒度為約0.1微米，表面積為約15.08平方米/克，比重為約5.52。
實例四將50克(gm)「ERL-4211」脂環族環氧樹脂與約50gm六氫-4-甲基苯酐、0.4gm N，N-二甲基苄胺和20gm環氧酚醛清漆樹脂(例如，猶他州(Utah)鹽湖城(Salt Lake City)的Huntsman以產品名稱「LZ 8213」銷售的一種環氧酚醛清漆樹脂)混合。將混合溶液攪拌30分鐘以確保均勻混合。
將120gm日本化學工業的鈦酸鋇粉末添加到56gm混合溶液中並製成可絲網印刷的漿糊。通過200目篩網將所述材料層過篩到銅第一電導體的頂面上。接著，在約150℃下將此層固化約兩個小時，之後在約190℃下再固化約一小時。然後，使用濺射操作，之後通過銅電鍍工藝和光刻蝕刻步驟形成所述第二電導體。所形成的電容器的所得電容密度經測量為約5.5納法(nF)/平方英寸，而介電損失僅為約每兆赫(MHz)0.02。所添加粉末的平均粒度為約0.5微米，表面積為約2.65平方米/克，比重為約5.30。
由此，已顯示並描述了一種具有一個或一個以上內部電容器作為其一部分的電路化襯底，所述襯底可使用很多常規的PCB工藝形成從而減少生產相關的成本。也已界定了可夾在兩個相對的導體之間作為此獨特內部電容器結構的一部分的電容器介電材料的若干實例。如果需要，如本文中所界定本發明能夠傳輸正常的和高速的(頻率)信號，後者的速率為約1吉比特/秒到約10吉比特/秒，同時可幾乎完全防止阻抗破壞。本發明也能夠使用很多常規的PCB工藝產生，以確保減少成本並易於製造。即，組裝本發明的電路化襯底的優選方法包括使用常規的層壓工藝作為所述方法的一部分，其中以彼此對準的方式將上面具有指定電路和/或傳導元件(平面)的介電層「堆疊起來」，並使其經受與常規層壓相關聯的相對較高的壓力和溫度。可能更重要的是，正如對當今很多設計要求看來是極其重要的，本發明能夠確保電路圖案小型化。
儘管已經顯示並描述了目前所認為的本發明的優選實施例，但對於所屬領域的技術人員來說很明顯，在不背離隨附權利要求書所界定的本發明範圍的情況下，可對本發明進行各種改變和修改。
權利要求
1.一種用於整體包括於一電路化襯底內以充當所述電路化襯底內的一電容器的一部分的材料，所述材料包含一聚合物樹脂；和一定數量的鐵電陶瓷材料的納米粉末，所述粉末的粒度基本上在約0.01微米到約0.90微米範圍內，且所述顆粒的所選顆粒的表面積在每克約2.0到約20平方米範圍內。
2.根據權利要求1所述的材料，其中所述納米粉末按重量計佔所述材料的約10％到約90％。
3.根據權利要求1所述的材料，其中所述納米粉末包含鈦酸鋇。
4.根據權利要求1所述的材料，其中所述材料具有一每平方英寸至少一納法的平面電容。
5.根據權利要求1所述的材料，其中所述聚合物樹脂包含環氧樹脂。
6.根據權利要求5所述的材料，其中所述環氧樹脂包含脂環族環氧樹脂。
7.根據權利要求1所述的材料，其中所述聚合物樹脂為苯氧基樹脂。
8.根據權利要求7所述的材料，其中所述苯氧基樹脂具有至少約120攝氏度的玻璃化轉變溫度。
9.根據權利要求1所述的材料，其進一步包括第一和第二導電層，所述材料安置在所述第一與第二導電層之間並與其接觸，藉此形成一電容器。
10.根據權利要求1所述的材料，其中所述鐵電陶瓷材料的所述納米粉末的所述顆粒的比重在約5.0到約6.0的範圍內。
11.一種製造一其中包括一電容器的電路化襯底的方法，所述方法包含提供一第一介電層；在所述第一層上形成一第一電導體；在所述第一電導體上安置一定數量的材料，所述一定數量的材料包括聚合物樹脂和一定數量的鐵電陶瓷材料的納米粉末，所述粉末具有一基本上在約0.01微米到約0.90微米的範圍內的粒度，和所述顆粒的所選顆粒的表面積在每克約2.0到約20平方米範圍內；基本上在所述第一電導體上的所述一定數量的材料上安置一第二電導體；和提供一第二介電層，所述第二介電層與所述第一介電層相鄰，並基本上位於所述第二電導體上方，所述第一電導體、所述一定數量的材料和所述第二電導體是一電容器。
12.根據權利要求11所述的方法，其進一步包括在所述將所述一定數量的所述材料安置在所述第一電導體上之前，將一定數量的介電材料沉積在所述第一電導體上。
13.根據權利要求11所述的方法，其中所述將所述第二電導體基本上安置在所述第一電導體上所述一定數量的材料上，包含使用一濺射操作形成所述第二電導體。
14.根據權利要求11所述的方法，其進一步包括在所述電路化襯底上和/或內提供電路以與所述第一和/或所述第二電導體電連接。
15.一種電路化襯底，其包含一第一介電層；一在所述第一層上的第一電導體；在所述第一電導體上的一定數量的材料，所述一定數量的材料包括聚合物樹脂和一定數量的鐵電陶瓷材料的納米粉末，所述粉末具有一基本上在約0.01微米到約0.90微米範圍內的粒度，且所述顆粒的所選顆粒的表面積在每克約2.0到約20平方米範圍內；一基本上安置在處於所述第一電導體上的所述一定數量的材料上的第二電導體；和一第二介電層，所述第二介電層與所述第一介電層相鄰，並基本上在所述第二電導體上方，所述第一電導體、所述量的材料和所述第二電導體是一電容器。
16.一種電總成，其包含一電路化襯底，其包括一第一介電層；一在所述第一層上的第一電導體；在所述第一電導體上的一定數量的材料，所述一定數量的材料包括聚合物樹脂和一定數量的鐵電陶瓷材料的納米粉末，所述粉末具有一基本上在約0.01微米到約0.90微米範圍內的粒度，且所述顆粒的經選顆粒的表面積在每克約2.0到約20平方米範圍內；一基本上安置在所述第一電導體上的所述一定數量的材料上的第二電導體；和一第二介電層，所述第二介電層與所述第一介電層相鄰，並基本上在所述第二電導體上方，所述第一電導體、所述量的材料和所述第二電導體是一電容器；和至少一個安置在所述電路化襯底上並與其電耦接的電組件。
17.根據權利要求16所述的電總成，其中所述至少一個電組件包含一半導體晶片，並且所述電路化襯底為一晶片載體襯底。
18.根據權利要求16所述的電總成，其中所述電路化襯底包含一印刷電路板。
19.一種信息處理系統，其包含一外殼；一電路化襯底，其基本上安置在所述外殼內並包括一第一介電層；一在所述第一層上的第一電導體；在所述第一電導體上的一定數量的材料，所述一定數量的材料包括聚合物樹脂和一定數量的鐵電陶瓷材料的納米粉末，所述粉末具有一基本上在約0.01微米到約0.90微米範圍內的粒度，且所述顆粒的所選顆粒的表面積在每克約2.0到約20平方米範圍內；一基本上安置在所述第一電導體上的所述一定數量的材料上的第二電導體；和一第二介電層，所述第二介電層與所述第一介電層相鄰並基本上在所述第二電導體上方，所述第一電導體、所述一定數量的材料和所述第二電導體是一電容器；和至少一個安置在所述電路化襯底上並與其電耦接的電組件。
全文摘要
一種用作電路化襯底內的內部電容器的一部分的材料，其包括聚合物樹脂(例如脂環族環氧樹脂或苯氧基樹脂)和一定數量的鐵電陶瓷材料(例如，鈦酸鋇)的納米粉末，所述粉末的粒度基本上在約0.01微米到約0.90微米的範圍內，且所選顆粒的表面積在每克約2.0到約20平方米的範圍內。也提供了一種其中適合使用所述材料和電容器的電路化襯底和一種製造所述襯底的方法。還提供一種電總成(襯底和至少一個電組件)和一種信息處理系統(例如，個人計算機)。
文檔編號H05K1/16GK1822358SQ20051009742
公開日2006年8月23日 申請日期2005年12月28日 優先權日2005年1月10日
發明者拉賓德拉·N·達斯, 約翰·M·勞費爾, 科斯塔斯·I·帕帕託馬斯, 馬克·D·波利科斯 申請人:安迪克連接科技公司