具有高熱耗散的合成結構的製作方法

2023-06-16 17:28:46 2

專利名稱：具有高熱耗散的合成結構的製作方法
技術領域：
本申請涉及一種應用於光學、光電子學或電子學的合成結構(composite structure)，該合成結構包括支撐晶片(support wafer)和層狀結構，該層狀結構包括至少一個由選自單晶材料的材料製成(made of)的層。特別地，這樣的合成結構旨在作為形成單晶有用層的襯底，或旨在包括這樣的單晶有用層，而該有用層包括在工作期間導致有用層溫度劇烈升高的器件或組件。
背景技術：
對於該種類型的有用層，很明顯，當這些組件的工作頻率和/或它們的微型化程度提高時，由組件所釋放的熱的耗散(dissipation)變成一個重要問題。
例如，對於CMOS應用的情形，組件的微型化和有用層厚度的減小加劇了熱耗散問題，特別是在這些有用層或多或少地與它們形成於其上的支撐襯底熱隔離(thermally separated)的情形中。尤其地，製備在SOI(Silicon-On-Insulator，絕緣體上矽)、SiGeOI(SiGe-On-Insulator，絕緣體上SiGe)、GeOI(Ge-On-Insulator，絕緣體上Ge)或SGOI(Si/SiGe-On-Insulator，絕緣體上Si/SiGe)結構中的CMOS組件會隨著溫度升高而產生問題(導致對組件行為的幹擾)，特別是由於這一事實，即氧化物層(通常形成這些結構的絕緣)形成了例如由矽製成的襯底和有用層之間的熱障(thermal barrier)。例如，如在US 2004/0053477中所描述的，這種類型的SOI、SiGeOI、SGOI、GeOI結構可通過Smart-Cut_製備。
例如，也有這種情形，即組件工作在高功率頻率(high powerfrequency)(通常超過900MHz)，這會導致溫度升高，而該溫度升高能干擾甚至破壞它們。為了克服該缺陷，有用層一般由氮化物半導體製成，該氮化物半導體具有比諸如AsGa的材料更好的電荷輸運性能(在高壓時載流子的高飽和率，高擊穿電壓等)。這對於HEMT(HighElectron Mobility Transistor，高電子遷移率電晶體)電晶體型組件尤其正確。為了形成這種類型的以氮化物半導體為基的層，使用由單晶塊(bulk)SiC、塊111Si或者塊藍寶石(Al2O3)製成的生長支撐體，其晶格參數非常類似於單晶塊100矽的晶格參數。
然而，對於一些需要對所釋放熱的更高耗散的高功率頻率應用而言，111Si和藍寶石的熱阻抗(thermal impedances)仍然太高，而且，雖然單晶塊SiC就熱耗散來說是標準(reference)材料，但是該材料仍然太昂貴。
US 6,328,796和US 2003/0064735文獻公開了通過藉助於鍵合層(bonding layer)將薄層鍵合到支撐晶片上而製成的合成結構，該支撐晶片由多晶材料製成，而該多晶材料是由於它們的熱導性、電導性和熱膨脹特性而選取的(諸如多晶SiC襯底)，該鍵合層由介電材料製成，且其功能是改善薄層和支撐晶片之間的鍵合併促使發生可能的依從現象(compliance phenomena)。
然而，選擇不同層和支撐晶片的材料和尺寸、以及製備該結構的方法，以滿足諸如熱導、電導和熱膨脹的物理規格。因此，為了滿足這些不同的規格，意味著選擇會折衷解決方案的結構不能使人完全滿意。因此，這些文獻中所描述的合成結構並未最優化以用於需要很強熱耗散的高功率頻率應用。
本發明的第一個目的是提出一種具有良好熱耗散的合成結構。
本發明的第二個目的是提出這樣一種合成結構，該合成結構的製備方式使得其經濟成本低於由單晶塊SiC製成的結構的經濟成本，並且其可獲得大於3英寸的尺寸。
本發明的第三個目的是以低成本來改善微型化的HEMT或CMOS組件的工作。
本發明的第四個目的是製備具有良好的熱導率(thermalconductivity)和半絕緣電特性(即高電阻)的用於HEMT應用的結構。

發明內容
根據第一方面，本發明提出一種用於光學、光電子學或電子學的合成結構，該合成結構包括支撐晶片、由選自單晶材料的材料製成的層和由介電材料製成的層，其特徵在於，選擇支撐晶片的製備材料、由單晶材料製成的層和介電層，並調整各層的厚度，使得在環境溫度(ambient temperature)和600°K之間，合成結構的熱阻抗低於或等於具有與合成結構相同尺寸的單晶塊SiC晶片的熱阻抗的大約1.3倍。
要注意，結構的熱阻抗φ是由該結構的不同層i的熱阻率(thermalresistivities)Ri計算出來的(φ＝l/∑iRi)。材料的熱阻率由每瓦特輸入功率在1平方米表面面積(所考慮的層或襯底的表面面積)上所增加的°C或°K而定義。熱阻率也等於所考慮的層(或襯底)的厚度與所使用的材料的熱導率之間的比率。
該合成結構包括以下其它特性-支撐晶片由熱阻抗顯著低於單晶塊矽的熱阻抗的材料製成；-支撐晶片的製備材料還具有大於104ohms.cm的電阻率(electricalresistivity)；-支撐晶片由多晶塊SiC、多晶塊AlN或陶瓷製成；-選擇由介電材料製成的層的厚度和由單晶材料製成的層的厚度，使得在環境溫度和600°K之間，合成結構的熱阻抗低於或等於具有與合成結構相同尺寸的晶體塊SiC晶片的熱阻抗的大約1.3倍；-介電材料為SiO2和/或Si3N4和/或SixOyNz；-選擇由介電材料製成的層的厚度小於約0.20微米，並可能大於約0.02微米，然後作為該厚度的函數而選擇由單晶材料製成的層的厚度，使得在環境溫度和600°K之間，合成結構的熱阻抗低於或等於具有與合成結構相同尺寸的單晶塊SiC晶片的熱阻抗的大約1.3倍；-由單晶材料製成的層中的材料選自半導體材料，從而能夠形成電子組件；-單晶材料是Si、SiGe或Ge；-由半導體材料製成的層包括至少一個CMOS型電子組件；-選擇由單晶材料製成的層中的單晶材料，使得可以成功生長單晶氮化物半導體，從而合成結構作為用於生長該氮化物半導體的襯底，並具有大於約104ohms.cm的電阻率；-所述單晶材料是SiC、111Si或GaN；
-單晶材料層的厚度大於約0.06微米的臨界厚度(thresholdthickness)，並可能小於約1微米；-支撐晶片由多晶SiC製成；單晶材料層由111Si製成且其厚度選擇在0.2微米和1微米之間；以及介電材料層由SiO2製成且其厚度約為0.2微米；-支撐晶片由多晶SiC製成；單晶材料層由111Si製成且其厚度選擇在0.06微米和1微米之間；以及介電材料層由SiO2製成且其厚度約為0.05微米。
根據第二方面，根據本發明的工藝提出一種混合結構(hybridstructure)，該混合結構包括所述合成結構和在單晶材料層頂部的上部單晶結構(upper monocrystalline structure)，調節形成上部結構的材料以使將要形成在混合結構上的氮化物半導體層的質量好於氮化物半導體層直接形成在由單晶材料製成的層上的情形。
該混合結構的其它特性包括-單晶材料層由SiC、111Si或GaN製成，上部結構包含由選自以下合金的材料製成的層AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxGa(1-x)N，其中0≤x≤1且0≤y≤1；-選自合金AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxGa(1-x)N，其中0≤x≤1且0≤y≤1的至少一種合金元素的濃度隨厚度逐漸變化(variesprogressively through the thickness)。
根據第三方面，本發明提出一種應用在HEMTs中的結構，該結構包括所述合成結構或所述混和結構，以及由單晶GaN製成的上外延層(over-epitaxied layer)。
根據第四方面，本發明提出一種用於從包含單晶材料的施主晶片開始製備合成結構的工藝，包括以下步驟(a)將支撐晶片鍵合到施主晶片上；(b)縮減(reduction)施主晶片使得在支撐晶片上僅留下剩餘結構(remained structure)，包括以層的形式的所述單晶材料，材料的自然特性和厚度使得由此所形成的合成結構的熱阻抗在環境溫度和600°K之間低於或等於具有與合成結構相同尺寸的單晶塊SiC晶片的熱阻抗的大約1.3倍。
用於製備合成結構的工藝的其它特性如下-所述工藝還包括選擇用於支撐晶片的塊材料，其熱阻抗在環境溫度和600°K之間顯著低於單晶塊矽的熱阻抗；-選擇支撐晶片由多晶塊SiC、多晶塊AlN或陶瓷製成；-步驟(a)包括在支撐晶片和施主晶片之間形成由介電材料製成的鍵合層，使得該鍵合層的厚度小於最大厚度，如果超出該最大厚度，則在環境溫度和600°K之間，合成結構的熱阻抗將不低於或等於具有與合成結構相同尺寸的單晶塊SiC晶片的熱阻抗的大約1.3倍；-在步驟(a)之前，所述工藝還包括一個步驟，即在施主晶片的鍵合表面下注入預定深度的原子種類，從而在其中形成弱區(zone ofweakness)，並且步驟(b)包含能量輸入以在弱區處將剩餘結構從施主晶片分離開，確定注入深度使得弱區和鍵合表面一起限定剩餘結構；-通過能夠減小施主晶片厚度的機械和/或化學方式(means)來進行步驟(b)；-施主晶片由單晶塊材料製成，並且實施步驟(b)使得僅保留一層施主晶片，選擇其厚度，使得在環境溫度和600°K之間，所形成的合成結構的熱阻抗低於或等於具有與合成結構相同尺寸的單晶塊SiC晶片的熱阻抗的大約1.3倍；-施主晶片由單晶塊Si或單晶塊Ge製成；-施主晶片由單晶塊Sic製成；-施主晶片最初包含所述由單晶材料製成的層和適應性生長襯底(adapted growth substrate)，並且該工藝在步驟(a)之前還包括形成施主晶片的步驟，該形成施主晶片的步驟包括在該適應性生長襯底上晶體生長由單晶材料製成的層；-生長襯底包含塊Si或塊Ge以及由SiGe製成的緩衝層，並且由單晶材料製成的層是100Si或SiGe；-生長襯底包括塊藍寶石(Al2O3)、單晶塊SiC、塊ZnO或塊111Si，並且由單晶材料製成的層是由SiC、111Si、GaN、AlN、InN、AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxGa(1-x)N製成的，其中0≤x≤1且0≤y≤1；根據第五方面，本發明提出一種用於製備混和結構的工藝，該工藝包括根據用於製備合成結構的所述工藝來製造合成結構，進一步包括在由單晶材料製成的層上晶體生長上部單晶結構，致使上部結構的構造和其組成材料使得能夠製備一層氮化物半導體層，該氮化物半導體層具有比如果氮化物半導體直接製備在由單晶材料製成的層上更好的質量。
用於製備合成結構的該工藝的其它特性包括-上部結構包含選自以下合金的層AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxGa(1-x)N，其中0≤x≤1且0≤y≤1；-上部結構包含選自以下合金的層AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxGa(1-x)N，其中0≤x≤1且0≤y≤1，至少所選合金中的一種元素的濃度隨厚度逐漸變化。


在閱讀了以下參照附圖作為非限制性例子的本發明的具體說明之後，本發明的其它特性、目的和優點將變得更清楚，其中圖1圖示了根據本發明的第一合成結構。
圖2圖示了根據本發明的第二合成結構。
圖3圖示了根據本發明的第三合成結構。
圖4圖示了根據本發明的第四合成結構。
圖5a至5e顯示了在根據本發明製備合成結構的方法中的步驟。
圖6和7顯示了在不同的GaN支撐體上，包括在根據本發明的合成結構上，所進行的熱行為(thermal behaviours)模擬的結果。
具體實施例方式
圖1、2、3和4示出根據本發明的合成結構和混和結構的四個例子，每個例子都意在用於光學、光電子或電子應用中。每個合成結構40都包含支撐晶片20和由選自單晶材料的材料製成的單晶層11。
形成支撐晶片20的材料主要是由於其高熱導率性能(高熱導率意味著傳導率顯著大於單晶塊100矽的傳導率)而被選擇。支撐晶片20選自的材料是具有這樣熱導率的材料，使得在環境溫度和600°K之間，其熱阻抗顯著低於或等於具有與合成結構相同尺寸的單晶塊SiC晶片的熱阻抗的30％還要多。在這種情形下，單晶塊SiC是晶體材料的熱導率領域中的標準，其熱導率在環境溫度下(即300°K)典型地約為440W/m.°K，依賴於材料的質量和結構在±20％內。也可以選擇使用6H-SiC(約490W/m.°K)、或4H-SiC(約370W/m.°K)、或3C-SiC(約360W/m.°K)的熱導率作為標準熱導率。
支撐晶片20的組成材料的選擇也依賴於材料的經濟成本限制(對於單晶塊SiC，該成本必須顯著較低)、可獲得性限制和尺寸限制。就尺寸而言，也許需要大於3英寸的支撐晶片20。
特別地，我們還可能選擇由多晶SiC、多晶AlN或熱適應陶瓷(thermally adapted ceramic)製成的支撐晶片20。
選擇具有高電阻率的，換句話說大於104ohms.cm的支撐晶片20也是有利的，特別在HEMT應用中。
支撐晶片20由單晶層11所覆蓋，選擇其組成材料並調節其厚度，使得在環境溫度和600°K之間(高功率頻率組件的典型工作溫度)，包括支撐晶片20的完整合成結構40的熱阻抗低於或等於具有與合成結構40相同尺寸的單晶塊SiC晶片的熱阻抗的約1.3倍。特別地，可選擇單晶層11的厚度大於臨界厚度，如果低於該臨界厚度，則在環境溫度和600°K之間，合成結構的阻抗將不低於或等於具有與合成結構40相同尺寸的單晶塊SiC晶片的熱阻抗的約1.3倍。特別地，對於諸如Si、SiGe、Ge、111Si或GaN的材料來說，這個臨界厚度可約為0.06μm。例如，我們可以選擇厚度在臨界厚度和1μm之間的單晶層11。
根據按照本發明的合成結構40的第一構造，將單晶結構11設計成適合於諸如CMOS型電晶體的電子、光學或光電子組件。在該情形中，所選擇的用於單晶層11的材料可以由Si、SiGe或Ge製成。在該情形中，將要形成在單晶層11中的組件或已經形成在單晶層11中的組件將受益於合成結構40的特殊結構，以排除(evacuate)將在工作期間釋放的大量的熱，從而減小幹擾或甚至退化的風險。
根據第二構造，合成結構40是用於形成有用層的襯底，該有用層包含能包括工作在高功率頻率下的組件的材料，諸如氮化物半導體(例如GaN)。所選擇的形成單晶層11的材料於是可以是，例如，SiC、111Si、或GaN、AlN或其它氮化物半導體。還選擇這些材料以具有高電阻率(大於104ohms.cm)。當已經形成有用層時，然後可使用根據本發明的合成結構40以耗散組件所釋放的大量的熱，特別是在這些組件工作在高功率頻率的情形中，這就是例如HEMT電晶體的情形。
優選地，並參照圖2和4，層狀結構10還包含絕緣層13，該絕緣層13由諸如SiO2和/或Si3N4和/或SixOyNz的介電材料製成，並設置在與支撐晶片20的界面處。當製備合成結構40(如後所述)時，該絕緣層13可能特別有用，因為它被選擇以當用鍵合技術來製備合成結構40時具有有趣的鍵合特性。而且，可選擇該絕緣層13的製備材料具有高電阻率，這在HEMT功率組件工作期間可能是一個重要的優點。選擇絕緣層13的厚度小於臨界厚度，如果高於該臨界厚度，則在環境溫度和600°K之間，合成結構的熱阻抗將不低於或等於具有與合成結構40相同尺寸的單晶塊SiC晶片的熱阻抗的約1.3倍。選擇絕緣層13的厚度和單晶層11的厚度可以一個在另一個之前進行，或使用逐次近似(successive approximations)的方法。
特別地，可以調節單晶層11的厚度，使得其自由表面與絕緣層13相距給定的距離。即使絕緣層13被選擇成較薄，其仍是可在組件工作期間引入熱耗散問題的熱障，該組件包括在外延在單晶層11上的有用層內。因此，使外延表面(即單晶層11的表面)離開埋入的(buried)絕緣層13會改善熱耗散。
圖1示出根據本發明的第一合成結構40，其中層狀結構10僅包含與支撐晶片20直接接觸的單晶層11。在這個構造中，要調節的主要參數是所選擇的用來形成支撐晶片20和單晶層11的材料、以及單晶層11的厚度，使得在環境溫度和600°K之間，合成結構40的熱阻抗低於或等於具有與合成結構40相同尺寸的單晶塊SiC晶片的熱阻抗的1.3倍。
因此，我們可以選擇厚度在0.06μm和1μm之間的單晶層11。
圖2示出根據本發明的第二合成結構40，其中層狀結構10包括單晶層11和在支撐晶片20與單晶層11之間的介電材料層13。選擇該絕緣層13的厚度低於臨界厚度，如果高於該臨界厚度，則在環境溫度和600°K之間，合成結構的熱阻抗將不再低於或等於具有與合成結構40相同尺寸的單晶塊SiC晶片的熱阻抗的約1.3倍，顯然考慮到已經確定了所選擇的用於支撐晶片20和單晶層11的材料、以及單晶層11的厚度。
因此，絕緣層13的厚度可在0.02μm和0.2μm之間。
例如，組成材料可被選擇成SiO2和/或Si3N4和/或SixOyNz。
認識到這些，我們還可選擇厚度在0.06μm和1μm之間的單晶層11。
例如，以下合成結構40是可能的-支撐晶片20由多晶SiC製成；-單晶材料層11由111Si製成，並且將其厚度選擇在0.2微米和1.0微米之間；以及-介電材料層13由SiO2製成且其厚度約為0.20微米。
例如，以下合成結構40是可能的-支撐晶片20由多晶SiC製成；-單晶材料層11由111Si製成，並且將其厚度選擇在0.06微米和1.0微米之間；以及-介電材料層13由SiO2製成且其厚度約為0.05微米。
參照圖3和4，通過在單晶層11上將上部結構12加到層狀結構10而製備混合結構50，調節形成該上部結構12的材料以改善要形成在混合結構50上的晶體材料層的質量。因此，特別適當地設置這些混合結構50以作為用於晶體生長有用層的襯底，該有用層由適於高功率頻率的材料製成，諸如像GaN的氮化物半導體。在這種情形中，選擇上部結構12的自然特性和構造以便與該有用層直接形成在單晶層11上的情形相比而改善要形成的有用層的質量，從合成結構40開始調節晶格參數以便變得更接近於要形成的有用層的晶格參數(從而特別避免了過量位錯密度的產生，並在有用層中產生，否則會被限制以阻止與其生長支撐體的過度晶格失配(thus particularly avoiding the creationof an excessive density of dislocations，and generated in a useful layer thatwould be constrained to resist excessive lattice mismatches with its growthsupport))。例如，我們可選擇與文獻US 2003/136333和US 6,617,060中所公開的緩衝結構相似的或相當的上部結構12，即上部結構12包括至少一個由AlxInyGa(1-x-y)N、InxGa1-yN或AlxGa1-xN(其中x在0和1之間，且y在0和1之間)製成的層，根據技術上和經濟上最吸引人的構造而具有成分在其厚度內不變化的層和/或成分在厚度內逐漸變化的層。該上部結構12，其製備使得後來可形成高質量的有用層，也意味著該有用層可進一步離開與支撐晶片20的界面，這在絕緣層13與支撐晶片20交界(如果該絕緣層13的厚度大於臨界厚度，則其可減慢熱的耗散)的情形(參照圖4)中具有優點。
用於製備根據本發明的合成結構40的工藝的不同步驟顯示在圖5a至5e中。
圖5a示出一個施主晶片30，該施主晶片30包含單晶材料。
根據第一構造，施主晶片30可包括單晶塊材料。
如果需要製備用於CMOS型應用的合成結構40，我們由此就可以選擇由100Si或單晶塊Ge製成的施主晶片30。
如果需要製備作為襯底的合成結構40，而該襯底用於晶體生長由氮化物半導體製成的後續層，我們就可選擇單晶SiC或單晶111Si材料。
根據第二構造，施主晶片30初始包含適於生長要轉移的單晶材料層的生長襯底。該生長襯底典型地包含由單晶塊材料製成的支撐體。
由此，我們可具有由藍寶石(Al2O3)、SiC、塊ZnO或單晶塊111Si製成的生長襯底，並且我們可形成由SiC、111Si、GaN、AlN、InN、AlxInyGa(1-x-y)、InyGa(1-y)N或AlxGa1-xN單晶材料層製成的層，其中0≤x≤1且0≤y≤1。
該生長襯底還可進一步包括中間結構(intermediate structure)，該中間結構在支撐體和要轉移的由單晶材料製成的層之間，該中間結構作為緩衝結構，並可能被設置以便補償熱膨脹的差異和/或晶格參數的差異和/或限制缺陷。由此，例如，我們可製備由100Si或鬆弛的SiGe製成的單晶層，通過在由SiGe製成的緩衝層上晶體生長來形成它，緩衝層的成分從由100Si或單晶塊Ge製成的支撐體開始隨其厚度逐漸變化。
參照圖5b，然後根據所確定的劑量和能量條件來給施主晶片20注入原子種類，以便用預定的機械弱化(mechanical weakening)在施主晶片30中的預定深度處形成弱區35。例如，我們可注入諸如氫離子的原子種類，以10keV和200keV之間的能量在每平方釐米注入5×1016和8×1016之間的原子。
選擇弱區35的深度以定義材料厚度(在弱區35和施主晶片30的表面之間，該施主晶片30的表面將根據圖5c中所示的步驟而被鍵合到支撐晶片40上)，該材料厚度包括至少一部分要被轉移到支撐晶片20上的層狀結構(未示出)。特別地，進行該注入使得由此所限定的層狀結構包括以層的形式的單晶材料，並且構成它的每個層的自然特性和厚度使得在環境溫度和600°K之間，要形成的合成結構40(包括轉移後的層狀結構和要鍵合的支撐晶片20)的熱阻抗低於或等於單晶塊SiC的熱阻抗的1.3倍。
可選地，在該注入之前或之後在注入表面上形成絕緣層13。例如，該絕緣層13可以是氧化物(SiO2)和/或氮化物(Si3N4和/或SixOyNz)，其厚度使得要形成的合成結構40(見圖5e)的熱阻抗在環境溫度和600°K之間低於或等於單晶塊SiC的熱阻抗的約1.3倍。例如，我們可形成厚度從0.02μm至0.2μm變化的SiO2和/或Si3N4和/或SixOyNz層。
然後可選地準備施主晶片30的鍵合表面(即，其上進行該注入的表面)用於鍵合。由此可清洗它以除去汙染物(金屬、微粒、碳氫元素)並使表面更吸水、被機械化學拋光、被等離子體激活等。可選地，如果我們已在注入表面上形成了絕緣層13，那麼在該清洗步驟期間可完全去除該絕緣層。
參照圖5c，在注入表面處將支撐晶片20與施主晶片30相接觸。
優選地，在支撐晶片20要鍵合的表面上預先形成絕緣層。在所有的情形中，選擇在支撐晶片20和施主晶片30之間的絕緣層13的厚度，使得不形成熱耗散的過度熱障，換句話說，選擇晶片的厚度，使得要形成的合成結構40(見圖5e)的熱阻抗在環境溫度和600°K之間低於或等於具有與合成結構40相同尺寸的單晶塊SiC晶片的熱阻抗的約1.3倍。
在使支撐晶片20和施主晶片30相接觸之前，準備支撐晶片20的鍵合表面以用於鍵合，例如通過進行清洗處理以使其更吸水和/或去除汙染物。
可選地，可對要鍵合的兩個表面進行其它準備，諸如CMP(Mechanochemical Planarisation，機械化學平坦化)或等離子體激活以改善鍵能。
由此準備的施主晶片30和支撐晶片20可能可在環境溫度下相接觸。
一旦已鍵合了兩個襯底，可通過輸入熱能而增強鍵合，例如通過在高於200℃烘烤(baking)2h00。參照圖5d，另外加上能量使得位於弱區35處的弱鍵斷裂且剩餘結構36從它分離，該剩餘結構36於是仍與支撐晶片20相鍵合。
該剩餘結構36至少部分包括要形成在支撐晶片40上的層狀結構10。所提供的能量可以是熱的和/或機械的，用於轉移層的該技術在Smart-Cut_的表述下是本領域技術人員所熟知的，且特別是在J-PColinge的「絕緣體上矽技術LVSI材料，第二版(Silicon-On-InsulatortechnologyMaterial to LVSI，2ndedition)」(Kluwer AcademicPublishers，第50和51頁)中被描述。
根據一種變體(variant)，可通過Smart-Cut_之外的技術將施主晶片30從圖5c所示的結構縮減，於是鍵合之前的步驟和鍵合本身與上面所給出的相同，除了注入之外(顯示在圖5b中)。這一用於縮減施主晶片30的其它技術採用在背面的機械減薄(拋光、研磨等)和/或幹法化學蝕刻直到達到預定的厚度，該預定的厚度可以是幾十微米。然後可使用不同的機械化學拋光步驟來減薄施主晶片30，以僅留下如圖5d中所示的剩餘結構36。無論使用何種技術來縮減該施主晶片30，都給剩餘結構36施加表面修整(surface finishing)步驟，以去除表面上的任何粗糙(roughness)和汙染物。
可將該分離表面準備成「可立即外延的(epi-ready)」表面(即可立即接收要外延的元素)，例如使用CMP和/或溼法或幹法化學蝕刻(例如通過RIE等離子體)。
我們也可使用選擇性去除材料的技術，諸如選擇性化學蝕刻。在這方面，我們於是可在剩餘結構36中提供用於該選擇性材料去除的終止層。可選地，然後可去除該終止層，以獲得幾乎沒有粗糙的具有良好表面質量的最終層狀結構10(見圖5e)。
參照圖5e，根據圖1或2中所示的合成結構40，最終結果是根據本發明的合成結構40，該合成結構40包含層狀結構10，該層狀結構10包含剩餘結構36並可能包含絕緣層30。
最後，並且在將剩餘層36從施主晶片30轉移到支撐晶片20上之後，可在層狀結構10上進行單晶上部結構12的晶體生長，以獲得圖3和4中所示的混合結構50之一。
例1申請人對根據本發明的合成結構進行了對比研究，該合成結構包括由多晶SiC製成的支撐晶片20和層狀結構10，該層狀結構10包括由111矽製成的單晶層11和由SiO2製成的絕緣層13。在該情形中，由多晶SiC製成的支撐晶片20的電阻率大於105Ohm/cm。這些合成結構30是用Smart-Cut_製備的(其主要步驟參照圖5a至5e描述)。
申請人進行的對比研究包括當這樣的合成結構40支撐著包括工作中的HEMT組件的GaN層時，與相同GaN層的其它類型支撐體相比，模擬該合成結構40的熱行為。
本研究的一個目的是了解不同的參數，諸如絕緣層13的厚度、單晶層11的厚度、支撐晶片20的自然特性和HEMT組件耗散的功率，是如何影響GaN層中的溫度的。
結果給出在圖6和7中。
圖6示出依賴於所選擇的用於GaN層的支撐體類型，組件處(即，在組件柵極(grid)之下)的估計表面溫度Ts(圖中已歸一化(normalised))。這樣-支撐體I由單晶塊SiC製成；-支撐體II由多晶塊SiC製成，-支撐體III由111Si/SiO2/多晶塊SiC製成，-支撐體IV是由單晶塊111Si製成的支撐體。
所有這些支撐體(I、II、III、IV)都具有相同的尺寸。
曲線1(點線)示出施加功率(applied power)為5W/mm的情形，曲線2(虛線)是施加功率為10W/mm的情形，曲線3(連續線)是施加功率為15W/mm的情形，該功率為功率組件所典型消耗的功率。
根據本發明的合成結構40(圖中表示為構造III)包含層狀結構10，該層狀結構10包括由111Si製成的2μm厚單晶層和由SiO2製成的1μm厚絕緣層。
該模擬結果顯示，根據本發明的合成結構40具有比由單晶塊矽製成的支撐體IV的情形大得多的熱耗散(20％至30％的級別)，且僅比由單晶塊SiC製成的支撐體I的情形小10％至20％的級別(of the order of10 to 20％)，而且與由多晶塊SiC製成的支撐體II相比差別甚至更低(依賴於施加到GaN有用層上的功率)。因此，模擬合成結構中的GaN層中的組件的溫度增長與在單晶塊SiC襯底上所獲得的溫度增長大致相同。申請人推斷這些結果意味著，在環境溫度和600°K之間，合成結構的熱阻抗低於或等於具有與合成結構40相同尺寸的單晶塊SiC晶片的熱阻抗的1.3倍。
即使看起來該熱阻抗稍高於相當的單晶塊SiC的熱阻抗或甚至多晶塊SiC的熱阻抗，但GaN層中具有高功率頻率的HEMT電晶體在工作期間仍是令人滿意的。
而且，該合成結構40使得可外延高質量的GaN層，不同於由多晶SiC製成的支撐體II。
該合成結構40還在經濟方面比由單晶SiC製成的支撐體I更吸引人得多。
圖7示出當給GaN層施加不同功率時(顯示在橫坐標上)其最高溫度T(已歸一化)的模擬，該GaN有用層已形成在合成結構40上，該合成結構40包含多晶SiC支撐晶片和2μm厚的111Si單晶層。該圖是該合成結構40包含1μm厚的SiO2絕緣層的情形(曲線4)和其不包括這樣的絕緣層的情形(曲線5)之間的對比。
該模擬的結果示出，薄絕緣層(小於1μm厚)不會顯著改變合成結構40的熱耗散特性(從對於5W/mm的功率為0％的級別至對於15W/mm的功率為5％)。
申請人由此展示了合成結構40可非常好地包含絕緣層13，而不會顯著削弱其熱耗散特性。
權利要求
1.一種應用於光學、光電子學或電子學的合成結構(40)，所述合成結構(40)包含支撐晶片(20)和由選自單晶材料的材料製成的層(11)和由介電材料製成的層(13)，其特徵在於，選擇支撐晶片(20)的、由單晶材料製成的層(11)的和介電層(13)的組成材料，並調整每層的厚度，使得在環境溫度和600°K之間，合成結構(40)的熱阻抗低於或等於具有與合成結構相同尺寸的單晶塊SiC晶片的熱阻抗的大約1.3倍。
2.如權利要求1所述的合成結構(40)，其特徵在於，所述支撐晶片(20)由熱阻抗顯著低於單晶塊矽的熱阻抗的材料製成。
3.如前述權利要求所述的合成結構(40)，其特徵在於，還選擇所述材料具有大於約104ohms.cm的電阻率。
4.如前述兩項權利要求之一所述的合成結構(40)，其特徵在於，所述支撐晶片(20)由多晶塊SiC、多晶塊AlN或陶瓷製成。
5.如前述權利要求之一所述的合成結構(40)，其特徵在於，對介電材料層(13)的厚度的所述調整使得由介電材料製成的層(13)的厚度小於或等於最大厚度，並且由單晶材料製成的層(11)的厚度大於或等於臨界厚度。
6.如前述權利要求之一所述的合成結構(40)，其特徵在於，所述介電材料是SiO2和/或Si3N4和/或SixOyNz。
7.如前述兩項權利要求所述的合成結構(40)，其特徵在於，選擇由介電材料製成的層(13)的厚度小於約0.20微米，並且作為由介電材料製成的層(13)的所述厚度的函數而選擇由單晶材料製成的層(11)的厚度，使得在環境溫度和600°K之間，合成結構(40)的熱阻抗低於或等於具有與合成結構相同尺寸的單晶塊SiC晶片的熱阻抗的大約1.3倍。
8.如前述權利要求所述的合成結構(40)，其特徵在於，還選擇由介電材料製成的層(13)的厚度大於約0.02微米。
9.如權利要求1至7之一所述的合成結構(40)，其特徵在於，由單晶材料(11)製成的層(11)中的材料選自半導體材料，從而能夠在其中形成至少一個電子組件。
10.如前述權利要求所述的合成結構(40)，其特徵在於，由單晶材料製成的層(11)包含至少一個CMOS型電子組件。
11.如前述兩項權利要求之一所述的合成結構(40)，其特徵在於，所述單晶材料是Si、SiGe或Ge。
12.如權利要求1至8之一所述的合成結構(40)，其特徵在於，選擇由單晶材料製成的層(11)中的單晶材料，使得可成功生長單晶氮化物半導體，所述合成結構(40)由此作為用於生長所述氮化物半導體的襯底，並因此具有大於約104ohms.cm的電阻率。
13.如前述權利要求所述的合成結構(40)，其特徵在於，所述單晶材料是SiC、111Si或GaN。
14.如權利要求7或8結合權利要求11或13所述的合成結構(40)，其特徵在於，單晶材料層(11)的厚度大於約0.06微米的臨界厚度。
15.如前述權利要求所述的合成結構(40)，其特徵在於，還選擇單晶材料層(11)的厚度小於約1微米。
16.如權利要求1所述的合成結構(40)，其特徵在於-所述支撐晶片(20)由多晶SiC製成；-所述單晶材料層(11)由111Si製成且其厚度選擇在約0.2微米和約1微米之間，以及-所述介電材料層(13)由SiO2製成且其厚度約為0.20微米。
17.如權利要求1所述的合成結構(40)，其特徵在於-所述支撐晶片(20)由多晶SiC製成；-所述單晶材料層(11)由111Si製成且其厚度選擇在約0.06微米和約1微米之間，以及-所述介電材料層(13)由SiO2製成且其厚度約為0.05微米。
18.一種意在作為晶體生長氮化物半導體的襯底的混合結構(50)，所述混合結構(50)包含根據前述權利要求之一的合成結構(40)和在單晶材料層(11)之上的上部單晶結構(12)，調節形成所述上部結構(12)的材料，以與氮化物半導體層直接形成在由單晶材料製成的層(11)上的情形相比，而改善要形成在所述混合結構(50)上的氮化物半導體層的質量。
19.如前述權利要求所述的混合結構(50)，其特徵在於，所述單晶材料層(11)由SiC、111Si或GaN製成，並且所述上部結構(12)包含由選自以下合金的材料製成的層AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxGa(1-x)N，其中0≤x≤1且0≤y≤1。
20.如前述權利要求所述的混合結構(50)，其特徵在於，選自合金AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxGa(1-x)N，其中0≤x≤1且0≤y≤1，的至少一種合金元素的濃度隨厚度逐漸變化。
21.一種應用在HEMTs中的結構，所述結構包含根據權利要求12至17之一的合成結構(40)或根據權利要求18至20之一的混合結構(50)，以及由單晶GaN製成的上外延層。
22.一種從包含單晶材料的施主晶片(30)開始而製備合成結構(40)的工藝，包括以下步驟(a)將支撐晶片(20)鍵合到所述施主晶片(30)；(b)縮減所述施主晶片(30)從而在支撐晶片(20)上僅留下剩餘結構(36)，包括以層的形式的所述單晶材料，所述材料的自然特性和厚度使得由此形成的合成結構(40)的熱阻抗在環境溫度和600°K之間低於或等於具有與合成結構相同尺寸的單晶塊SiC晶片的熱阻抗的大約1.3倍。
23.如權利要求22所述的用於製備合成結構(40)的工藝，還包括選擇用於支撐晶片(20)的塊材料，所述塊材料的熱阻抗在環境溫度和600°K之間顯著低於單晶塊矽的熱阻抗。
24.如前述權利要求所述的用於製備合成結構(40)的工藝，其特徵在於，選擇所述支撐晶片(20)由多晶塊SiC、多晶塊AlN或陶瓷製成。
25.如權利要求22至24之一所述的用於製備合成結構(40)的工藝，其特徵在於，步驟(a)包括在支撐晶片(20)和施主晶片(30)之間形成由介電材料製成的鍵合層(13)，使得所述鍵合層(13)的厚度低於臨界厚度，如果高於所述臨界厚度，則合成結構(40)的熱阻抗在環境溫度和600°K之間將不低於或等於具有與合成結構(40)相同尺寸的單晶塊SiC晶片的熱阻抗的大約1.3倍。
26.如權利要求22至25之一所述的用於製備合成結構(40)的工藝，在步驟(a)之前還包括一個步驟，即在施主晶片(30)的鍵合表面下預定深度處注入原子種類以在其中形成弱區(35)，並且步驟(b)包括能量輸入以在弱區(35)處將剩餘結構(36)從施主晶片分離，確定所述注入深度使得弱區(35)和鍵合表面一起定義所述剩餘結構(36)。
27.如權利要求22至25之一所述的用於製備合成結構(40)的工藝，其特徵在於，通過能減小施主晶片(30)厚度的機械和/或化學方式來進行步驟(b)。
28.如權利要求22至27之一所述的用於製備合成結構(40)的工藝，其特徵在於，所述施主晶片由單晶塊材料製成，且實施步驟(b)使得僅保留所述施主晶片的一層，選擇所述施主晶片的一層的厚度，使得形成的合成結構(40)的熱阻抗在環境溫度和600°K之間低於或等於具有與合成結構相同尺寸的單晶塊SiC晶片的熱阻抗的大約1.3倍。
29.如前述權利要求所述的用於製備合成結構(40)的工藝，其特徵在於，所述施主晶片由單晶塊Si或單晶塊Ge製成。
30.如權利要求28所述的用於製備合成結構(40)的工藝，其特徵在於，所述施主晶片由單晶塊SiC製成。
31.如權利要求22至27之一所述的用於製備合成結構(40)的工藝，其特徵在於，所述施主晶片(30)初始包含所述由單晶材料製成的層(11)和適應性生長襯底，並且所述工藝在步驟(a)之前還包括形成施主晶片(30)的步驟，所述形成施主晶片(30)的步驟包括在所述適應性生長襯底上晶體生長由單晶材料製成的層(11)。
32.如前述權利要求所述的用於製備合成結構(40)的工藝，其特徵在於，所述生長襯底包含塊Si或塊Ge和由SiGe製成的緩衝層，並且由單晶材料製成的層(11)為100Si或SiGe。
33.如權利要求31所述的用於製備合成結構(40)的工藝，其特徵在於，所述生長襯底包括塊藍寶石(Al2O3)、單晶塊SiC、塊ZnO或塊111Si，並且由單晶材料製成的層(11)是由SiC、111Si、GaN、AlN、InN、AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxGa1-xN製成的，其中0≤x≤1且0≤y≤1。
34.一種用於製備混合結構(50)的工藝，所述工藝包括根據如權利要求22至33之一所述的用於製備合成結構(40)的工藝而生產合成結構(40)，還包括在由單晶材料製成的層(11)上晶體生長上部單晶結構(12)，使得上部結構(12)的構造和其組成材料可使氮化物半導體層的質量比如果直接在由單晶材料製成的層(11)上製備氮化物半導體更好。
35.如前述權利要求所述的用於製備混合結構(50)的工藝，其特徵在於，所述上部結構(12)包含選自以下合金的層AlxInyGa(1-x-y)N、InyGa(1-y)N、AlxGa(1-x)N，其中0≤x≤1且0≤y≤1。
36.根據前述兩項權利要求之一所述的用於製備混合結構(50)的工藝，其特徵在於，所述上部結構(12)包含選自以下合金的層AlxInyGa(1-x-y)N、InyG(1-y)N、AlxGa(1-x)N，其中0≤x≤1且0≤y≤1，所選合金中的至少一種元素的濃度隨厚度逐漸變化。
全文摘要
本發明公開了一種應用於光學、光電子學或電子學的合成結構(40)，該合成結構(40)包含支撐晶片(20)、由選自單晶材料的材料製成的層和由介電材料製成的層(13)，其特徵在於，選擇支撐晶片(20)的製備材料、由單晶材料製成的層(11)和介電層(13)，並調整每層的厚度，使得在環境溫度和600°K之間，合成結構(40)的熱阻抗低於或等於具有與合成結構相同尺寸的單晶塊SiC晶片的熱阻抗的大約1.3倍。本發明還涉及用於製備該合成結構(40)的工藝。
文檔編號H01L21/00GK1779950SQ20051011725
公開日2006年5月31日 申請日期2005年10月31日 優先權日2004年10月29日
發明者A·布薩戈爾, B·富爾 申請人:S.O.I.Tec絕緣體上矽技術公司