基於usb接口的軟體無線電試驗平臺的製作方法
2023-06-18 18:41:01
專利名稱：基於usb接口的軟體無線電試驗平臺的製作方法
技術領域：
本發明涉及一種基於USB接口的軟體無線電試驗平臺。
背景技術：
1992年MILTRE公司首次明確提出了軟體無線電的概念。其中心思想是:構成一個具有開放性、標準化、模塊化的通用的硬體平臺，將各種功能，如工作頻段、調製解調類型、數據格式、加密模式、通信協議等用軟體來完成，並使A / D和D / A轉換器儘可能靠近天線，以研製出具有高靈活性、開放性的新一代無線通信系統。基於USB接口的軟體無線電試驗板的核心是使A / D和D / A轉換器儘可能靠近射頻天線，即儘可能早地將接收到的模擬信號轉化為數位訊號，最大程度上在通用的通信硬體平臺上加載不同的通信軟體，以實現不同的通信方式間的轉換，可以通過軟體編程在單一通用平臺上實現多頻段、多模、多信道、多速率、多協議等通信功能。基於USB接口的軟體無線電試驗板結合GNU無線電是一個非常強大的工具，特別對於無線通信系統這一領域的發展。工程師能夠迅速地在這個硬體平臺上設計和實現功能強大、靈活的軟體無線電系統。基於USB接口的軟體無線電試驗板的真正價值是它能使工程師和設計師以低預算和最少的精力進行創造。在為數不少的開發者和用戶貢獻了大量的代碼庫的今天，為軟體和硬體提供了許多的實際應用。靈活的硬體、開源軟體使它成為軟體無線電開發的理想平臺。
發明內容
本發明的目的在於提供一種基於USB接口的軟體無線電試驗平臺，它具有硬體調試方便，使用靈活的優點。本發明是這樣來實現的，基於USB接口的軟體無線電試驗板充分利用軟體無線電的優點，把智能化程度高的信號處理(如調製解調)交給電腦上的軟體執行，而其餘部分的操作，像數字上下變頻、抽樣和內插等，都由FPGA處理。這樣不僅保證了無線電信號處理的速度，而且有利於創造新型無線設備，特別是降低創新時所要面臨的開發難度。軟體無線電試驗板可以通過軟體編程在單一通用平臺上實現多頻段、多模、多信道、多速率、多協議等通信功能。該硬體平臺是在高中頻甚至是在射頻進行數位化，如此可以減少模擬環節，使得前端電路引入的噪聲更少，信號失真更小。與普通的窄帶接收機相比，瞬時處理帶寬更寬，動態範圍更大，可擴展性更好。此外，該實驗板與其他同類產品比較，電路中，設置了一些O歐電阻以及一些輔助電路，方便後期對硬體的調試以及對該硬體電路板的進一步改進，靈活性更強。此外還提供了一個JTAG做為FPGA外部程序下載、調試。一種基於USB接口的軟體無線電試驗平臺，它包括一個FPGA、4路12位高速模數轉換器(ADcs)、4路14位高速數模轉換器(DACs)、AD9862、USB控制晶片(USBcontroller)、JTAG、外部晶振(24MHz XTAL)、三路輸出時鐘分配 IC(AD9513)、Tps77715、有源晶振(65MHz Oscillato)和子板(Dauguter board),其特徵在於有源晶振通過三路輸出時鐘分配IC連接FPGA，Tps77715、子板和JTAG均連接FPGA，14位高速數模轉換器和12位高速模數轉換器之間設有AD9862，14位高速數模轉換器和12位高速模數轉換器的兩端分別連接FPGA和子板，USB控制晶片連接FPGA、外部晶振和子板。基於USB接口的軟體無線電試驗板帶有內置的MMO擴張和模塊化設計，允許硬體進行DC-6 GHz的工作頻率。體系結構包括一個FPGA，4路12位高速模數轉換器(ADcs)，採樣速度可達64MSal爪ples/sec。4路14位高速數模轉換器(DACs)，採樣速度可達128MSamples/see和USB 2.0連接提供數據主機處理器，2個射頻同軸連接器。其中，tps77715為FPGA內核提供1.5伏的工作電壓，64MHz有源晶振通過AD9513分別為FPGA與子板提供時鐘信號。提供四個SUB-board connector可分別與子板連接。
在FPGA中主要完成數字中頻化像數字上、下變頻等過程，控制系統中的ADC和DAC信號處理。FPGA相應地同Cypress公司的USB2接口晶片相連，通過USB2總線，FPGA電路及USB微控制器(CY7C68013A-56)都是可編程的。其中，數字下變頻器(DDC)通過把信號從中頻波段轉換到基帶，使採樣信號的數據傳輸速率可以適應USB 2.0以及計算機的計算能力進而可以通過USB進入電腦，開始軟體調試。數字上變頻器(DUC)過程其實就是對信號進行內插，將信號從上變頻轉換到中頻頻段，實現通過DAC發送。基於USB接口的軟體無線電試驗板存在4個高速的12位模數轉換器，採樣速率是每秒64M符號。在傳輸路徑上也有4個高速14位數模轉換器。DAC時鐘頻率為128MS/s。10位低速模數轉換部分(ADC)輸入有8個輔助且可用於感知如:RSSI信號水平，溫度，偏置水平等的模擬輸入通道，它們都可以被軟體讀取。此外，有8個模擬輸出通道連接8位低速DAC輸出。還有兩個額外的DACs，由Sigma - Delta調製器與外部簡單的低通濾波器構成。母板中數模轉換部分(DAC)有一個高速64位數字I/O埠。這些數字I/O引腳同子板接口連接。這些數字I/o可以由軟體通過讀/寫特殊的FPGA寄存器來控制，而且每個都可以被獨立配置為數字輸入或輸出。同時也可被用於實現自動增益控制處理。當連接到邏輯分析儀時，非常有助於FPGA實現調試。USB接口電路核心器件選用的是Cypress公司CY7C68013A。CY7C68013A器件是第I個包含USB2.0的集成微控制器，其內部集成有I個增強型的8051，I個智能USB串行接口引擎(SIE)，I個USB數據收發器，3個8位I / O、16位地址線、8.5 KB RAM和4 KB的FIFO等。當該晶片工作在slave FIFO模式，為FPGA與PC提供數據與命令通道。電源電路通過外接5V直流電壓，經過LT1085電源穩壓晶片輸出3.3V電壓(DVDD:1網絡)為各個晶片供電。本發明的技術效果是:本發明與其他同類產品比較，基於USB接口的軟體無線電試驗板充分利用軟體無線電的優點，把運算複雜的的信號處理(如調製解調)過程交給電腦上的軟體執行。電路中，使用大量O歐電阻以及增加一些為後期更新該硬體平臺的輔助電路，方便後期對硬體的調試以及對該硬體電路板的進一步改進，靈活性更強。此外還提供了一個JTAG接口做為FPGA外部程序下載、調試。
圖1為本發明基於USB接口的軟體無線電試驗板模塊結構方框圖。圖2為本發明電源電路部分原理圖。
圖3為DAC電流輸出接口示意圖。圖4為10位低速ADC輸入接口示意圖。圖5為8位低速DAC輸出接口示意圖。
具體實施例方式下面結合附圖和實施例方式對本發明做進一步闡述；
如圖1和圖2，一種基於USB接口的軟體無線電試驗平臺，它包括一個FPGA、4路12位高速模數轉換器(ADcs)、4路14位高速數模轉換器(DACs)、AD9862、USB控制晶片(USBcontroller)、JTAG、外部晶振(24MHz XTAL)、三路輸出時鐘分配 IC(AD9513)、Tps77715、有源晶振(65MHz Oscillato)和子板(Dauguter board),其特徵在於有源晶振通過三路輸出時鐘分配IC連接FPGA，Tps77715、子板和JTAG均連接FPGA，14位高速數模轉換器和12位高速模數轉換器之間設有AD9862，14位高速數模轉換器和12位高速模數轉換器的兩端分別連接FPGA和子板，USB控制晶片連接FPGA、外部晶振和子板，其供電有供電設備(Power，supply)。FPGA晶片中核心任務是對信號進行中頻數位化處理，像數字上/下變頻、抽樣、內插和數字濾波等以及控制系統中的ADC和DAC進行信號處理。FPGA相應地同Cypress公司的USB2接口晶片相連，通過USB2總線，所有的(FPGA電路及USB微控制器)都是可編程的，如附圖3、圖4和圖5所示。有一個4級級聯用來實現數字下變頻器(DDC )的積分梳狀濾波器(CIC )存在於FPGA配置中。一個31抽頭半帶濾波器與CIC濾波器級聯，形成完整的DDC部分。標準FPGA配置包含2個完整的數字下變頻器(DDC )。另外有一種配置帶4個DDCs但沒有半帶濾波器，進而擁有1、2或4個不同的接收信道。在4個數字下變頻(DDC)的實現中，接收路徑上有4個ADCs和4個DDCs。每個DDC有兩個輸入I和Q。每個ADCs都可以連接到4個DDCs的任何一個的I或者Q支路的輸入。因此可以在同一個ADC採樣流中存在多種信道選擇。數字下變頻器(DDC)，把信號從中頻波段轉換到基帶，用戶可以通過PC用軟體來調試它的工作模式，進而使得它的採樣信號數據傳輸速率可以適應USB 2.0以及相對於計算機的計算能力。復輸入信號乘以固定頻率(通常情況下指中頻)指數信號產生的信號也是覆信號，而且集中在O頻。抽樣可以看成是一個低通濾波器接一個下採樣器，假設我們以一個抽樣因子N來進行抽樣，低通濾波器輸出帶寬[_Fs/N，Fs/N],然後下採樣器解擴從[_Fs，Fs]到[-Fs/N，Fs/N]的頻譜，所以實際上我們已經以因子N縮小了有用數位訊號的帶寬。對於帶寬，在USB總線上傳輸速率可以保持在32MB/sec。USB接口上發送的所有符號都是以16位有符號整數組成的正交格式。比如:16位I和16位Q數據(覆信號)意味著每個復4位元組。這導致USB上的符號速率為8M符號/秒(32MByte每秒/4位元組)。由於使用復處理，根據奈奎斯特準則，這將提供最大有效總頻譜帶寬約為8MHz。當然，我們可以通過改變採樣率選擇更窄的帶寬。例如，假設我們要設計一個調頻接收器，調頻電臺的帶寬一般為200kHz。因此，我們可以選擇抽取因子為250，則USB上的數據傳輸速率是64MHz/ 250 = 256 kHz，這非常適合200 KHz的帶寬而不會丟失任何頻譜信息。抽樣率必須在[8 ,256 ]之間。最後，復正交信號通過USB進入電腦，進而開始軟體調試。
數字上變頻器(DUC)其實就是對信號進行內插，使信號轉換到中頻頻段，然後經過一個信號分離器，並最終通過DAC發送。數字上變頻器不是在FPGA裡而是包含在AD9862CODEC晶片裡。FPGA上的傳輸信號處理模塊只有CIC插值器。插值輸出可發送到4個CODEC輸入的任何一個。在多發送信道情況下，所有輸出信道必須是相同的數據速率(即同一插值比例)。
模數轉換器部分
軟體無線電試驗平臺有4個高速的12位模數轉換器。每12 Bit位採樣信號速率是每秒64M符號。一般情況下可以作為數位化32MHz帶寬。AD轉換器可以帶通濾波約達200MHz的採樣信號。如果可以接受幾個分貝的損失，甚至可以數位化高達500MHz的中頻頻率。然而，如果採樣信號的中間頻率大於32MHz，我們將引入量化噪聲，實際的有用信號帶寬被映射到-32MHz和32MHz之間。有時候，這是有用的，例如，我們可以在沒有任何射頻前端的情況下收聽調頻廣播電臺。被採樣信號的頻率越高，抖動帶來的信噪比損失越多，建議上限為IOOMHz0模數轉換器的範圍是2V峰峰值，輸入是差分50歐姆。在ADCs之前有一個可編程增益放大器PGA (可軟體編程)用於放大輸入信號，以便在輸入信號較弱的情況下使用到ADCs的整個輸入範圍。PGA最大20dB，增益設置為零，最大輸入為差分2V峰峰值。當設定為20分貝，只需要0.2V峰峰值差分輸入信號，便可達到最大範圍。如果信號是交流耦合的，在內部緩衝打開的情況下，不需要給它提供直流偏置，它將提供約2V的偏置。如果信號是直流耦合的，應給正負極同時提供一個VCC/2 ( 1.65V)的直流偏置，而且要關閉內部緩衝區。數模轉換器部分
在傳輸路徑上也有4個高速14位數模轉換器。DAC時鐘頻率為128MS/S，故奈奎斯特頻率為64MHz。但是為了便於濾波器更好地工作，如果頻率更低一點，達到的效果會更好。這時一個有用的輸出頻率範圍是從DC到44MHz。DACs可為50歐姆即IOmW ( IOdBm )，差分負載提供峰值為IV的電壓。在經過DAC階段之後也使用了 PGA用於提供高達20dB的增益。DAC 信號(10UTP_A _A/ 10UTN_A_A 和 10UTP_B_B / 10UTN_B_B 原理圖見
中圖4所示)是電流輸出的，每個接口輸出電流範圍介於O和20毫安之間，它們可以通過一個電阻轉換成差分電壓。輔助模擬I/O埠
有8個輔助的模擬輸入通道連接到10位低速ADC輸入(標記為AUX_ADC_A1_A，AUX_ADC_B1_A，AUX_ADC_A2_A，AUX_ADC_B2_A，AUX_ADC_A1_B，AUX_ADC_B1_B，AUX_ADC_A2_B，和AUX_ADC_B2_B PCB原理圖見
中的圖5所示)，它們也都可以被軟體讀取。這些ADCs可以轉換高達1.25MS/S，其帶寬約200KHz。這些模擬通道可用於感知RSSI信號水平、溫度、偏置水平等等。此外，有8個模擬輸出通道連接8位低速DAC輸出。他們分別是AUX_DAC_A_A, AUX_DAC_B_A，AUX_DAC_C_A, AUX_DAC_A_B, AUX_DAC_B_B 和 AUX_DAC_C_B PCB。這些DACs可用於提供各種控制電壓，如外部可變增益放大器控制。此外，還有兩個額外的DACs(標記為AUX_DAC_D_A和AUX_DAC_D_B )，是由Sigma - Delta調製器與外部簡單的低通濾波器構成。軟體無線電試驗平臺母板與子板連接器(RXA和TXA)共享一組4個模擬輸出通道(從AUX_DAC_A_A到AUX_DAC_D_A用於RXA和TXA)，他們分別都具有2個獨立的模擬輸入通道(AUX_ADC_A1_A 和 AUX_ADC_B 1_A 用於 RXA，AUX_ADC_A2_A 和 AUX_ADC_B2_A 用於TXA)。RXB和TXB共用他們另外獨立的一組。如果必要，另有AUX_ADC_REF可以為提供增益設置一個參考等級。 輔助數字I/O埠
軟體無線電試驗平臺母板有一個高速64位數字I/O埠，被分為二組(32位用於10_RX, 32位用於Ι0_ΤΧ)。這些數字I/O引腳連接到子板接口連接器(RxA，TxA, RxB和TxB)。所有這些連接器有16位數字I/O位。這些信號可以由軟體通過讀/寫，然後由特殊的FPGA寄存器來控制，而且每個都可以被獨立配置為數字輸入或數字輸出。其中一些引腳用於控制所安裝子板上的特定操作，如控制選擇接收射頻輸入的埠，在自動發送/接收模式控制不同的Tx和Rx部件的供電電源，合成器鎖定檢測等。它也可被用於實現AGC處理。當連接到邏輯分析儀時，它非常有助於FPGA實現調試。
權利要求
1.一種基於USB接口的軟體無線電試驗平臺，它包括一個FPGA、4路12位高速模數轉換器、4路14位高速數模轉換器、AD9862、USB控制晶片、JTAG、外部晶振、三路輸出時鐘分配IC、Tps77715、有源晶振和子板，其特徵在於有源晶振通過三路輸出時鐘分配IC連接FPGA，Tps77715、子板和JTAG均連接FPGA，14位高速數模轉換器和12位高速模數轉換器之間設有AD9862，14位高速數模轉換器和12位高速模數轉換器的兩端分別連接FPGA和子板，USB控制晶片連接FPGA、外部晶振和子板。
全文摘要
一種基於USB接口的軟體無線電試驗平臺,它包括一個FPGA、4路12位高速模數轉換器、4路14位高速數模轉換器、AD9862、USB控制晶片、JTAG、外部晶振、三路輸出時鐘分配IC、Tps77715、有源晶振和子板，其特徵在於有源晶振通過三路輸出時鐘分配IC連接FPGA，Tps77715、子板和JTAG均連接FPGA，14位高速數模轉換器和12位高速模數轉換器之間設有AD9862，14位高速數模轉換器和12位高速模數轉換器的兩端分別連接FPGA和子板，USB控制晶片連接FPGA、外部晶振和子板。本發明充分利用軟體無線電的優點，方便了後期對硬體的調試以及對該硬體電路板的進一步改進，靈活性更強。
文檔編號H04B17/00GK103152111SQ20121058908
公開日2013年6月12日 申請日期2012年12月31日 優先權日2012年12月31日
發明者姚明, 李世鵬, 魏葵, 白波 申請人:南昌大學